JPH03505069A - 高速線画形成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称 高速線画形成装置 発明の背景 ［産業上の利用分野］ 本明細書はベクトル図形線画形成のリアルタイムスタイル及びロジック変形を行 うプリントヘッド制御に関し、特に、線の品質を落とすことなく、図形処理出力 の速度を落とすことなく、スタイル、テクスチュア、及び、強度のライン属性を 与えるため、十分な線画形成に基づくリアルタイムベクトル図形生成のためのプ リンタヘッド制御に関する。

［従来の技術］ 本明細書のプリントヘッド制御は、レーザブリンクヘッドあるいは複数の固定位 置発光ダイオード列を有するプリンタヘッドを制御するために適用される種類の ものである。従来のレーザプリンタは、ＣＲＴの電子ビームに似てレーザビーム 位置を制御するために可動ミラーあるいは光学系を必要とした。そのようなレー ザプリンタは公知のものであり、他の種類のプリンタヘッド制御とともにＵＳ分 類クラス３６４、サブクラス９００及び５１８に属している。

特に最近になって、ＬＥＤモジュールが商業的に半導体技術を採用して生産され てきた。そして、モジュールあるいはアレイのＬＥＤ−個が６００　Ｄ　Ｐ　Ｉ 　（Ｄｏｔ　ｍａｔｒｉｘ　ｐｏｓｉｔｉｏｎ　ｐｅｒ　Ｉｎｃｈ）に達する高 い線分解能となっている。そのようなモジュールは結合され、１ページを定義す るプリンタヘッドの長さにわたって連続的な高分解能ドツトマトリックス線を生 み出してきた。現在技術では、そのようなプリンタヘッドはイーストマンコダッ ク（Ｅａｓｔｍａｎ　Ｋｏｄａｋ　）、シーメンス（Ｓｉｅｍｅｎｓ　）　Ｇｍ 　ｂ　ｈ、ゼロックス（Ｘｅｒｏｘ　）のようなユーザによって内蔵型に設計さ れており、前記ユーザ各々は、独自の制御を設計してきた。こうした従来技術の プリンタヘッド制御にはソフトウェアが採用され、ベクトル図形ベースラインの スタイル、テクスチュア、及び、強度形成をなし遂げてきた。ソフトウェアが十 分な線画形成の変更を実行するために用いられるとき、その一連のソフトウェア ステップは線画生成の論理的な決定を遅（することが求められる。

プリンタヘッド制御に関連したビットマツプやプリントヘッドの出力能力を低下 させることな（、スタイル、テクスチュア、及び、強度のライン属性を与えるた め、十分な線画形成に基づ（高速リアルタイムでのベクトル図形生成が可能な制 御装置が提供されることが望まれる。

本発明の主要な目的は、十分な線画形成に基づくリアルタイムでのベクトル図形 を生成する高速プリンタヘッド制御を提供することにある。

また本発明の別の主要な目的は、１つのビットマツプを第２のビットマツプ読み 出し中に交代にローディングすることによって、リアルタイムで十分な線描画に 基づくベクトル図形を生成する高速プリンタヘッド制御を提供することにある。

さらに本発明の別の主要な目的は、直交座標をビットマツプにおける物理的なメ モリアドレスに変換する高速プリンタヘッド制御を提供することにある。

さらに本発明の別の主要な目的は、異なるページ幅をもつプリンタヘッドととも に使用可能なプリンタヘッド制御を提供することにある。

さらに本発明の別の主要な目的は、１ワード中の複数ビットの内どのビットをプ リントのためにビットマツプにマツピングするかを決定するために新しいシフト 調整装置を採用した高速プリンタヘッド制御を提供することにある。

さらに本発明の別の主要な目的は、高速スタイルライン形成が可能な新しいスタ イルロジック制御装置を提供することにある。

さらに本発明の別の主要な目的は、複数の異なるテクスチュアマトリックスを格 納する手段を提供することにある。

さらに本発明の別の主要な目的は、ホスト計算機においてテクスチュアマトリッ クスを生成定義しリアルタイムアクセスのためメモリにテクスチュアマトリック スを格納する手段を提供することにある。

さらに本発明の別の主要な目的は、図形ライン情報のスタイル選択を定義するこ とが可能な複数のレジスタを提供することにある。

本発明の上記目的に従って、プリントされるべき１ペ一ジ分のビット−ワード情 報を格納するためのビットマツプを有する高速プリンタヘッド制御が提供される 。シフト調整ロジック手段はビットマツプに結合され、スタイルロジック手段と テクスチュアメモリ手段はシフト調整ロジック手段に結合され、スタイルロジッ ク手段と関連のあるスタイル情報とテクスチュアメモリ手段に格納されたテクス チュアマトリックスとによって定義されるビットマツプメモリに格納されること になる複数ワードのパターンを生成する。

図面の簡単な説明 第１図は本発明の好適な実施例である高速プリンタヘッド制御を概観するブロッ ク図、 第２図は第１図のスタイルロジック手段を詳細に示すブロック図、そして、 第３Ａ図〜第３Ｄ図は好適な実施例である高速プリンタヘッド制御によって生成 されるラインテクスチュア及びスタイルライン情報を表す図である。

吐週ｌ叉施世五韮朋 直線セグメントによって構成される直線あるいは曲線を生成可能なプリンタヘッ ド制御装置１０のブロック図を示す第１図を参照されたい。画素情報のラインバ ック密度はＴＶモニタやディスプレイに要求されるそれに比べてはるかに高いこ とが認識されている。しかしながら、一度、その情報が１ペ一ジ分の画素情報か らなるビットマツプにロードされると、その情報は本実施例に関して説明される ことになるプリンタヘッドと同様に高品位ディスプレイで用いられ得る。従って 、プリントされることになる情報は、二重あるいはデユーブレックスビットマツ プメモリ１１に格納され、カウンタ１２の制御のもとに読み出され、ライン１３ 上の情報をバッファ書き込みヘッド１４に供給し、発光ダイオード書き込みヘッ ドのためにパラレルにアクセスされたり、あるいは、レーザビームのためのレー ザビームスィーブもしくは電子ビーム走査に同期したクロックライン１５による シリアル読み出しのためにアクセスされたりする。ビットマツプ１１の１つに格 納された情報は、他のビットマツプがライン１６を経由してシフト調整及びマス ク手段１７の日付出力からパラレルにロードされる間に、読み出される。シフト 調整及びマスク手段１７は、シフト調整装置として動作し、アドレス線１８によ って指定されたビットマツプメモリ１１の１アドレスに、複　・数のビットから なる１ワードを書き込む。

スタイルーテクスチュアモードでシフト調整手段１７が動作しないとき、キャラ クタゼネレータ（不図示）で生成される文字を用い、それがライン１９を経由し てシフト調整手段１７に供給されるので、テキスト処理あるいはキャラクタゼネ レーテイングモードでシフト調整手段１７を動作させることができる。

本実施例においては、３２ビツトワードが、後述のシフト調整手段１７において 一度に１ビツトに同化された後、ライン１６を経由してビットマツプメモリ１１ にパラレルにロードされる０本実施例は、プリンタヘッド制御１１０においてプ ロセッサデータバス２２を経由して入出力ボート２４を有するイメージプロセッ サ２３に結合したスタイルロジック手段２２を採用している。この入出力ボート ２４は、イメージプロセッサ２３をホストプロセッサ（不図示）に結合している 。

本実施例において、スタイル情報はイメージプロセッサ２３にあり、テクスチュ ア情報はホストプロセッサにあるので、イメージプロセッサ２３とバス２２を経 由してテクスチュアメモリＲＡＭ２５にロードされる。テクスチュアＲＡＭ２５ にロードするためのデータバスは、バス２２、トランスミツターレシーバ２７に 結合された１ビツトパス２６、及び、テクスチュアＲＡＭ２５のデータ端２９に 結合された入出カライン２８とから構成される。データ端２９を経由してマトリ ックスパターンにロードされる情報は、１４のアドレスビットによって識別され る。その内の８つは、ライン３１上にアドレスマルチプレクサ３２のアドレス出 力から変数として現れる。ライン３３上の固定アドレス情報の３ビツトは、Ｙ座 標位置を識別し、ライン３４上の情報の３ビツトは、Ｘ座標位置を識別する。ラ イン３３及びライン３４上のアドレス情報は、スタイルロジック手段２１におけ るＸ及びＹビット位置を示す１５ビツト位置の内、３つのＬＳＢ　（最下位ビッ ト）位置から構成されている。同様に、ライン３３及びライン３４上のＸ座標に 関する１５ビツト位置及びＹ座標に関する１５ビツト位置情報の内、次に高位の ４ビツト位置は、アドレスマルチプレクサ３２のアドレス入力端３５に与えられ る。この８ビツトアドレス情報はテクスチュアＲＡＭ２５の中のマトリックスの アドレス情報を識別あるいは供給する。本実施例において、最小識別可能マトリ ックスは８×８マトリツクスであり、最大マトリックスは１２８Ｘ１２８マトリ ツクスであり、これは、テクスチュア制御部３９のデータ出力端３８からもたら されるライン３６及び３７上の２組の８ビツトによって識別される。ライン３６ 及び３７上のデータ出力情報は、イメージプロセッサ２３によって供給される情 報を伴ってプロセッサデータバス２２から１６ビツトでテクスチュア制御部３９ に供給される。従って、ライン３１上の変数情報は、使用されるマトリックスの 位置を定め、ライン３３及び３４上の情報は、マトリックスの内のアドレスを識 別する。個々の画素ビットは各々、ＯＲゲート４１のデータ入力となる出力ライ ン２８上で識別されるので、このテクスチュアデータはスタイルロジック手段２ １で発生したライン４２上の制御情報によってイネイブルあるいはデスエイプル となる。ＯＲゲート４１から発生するライン４４上の出力情報は、スタイルロジ ック手段２１から発生するライン４５上のスタイルデータ情報の１ビツトと共に 、ＡＮＤゲート４４のイネイブル入力に供給され、ライン４６上にオン／オフビ ット状態信号を生み出し、シフト調整手段１７の画素入力端に供給する。ライン ４７上の情報の５ビツトは、シフト調整手段１７の調整端に供給される。これら のビットは、すでにマルチプレクサ３２とテクスチュアＲＡＭ２５に供給された ７ビツトのサブセットを構成している。このアドレス情報は、ライン１６上のパ ラレル出力のため３２ビツトワード内のビット位置を識別する。

バス４８上の情報の３ビツトは、ライン４９〜５１に１ビツト情報とし゛て与え られる。ライン５１上のビットは、スタイル及びテキスト情報と共に用いられる 図形ライン描画モードを選択したり、あるいは線画形成モードをデスエイプルと しライン１９上に現れる情報と共にキャラクタゼネレーションモードを選択する ために用いられる。ライン４９及び５０上のマスクハイ及びマスクロウ情報は各 々、ライン１６上の３２ビツトワードの半分をゼロで埋めたり、低位１６ビツト あるいは高位１６ビツトがゼロで埋められるように許可するため用いられる。第 ２図を参照する前に、第１図のスタイルテクスチュアヘッド制御回路の動作の好 適なモードは、第１図に示した新しいスタイル部及びテクスチュア部ヘッド制御 装置を用いて所定の画素情報を削除することに関して、１列あるいはそれ以上の 情報からなるフルライン図形情報を生成、そして、フルライン情報を変更するこ とであることを理解されたい。

複数のスタイルレジスタ５２〜５５が、それらの入力でプロセッサデータバス２ ２に結合されている様子を示す第２図を参照されたい。レジスタは順に、スタイ ルマルチプレクサ５８に結合された出力制御ライン５７を有するスタイルサイク ルカウンタ５６で制御される。そして、スタイルマルチプレクサ５８はスタイル レジスタから出力５９〜６２の１つを選択する。ライン６３上の出力信号は、出 力スタイル制御装置６４の入力に結合されている。その１６ビツト内の１ビツト は、ライン６６を経てバッファ６５に提供されてライン４５上に前述のスタイル データビットを供給する。そして、そのスタイルデータビットは、ゲート４４に 供給される。その１６ビツト内の他の１５ビツトは、その１５ビツトによって識 別された所定の時間の間、ライン４５をハイに維持することによって、実線ある いは連続線の長さを識別するために使用される。

ライン４８上に３ビツト・を供給する内部制御レジスタ６７は、プロセッサデー タバス２２と結合されている。これらビットはバッファ６８に提供され、ライン ５０〜５１上に前述の信号を発生する。

制御レジスタ６７は、また、ＯＲゲート４１のイネイブル入力に与えられるライ ン４２上にイネイブル信号を発生する。

ライン７１に出力をもつよう示されている内部Ｙレジスタ６９もまた、プロセッ サデータバス２２に結合されている。その出力はマルチプレクサ７２の１つの入 力に接続されている。ライン７３上のマルチプレクサ７２の第２の入力は、Ｚレ ジスタ７４の出力で成っている。ライン７５上の１６Ｘ１６マルチブレクサ７２ の出力は、加算器７６の入力に接続され、バス２２の入力にも接続されている。

加算器７６への第２の入力は、Ｘレジスタ７８の出力からなるライン７７によっ て提供される。ライン７７上のＸレジスタ７８の出力はバッファ７９に結合され 、ライン３４及び４７上に前述のＸ位置ビットを生成する。ライン８１上の加算 器７６の出力はバッファ８２に提供され、ライン１８上に前述のビットマツプア ドレスを発生する。同様に、ライン７１上のＹレジスタ６９の出力はバッファ８ ３に提供され、ライン３３上に前述のＹ位置ビット情報を発生する。

動作の好適なモードにおいて、テクスチュアモードを用いてテクスチュアＲＡＭ ２５からマトリックスパターンの１つを選択するとき、連続線画像を識別する最 小列数が識別され、それは選択されたマトリックスパターンの列の深さと等しく なる。

イメージプロセッサ２３は、レジスタ７８と６９に格納される座標をもつＸ座標 位置及びＹ座標位置を識別する情報をバス２２上に供給する。この情報は、直線 上の点あるいは曲線上の点として使用されることがある。そして、連続する点は 、イメージプロセッサ２３によって生成され、イメージプロセッサ２３は列ある いはＸ方向及びＹ方向における点の生成と走査を制御し、任意の曲線を発生する 。そして、望まれたなら余り濃密な一連の点は、たとえ直線として生成されてい るとしても、連続的な曲線と見える。本実施例において後述するように、画素情 報に関するマトリックスのライン密度は、それが非常に繊細に定義された曲線や 広い実線の生成が可能となる正方行列を表しているので、水平方向と垂直方向に 同じであることが好ましい。

さて、ラインテクスチュアとスタイル情報を示す第３Ａ図〜第３Ｄ図を参照され たい、第３Ａ図は、上書きするために十分な濃さの画素をもつ連続線を示してい る。上書きは実線を表現するために電子写真過程において発生する。ライン長あ るいはページ幅の長さは本実施例では画素密度３００　Ｄ　Ｐ　Ｉ　（ｐｏｔ　 ｉ：ｅｒ　Ｘｎｃｈ）で長さが１００インチ以上になることが可能な１６ビツト アドレスを採用したハードウェアの拡張によってのみ制限される。

実線テクスチュアードラインを示す第３Ｂ図を参照されたい。ここでは、第３Ａ 図で示された大部分の画素が第３Ｂ図に示される所望のテクスチュアードパター ンのみを残して表示されていない。このパターンは、ホストコンピュータで生成 されテクスチュアＲＡＭ２５に格納される無限の数の実線のテクスチュアードラ インの任意のパターンを単に表現したものである。

さて、第３Ａ図の実線８４を分割して各々の間がスペースで区切られ実線８４の 生成が禁止されてセグメント８５〜８８になった断続的な実線としてプリントさ れている第３Ｃ図を参照されたい。禁止あるいはオン／オフ信号を発生するため に用いられる構造は、第２図に示され、特に、スタイルレジスタ５２〜５５はラ イン４５上にゲート４４に対してオン／オフ信号を発生する。

さて次に、第３Ｃ図に示されたスタイル実線と同じ方法を用い、実線テクスチュ アライン８９が実線テクスチュアードラインセグメント９１〜９４から構成され る断続線として発生されている様子を示す第３Ｄ図を参照されたい。

本実施例で説明したように、パターンのレパートリはイメージ処理手段２３に格 納され、ブートアップあるいはスタートアップ時にテクスチュアＲＡＭ２５に書 き込まれる。さらに、付加的なパターンは、ホストコンピュータのキーボード（ 不図示）を用いてテクスチュアＲＡＭに書き込まれる。第２図では、わずかに４ つのスタイルレジスタ５２〜５５が示されたが、他のセグメントやラインが生成 され、それらもまた、ホストコンピュータのキーボードを用いてイメージブリセ ッサ２３によってロードされる。

第１図及び第２図の検証から、テクスチュア及びテキスト情報はメモリ２５と第 ２図に示されるレジスタ及びバッファにロードされ、この情報はビットマツプメ モリ１１に直接ロードされる前に、２あるいは３以上の論理決定時間の間に、ス キャンされることはない。このことで、以前に格納され即座にアクセス可能とな っている情報を読み出し、平行的に、超高速なりロックアクセス時間で、書き込 みへラドバッファ１４にロードされることが可能となる。レーザプリンタのため のライン１５上のクロックは、レーザビームのスィーブと同期されなければなら ないが、書き込みへッドバツファ１４の情報は、ただ、プリンタの用紙の順送り 動作が動くときに、クロックされることだけが必要となる。発光ダイオードプリ ンタヘッドに関する用紙の動きは、書き込まれた画素情報がドツト画素情報會 国際調査報告 国際調査報告

Claims (12)

【特許請求の範囲】
1. （１）ベクトル図形線画形成のスタイル及びテクスチユアの高速プリントヘッド 制御において、 図形ライン情報の画素データを格納するプリントヘツドバツフア手段と、 前記プリントヘツドバツフア手段に結合され、プリントされることになる１ペー ジ分の画素情報を格納するビツトマツプ手段と、前記ビツトマップ手段の１アド レスに複数のビットを有する１ワードを書き込むシフト調整手段と、 前記シフト調整手段に結合され、前記ビツトマップ手段にシフト調整され格納さ れることになり、プリント用に前記プリントヘツドバツフア手段に送られるデー タラインを定義するスタイルロジツク手段と、 前記シフト調整手段に結合されたデータ出力ラインを有する前記複数のマトリツ クスパターンを格納し、前記マトリツクスパターンによつて定義された所定の情 報ビツトを前記前記シフト調整手段に供給するテクスチユアメモリ手段と、 前記テクスチユアメモリ手段に格納された前記マトリツクスパターンの１つを選 択するテクスチユア制御手段とを有し、前記シフト調整手段が前記テクスチユア 制御手段と前記テクスチユアメモリ手段とに結合され、前記データ出力ラインに 現れることになる前記マトリックスパターンから前記ビツトマツプ手段ヘの前記 ビツトを決定することを特徴とする高速プリントヘッド制御。
2. （２）前記プリントヘツドバツフア手段は、パラレルーシリアルバツフアレジス タを有することを特徴とする請求項第１項に記載の高速プリントヘツド制御。
3. （３）前記スタイルロジツク手段は、複数のスタイルレジスタを有し、前記図形 ライン情報のオンとオフとの部分を交互に定義することを特徴とする請求項第１ 項に記載の高速プリントヘツド制御。
4. （４）前記スタイルレジスタの出力に結合されるスタイルマルチプレクサをさら に有することを特徴とする請求項第３項に記載の高速プリントヘツド制御装置。
5. （５）前記マルチプレクサの出力のため前記複数のスタイルレジスタの１つを選 択するスタイルサイクルカウンタをさらに有することを特徴とする請求項第４項 に記載の高速プリントヘツド制御装置。
6. （６）前記スタイルロジツク手段は、Ｘ，Ｙ直角座標をビツトマツプメモリアド レスに変換する手段をさらに有し、前記アドレスは前記テクスチユアメモリ手段 に結合されることを特徴とする請求項第１項に記載の高速プリントヘツド制御。
7. （７）前記スタイルロジック手段は、前記ビツトマツプ手段に結合されるアドレ ス出力ラインをさらに有し、前記ビツトマツプ手段をローディングする書き込み アドレスを定義することを特徴とする請求項第１項に記載の高速プリントヘツド 制御。
8. （８）前記ビツトマツプ手段は、カウンタ手段をさらに有し、前記ビツトマツプ から前記バツフア書き込みヘツド手段に１ワード読み出すことを特徴とする請求 項第１項に記載の高速プリントヘツド制御。
9. （９）前記シフト調整手段は、マスク手段をさらに有し、所定数のゼロを含む前 記ビツトマツプ手段に対して１ワード出力を生成することを特徴とする請求項第 １項に記載の高速プリントヘツド制御装置。
10. （１０）前記スタイルロジツク手段は、前記シフト調整手段に結合した制御手段 を有し、スタイル及びテクスチユアモードあるいは文字生成モードを選択するこ とを特徴とする請求項第１項に記載の高速プリントヘツド制御。
11. （１１）前記スタイル調整手段に結合したビツトキヤラクタゼネレータをさらに 有することを特徴とする請求項第１０項に記載の高速プリントヘツド制御。
12. （１２）複数のドツトマトリツクス画素列からなる実線を生成し、そして、ビツ トマツプメモリのテクスチユアマトリツクスによつて定義された位置に前記画素 が生成書き込まれることを不能とし、前記ビツトマツプメモリに格納されたワー ドが所定のパターンに従いテクスチアード画素マトリツクスを形成することを特 徴とする連続する実線からスタイル及びロジツク画像を発生する方法。