JPH03500596A - 情報表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 情報表示装置 技術分野 本発明は画像伝送技術、例えば、特に順次走査または飛越し走査を用いたテレビ ジョンシステムに関する。さらに詳しく言えば、本発明は、データを表示するた めの装置について言及するものである。

従来の技術 従来例として、下記の構成要素を備えた情報表示装置が知られている（米国特許 第２６７８９６４号）。すなわち、高周波増幅器と、周波数変換器と、中間周波 増幅器と、ビデオ検波器と、ビデオ増幅器と、音響チャネルと、ラインおよびフ レーム発生器と、偏向システムを特徴として有する受像管と、映像の鮮鋭度を改 善することを目的とするその他の付加的なユニットとを備えた装置である。この 従来の装置においては、画像の輪郭を再現する際に、換言すれば、画像の明るさ の任意の急速な変化に応答するように、ライン走査の速度を落とすことによって 映像の鮮鋭度が達成される。さらに、上記装置は、例えば、画像輪郭検出器や出 力増幅器や１つの予備的なライン偏向コイル（上記偏向システムのコイルとは別 の）または複数のライン偏向板のような各種の直列に接続されたユニットを付加 的に備えている。さらに、上記装置においては、画像輪郭検出器の入力はビデオ 増幅器の出力または入力に接続されている。上記画像輪郭検出器は、１つまたは ２つの微分回路を備えており、さらに、信号レベルリミッタを有することも可能 である。

上記のデータ表示装置の欠点は、画像の鮮鋭度の改善の度合いがそれほど大きく ないことである。これは、画像輪郭検出器により生成される検出信号の波形が方 形でないことに起因している。上記検出信号の持続期間は、ビデオ信号が生成さ れる源をなす上記ビデオ信号の立ち上り部分の期間に等しいので、上記検出信号 は幾つかの交流の半波整流波形を含む複雑な波形を有している。したがって、上 記ビデオ信号の立ち上り部分のすべての期間ではなく、この期間のほんの一部に おいてのみ走査線が停止する。

別の従来例として、下記の構成要素を備えたデータ表示システムが知られている （米国特許第４０８０６２８号）。すなわち、高周波増幅器と、周波数変換器と 、中間周波増幅器と、ビデオ検波器と、ビデオ増幅器と、音響チャネルと、ライ ンおよびフレーム発生器と、偏向システムを有する受像管と、画像輪郭検出器と 、出力増幅器と、１つの金偏的な偏向コイル（上記偏向システムにおけるコイル とは別の）または複数のライン偏向板とを備えた装置である。上記画像輪郭検出 器においては、ビデオ信号を微分した後にこの微分されたビデオ信号に対して２ 段階の制限を設け、この制限されたビデオ信号を最初のビデオ信号に加算し、こ の加算結果として得られる和の信号を２次微分することによって出力信号が生成 される。この出力信号は、出力増幅器を介して水平偏向板または水平偏向コイル に供給される。

しかしながら、上記のデータ表示システムは、画像のエツジを表示するために、 ビデオ信号の各々の立ち上り部分の期間よりもはるかに短い期間しか停止しない という点において不完全である。したがって、映像の鮮鋭度はそれほど大きく改 善されない。

発明の開示 本発明は、映像の鮮鋭度ひいては表示画像の信頼性を大幅に向上させるために、 受像管に印加されるビデオ信号に依存する上記表示画像の輝度が変化している期 間においては、走査線を完全に停止させることが可能な回路を備えたデータ表示 システムを提供することを目的とするものである。

本発明は、受信増幅器ユニットと、水平および垂直発生器と、信号／画像変換器 と、出力増幅器と、表示画像の画像輪郭検出器とを有するデータ表示装置を対象 としている。上記受信増幅器ユニットは、ライン同期出力と、フレーム同期出力 と、少なくとも１つの情報出力と、情報信号源に接続される入力とを有し、かつ 、情報ビデオ信号を受信して増幅した後に単独に取り出すと共にラインおよびフ レーム信号を分離するように設計されている。上記水平および垂直発生器は、標 準パターンを生成し、かつ、上記受信増幅器ユニットのラインおよびフレーム同 期出力にそれぞれ接続される入力を有している。上記信号／画像変換器は、受像 管の画面上に画像を生成するように設計され、かつ、水平発生器の出力に接続さ れる第１入力と、垂直発生器の出力に接続される第２人力と、上記受信増幅器ユ ニットの情報出力に電気的に接続される第３人力とを有している。上記出力増幅 器は、上記信号／画像変換器の第４人力に接続される出力を有している。そして 、上記画像輪郭検出器は、画像輪郭を表示することを目的とする水平走査工程を 制御するための制御信号を生成するように設計され、かつ、受信増幅器ユニット の情報出力に接続される入力を有している。本発明によれば、上記の構成要素を 有するデータ表示装置は、スレッショールドユニットおよび制御信号発生器を備 えている。上記スレッショールドユニットは、表示画像の画像輪郭検出器の出力 に接続され、かつ、上記画像輪郭を表示している間は水平線走査の速度をほぼ０ にするように設計されている。一方、上記制御信号発生器は、画像エツジを表示 する際に鋸歯状電圧を発生するものである。

さらに、上記制御信号発生器は、スレッショールドユニットの出力に接続される 第１人力を有しており、かつ、上記出力増幅器の入力に接続される出力を有して いる。ここで、上記出力増幅器は、上記鋸歯状電圧を、水平走査発生器により生 成される電磁界と同じ強度であってかつ反対の極性を有する上記データ表示装置 は、表示画像の幾何学的歪みを修正するための幾何学的歪み修正器を備えるのが 好ましい、この幾何学的歪み修正器は、表示画像のエツジの空間的な移動を防止 するためのものである。上記幾何学的歪み修正器の第１人力はスレッショールド ユニットの出力に接続されると共に、その第２人力は受信増幅器ユニットのライ ン同期出力に接続されており、かつ、その出力は制御信号発生器の第２人力に接 続されている。

上記データ表示装置は、表示画像の輝度歪みを修正するための輝度歪み修正器を 備えることが可能である。この輝度歪ミ（Ｉｉ正器は、表示画像のエツジおよび 背景の輝度レベルの歪みを防止するように設計され、かつ、受信増幅器ユニット の情報出力と信号／画像変換器の第３人力との間を電気的に接続するように挿入 されている。さらに、上記輝度歪み修正器の第２人力は、スレッショールドユニ ットの出力に接続されており、かつ、その第３人力は、表示画像の幾何学的歪み 修正器の出力に接続されている。

さらに、上記データ表示装置は、表示画像の輝度歪みを修正するための２つの付 加的な輝度歪み修正器を備えることも可能である。これらの輝度歪み修正器は、 色信号の輝度レベルを修正するためのものである。さらに、上記輝度歪み修正器 の各々の第１人力は、受信増幅器ユニットの第２および第３情報出力に接続され ると共にその第２人力はスレッショールドユニットの出力に接続され、がっ、そ の第３人力は画像の幾何学的歪み修正器の出力に接続されている。また一方で、 上記２つの輝度歪み修正器の出力は、信号／画像変換器の第５および第６人力に 接続されている。

上記データ表示装置における画像の矧度修正器は差動増幅器を備えることが道理 にかなっている。この差動増幅器は、情報信号源からの情報信号に画像の幾何学 的歪み修正器の出力から供給される信号を加算して得られる信号から、スレッシ ョールドユニットにて生成される信号を減算するように設計されている。さらに 、上記差動増幅器の１つの入力はスレッショールドユニットの出力に接続される と共に他の入力は画像の幾何学的歪み修正器の出力に接続され、かつ、第３の入 力は受信増幅器ユニットの情報出力に接続されている。さらに、上記差動増幅器 の出力は信号／画像変換器の入力に接続されている。

さらに、画像の幾何学的歪み修正器は、第１および第２遅延ユニツトと、アナロ グ記憶ユニットと、ＯＲ回路と、対数増幅器と、微分ユニットと、鋸歯状電圧発 生器と、Ａ／Ｄ変換器（ａｎａｌｏｇ−ｔｏ−ｄｉｇｉｔａｌ　ｃｏｎｖｅｒｔ ｅｒ）と、Ｄ／Ａ変換器（ｄｉｇｉｔａｌ−ｔｏ−ａｎａｌｏｇ　ｃｏｎｖｅｒ ｔｅｒ）と、主記憶装置とを備えることが道理にかなっている。ここで、上記Ｏ Ｒ回路の第１人力はスレッショールドユニットの出力に接続されると共にその第 ２人力は受信増幅器ユニットのライン同期出力に接続され、かつ、その出力は、 第１遅延ユニツト、第２遅延ユニツトおよび上記アナログが記憶ユニットの入力 の各々に接続されている。上記鋸歯状電圧発生器の入力は第１遅延ユニツトの出 力に接続される共にその出力は対数増幅器に接続されており、かつ、この対数増 幅器は微分ユニットと連結し、さらに、この微分ユニットの出力はアナログ記憶 ユニットの第２人力に接続されている。そして、上記主記憶装置の第１人力は第 ２遅延ユニツトに接続されると共にその第２人力はＡ／Ｄ変換器の出力に接続さ れ、さらに、このＡ／Ｄ変換器はアナログの記憶ユニットの出力と連結している 。また一方で、上記主記憶装置の出力はＤ／Ａ変換器に接続されるのが好ましい 。このＤ／Ａ変換器の出力は、制御信号発生器の入力に接続される画像の幾何学 的歪み修正器の出力になっている。

画像の幾何学的歪み修正器は、ピーク検出器と、電子スイッチと、アナログのシ フトレジスタと、第１遅延ユニツトと、ＯＲ回路と、可逆カウンタと、第３遅延 ユニツトと、マルチプレクサとを備えることが大いに可能である。ここで、上記 第１遅延ユニツトの入力はスレッショールドユニットの出力に接続されると共に その出力は上記ピーク検出器に接続されており、さらに、上記ピーク検出器の入 力は受信増幅器ユニットのライン同期出力に接続されるのが好ましい。また一方 で、上記第１遅延ユニツトの出力は電子スイッチの制御入力に接続されており、 さらに、この電子スイッチの１つの信号出力は共通バスに接続されると共に他の 信号出力はピーク検出器の第２人力に接続されている。さらに、このピーク検出 器の出力はアナログのジ゛フトレジスタの信号入力に接続されている。上記ＯＲ 回路の１つの入力はスレッショールドユニットの出力に接続され私と共に他の入 力は受信増幅器ユニットのライン同期出力に接続され、かつ、その出力はアナロ グのシフトレジスタの制御入力に接続されている。上記第３遅延ユニツトはＯＲ 回路の出力に接続されると共にその出力は可逆カウンタの減算入力に接続されて おり、また一方で、この可逆カウンタの加算入力はＯＲ回路の出力に接続されて いる。そして、上記マルチプレクサのＮ個の信号入力はアナログのシフトレジス タのＮ個の出力に接続され、かつ、そのＭ個の制御入力は可逆カウンタの出力に 接続されている。また一方で、上記マルチプレクサの出力は、制御信号発生器の 入力に接続されている画像の幾何学的歪み修正器の出力になっている。

アナログのシフトレジスタは、互いに直列に接続された２Ｎ−１個のアナログ記 憶ユニットおよび１つの遅延ユニットを備えることが可能である。上記の記憶ユ ニットのうちで、奇数番目の記憶ユニットの出力は、マルチプレクサの信号入力 に接続されている。上記遅延ユニットの入力は、奇数番目のアナログ記憶ユニッ トの制御入力に接続され、かつ、その出力は、偶数番目のアナログの記憶ユニッ トの制御入力に接続されている。

本発明によれば、画像のエツジを表示しているときは走査線の完全停止を確実に 行うことにより、撮像管の有限の分解能や通信チャネルの有限の帯域幅が表示画 像の鮮鋭度に及ぼす影響を実質的に除去できるので、ＣＲＴの画面上に表示され る画像の鮮鋭度を従来よりもはるかに向上させることが可能となる。さらに、低 コストのポータプルのＴＶ報道用カメラや安価なビデオテープレコーダを用いて も高品質の映像を得ることが可能となる。したがって、映像の鮮鋭度は、安価な または質の悪いＴＶ装置を使用した場合でも良好になっており、実質的にＴＶ受 信機の品質にのみ依存している。さらに、本発明により達成される表示映像の鮮 鋭度の向上によって、ＴＶ番組を見ることにより生ずる眼の疲労を少なくするこ とも可能となる。

図面の簡単な説明 以下、本発明の特定の実施例ならびに第１図〜第１２Ｃ図の添付図面に従って本 発明をさらに詳しく説明することとする。

第１図はモノクロ映像に通用される本発明のデータ表示装置のブロック図、 第２図はカラー映像に通用される本発明のデータ表示装置のブロック図、 第３図は本発明の表示画像輪郭検出器のブロック図、第４図はアナログ乗算器を 備えた本発明の画像の輝度歪み修正器を示すブロック図、 第５図はアナログ乗算器を有しない本発明の画像の輝度歪み修正器を示すブロッ ク図、 第６図はディジタル記憶ユニットを備えた本発明の画像の幾何学的歪み修正器を 示すブロック図、第７図はアナログ記憶ユニットを備えた本発明の画像の幾何学 的歪み修正器を示すブロック図、 第８図はアナログのインバータを備えた本発明の制御信号発生器の回路図、 第９図はアナログの差動増幅器を特徴として有する本発明の制御信号発生器の回 路図、 第１０ａ図〜第１０ｈ図はパルス間隔の平均成分がパルスの立ち上り部分の間で 定義されている場合における＊１図の本発明のデータ表示装置の動作を説明する ための曲線（タイミングチャート）、 第１１ａ図〜第１１ｈ図はパルス間隔の平均成分がパルスの立ち下り部分の間で 定義されている場合における第１図の本発明のデータ表示装置の動作を説明する ための曲線、第１２ａ図〜第１２ｄ図は本発明の画像輪郭検出器の動作を説明す るための曲線、 第１３ａ図〜第１３ｆ図は第４図の本発明による画像の輝度歪み修正器の動作を 説明するための曲線、第１４ａ図〜第１４ｄ図は第５図の本発明による画像の輝 度歪み修正器の動作を説明するための曲線、第１５ａ図〜第１５ｉ図は第６図の 本発明による画像の幾何学的歪み修正器の動作を説明するための曲線、第１６ａ 図〜第１６ｕ図は第７図の本発明の幾何学的歪み修正器の動作を説明するための 曲線、 第１７ａ図〜第１７ｃ図は第８図および第９図に例示されている本発明の制御信 号発生器の動作を説明するだめの曲線である。

発明を実施するための最良の形態 本発明の情報表示装置（第１図）は１つの受信増幅器ユニット１を備えており、 この受信増幅器ユニット１０入力は情報信号源２の出力に接続されている。この 情報信号源２は、アンテナ、テープレコーダまたはピックアップ形テレビカメラ 等である。受信増幅器ユニット１は公知の回路（Ｖ、に、ツォリキン（Ｖ、に、 Ｚｖｏｒｙｋｉｎ）他層、テレビジョン１９５６年、イノストラナヤ（Ｉｎｏｓ ｔｒａｎｎａｙａ　）印刷出版、モスクワ、Ｐ、５２８〜Ｐ、５４８）を使用し ており、かつ、下記の複数の出力を有している。すなわち、ライン同期パルスを 生成するライン同期出力、フレーム同期パルスを生成するライン同期出力および 少なくとも１つの情報出力である。上記受信増幅器ユニット１は、情報ビデオ信 号と、ラインおよびフレーム同期信号とを受信して増幅した後に分離するように 設計されている。

さらに、上記の情報表示装置は、水平発生器３および垂直発生器４を備えている 。この場合、上記両発生器はいずれも公知の回路を使用している。水平走査発生 器３の入力は受信増幅器ユニット１のライン同期出力に接続されている。垂直走 査発生器４の入力は、受信増幅器ユニット１のフレーム同期出力に接続されてい る。上記の水平および垂直走査発生器３．４は標準パターンを生成するように設 計されている。

さらに、上記の情報表示装置は、信号を表示画像に変換するための信号／画像変 換器５を備えている。この信号／画像変換器５は、例えば、偏向システムを有す る受像管と、適当な電源回路および制御回路とから構成される。上記信号／画像 変換器５は、受像管の画面上の映像を生成するように設計されている。上記信号 ／画像変換器５の第１および第２人力は、それぞれ水平および垂直走査発生器３ ．４の出力に接続されている。

さらに、上記情報表示装置は、表示画像の輝度歪みを修正するための輝度歪み修 正器６を備えている。この輝度歪み修正器６の第１人力は、受信増幅器ユニッ） １の情報出力に接続されている。さらに、上記情報表示装置は、画像輪郭検出器 ７を備えている。この画像輪郭検出器７は、受信増幅器ユニット１の情報出力に 接続される入力を有しており、かつ、画像輪郭を表示することを目的とする水平 走査工程を制御するための制御信号を生成するように設計されている。

さらに、上記情報表示装置は、スレッショールドユニット８、例えば、コンパレ ータまたは単安定マルチバイブレーク（ｗ、テーツェ（Ｗ、ＴｉｅＬｚｅ）他層 、半導体回路技術、１９８３年出版１モスクワ、Ｐ、２８６〜Ｐ、２９２）を備 えている。この場合、上記スレッショールドユニット８は、画像輪郭検出器７の 出力に接続される入力を有しており、かつ、画像エツジを表示している間は水平 走査の速度を一定値でかつ０に近い値に保持するように設計されている。さらに 、上記情報表示装置は、表示画像の幾何学的歪みを修正するためのもの幾何学的 歪み修正器９と、制御信号発生器１０とを備えている。上記スレッショールドユ ニット８の出力は、画像の幾何学的歪み修正器９および制御信号発生器１０の第 １入力に接続され、かつ、画像の輝度歪み修正器６の第２人力に接続されている 。さらに、画像の輝度歪み修正器６の第３人力は、画像の幾何学的歪み修正器９ の出力に接続されている。この幾何学的歪み修正器９の出力は、制御信号発生器 １０の第２人力に接続されている。

上記幾何学的修正９の第２人力は、受信増幅器ユニット１のライン同期出力に接 続されている。

さらに、本発明によれば、上記情報表示装置は、出力増幅器１１を備えている。

この出力増幅器１１は、鋸歯状電圧を、水平走査発生器３により生成される電磁 界と同じ強度であってかつ反対の極性を有する偏向電磁界を生成するための鋸歯 状電流に変換するように設計されている。さらに、制御信号発生器１０の出力は 出力増幅器１１に接続されている。この出力増幅器１１は、公知の回路（ソビエ ト連邦特許第８７９８１８号）に基づいて構成される。上記出力増幅器１１の出 力は、信号／画像変換器５の第４人力に接続されている。この信号／画像変換器 ５の第３人力は、輝度歪み修正器６の出力に接続されている。

カラー情報を表示するための第２図に示すような情報表示装置の機能ブロック図 は、下記の点板外においては第１図の機能ブロック図に類似している。すなわち 、受信増幅器ユニット１（第２図）は、赤色、緑色および青色を供給するための ３種の出力供給信号を有している。さらに、上記情報表示装置は、表示画像の輝 度歪みを修正するための２つの付加的な輝度歪み修正器６を備えている。これら の輝度歪み修正器６は、色信号の明るさのレベルを修正するためのものである。

さらに、上記輝度歪み修正器６の各々の第１人力は、受信増幅器ユニット１の第 ２および第３情報出力に接続されると共にその第２人力はスレッショールドユニ ット８の出力に接続され、かつ、その第３人力は画像の幾何学的歪み修正器９の 出力に接続されている。また一方で、上記２つの輝度歪み修正器６の出力は、信 号／画像変換器５の第５および第６人力に接続されている。

画像輪郭検出器７は、下記の直列に接続された構成要素を備えている。すなわち 、遅延ユニット１２（第３図）、例えば、５０〜１００ｎｓの値を有する遅延線 、差動増幅器１３および２段式の整流器１４である（Ｗ、テーツェ他層、半導体 回路技術、１９８３年出版１モスクワ、Ｐ、１３７〜Ｐ、１４０．　Ｐ、４７０ 〜Ｐ、４７２）。

表示画像の輝度歪み修正器６は、画像のエツジおよびその背景の輝度レベルの歪 みを防止するように設計されており、かつ、１象限のアナログ乗算器１６と直列 に接続される差動増幅器１５　（第４図）を備えている（Ｗ、テーツェ他層、半 導体回路技術、１９８３年出版１モスクワ、Ｐ、　１５８〜ｐ、１６５）。上記 差動増幅器１５の反転入力１７は、スレッショールドユニット８の出力に接続さ れており、かつ、その非反転入力１８は、画像の幾何学的歪み修正器９の出力に 接続されている。

差動増幅１５は、例えば、上記のＷ、ティーツエ（Ｗ、Ｔｉｅｔｚｅ）らの文献 のＰ、６７〜Ｐ、７２に示されるように、演算増幅器１９に基づいて構成される 。上記演算増幅器１９の反転入力は抵抗２０に接続されており、かつ、その非反 転入力は抵抗２１に接続されている。さらに、抵抗２２が、演算増幅器１９の出 力とその反転入力との間に接続されている。さらに、ポテンシオメータ２４の可 動接点が、抵抗２３を介して演算増幅器１９の非反転入力に接続されており、か つ、その固定接点の１方が一定バイアス電圧の電源２５に接続されると共に上記 固定接点の他方が共通バス２６に接続されている。１象限のアナログ乗算器１６ の他の入力は受信増幅器ユニット１の情報出力に接続されており、かつ、その出 力は信号／画像変換器５に接続されている。

輝度歪み修正器６は、差動増幅器２７（第５図）であってもよい。この差動増幅 器２７は、情報信号源からの情報信号に幾何的歪み修正器９の出力から供給され る信号を加算して得られる信号から、スレッショールドユニット８にて生成され る信号を減算するように設計されている。上記差動増幅器２７の１つの入力はス レッショールドユニット８の出力に接続されると共に他の入力は幾何学的歪み修 正器９の出力に接続され、かつ、第３の入力は受信増幅器ユニット１の情報出力 に接続されている。さらに、差動増幅器２７の出力は信号／画像変換器５の入力 に接続されている。差動増幅器２７は、演算増幅器２８に基づいて構成される。

この演算増幅器２８の反転入力は、抵抗２９を介してスレッショールドユニット ８の出力に接続されており、かつ、その非反転入力は、抵抗３０を介して幾何学 的歪み修正器９の出力に接続されると共に抵抗３１を介して受信増幅器ユニット １の情報出力に接続されている。さらに、演算増幅器２８の出力は、信号／画像 変換器５の入力に接続されている。さらに、抵抗３２が、演算増幅器２８の出力 とその反転入力との間に接続されており、かつ、抵抗３３が、演算増幅器２８の 非反転入力と共通バス２６との間に接続されている。

表示画像の幾何学的歪み修正器９は、上記表示画像のエツジの空間におけるわず かな移動も防止するように設計されており、かつ、ＯＲ回路３４（第６図）を備 えている。このＯＲ回路３４の第１人力はスレッショールドユニット８に接続さ れており、かつ、第２人力は受信増幅器】のライン同期出力に接続されている。

上記ＯＲ回路３４の出力は、遅延ユニット３５（例えば、遅延線または単安定マ ルチバイブレーク）および遅延ユニット３６（例えば、単安定マルチバイブレー ク）の入力に接続されている。スレッショールドユニット８およびユニット１の 出力は、アナ・ログ記憶デバイス３７（例えば、サンプリングホールド回路）に 接続されている。なお、詳細は、Ｗ、テーツェ他層による半導体回路技術（１９ ８３年出版１モスクワ）のＰ、２８４〜Ｐ、２８５を参照されたい。

遅延ユニット３５の出力は鋸歯状電圧発生器３８に接続されており、この鋸歯状 電圧発生器３８の出力は対数増幅器３９に接続されている（上記のＷ、テーツエ らの文献のＰ、１４８〜Ｐ、１５０）。

この対数増幅器３９の出力は微分ユニット４０に接続されている。

この微分ユニット４０として、例えば、５０〜１００ｎｓの値を存すると共に上 記微分ユニット４０の複数の入力間に挿入される遅延線４２を備えた差動増幅器 ４１が設けられている。上記微分ユニット４０の出力はアナログ記憶デバイス３ ７の信号入力に接続されている。このアナログ記憶デバイス３７の出力は、Ａ／ Ｄ変換器４３を介して主記憶装置４４、例えばシングルチップ記憶部に接続され ている（上記のＷ、テーツェらの文献のＰ、４５４〜Ｐ、４６４およびＰ、３９ ２〜Ｐ−３９７）。主記憶装置４４の他の入力は、水平走査期間にほぼ等しい期 間に対応する遅延時間を生成する遅延ユニット３６の出力に接続されている。さ らに、主記憶装置４４の出力は、Ｄ／Ａ変換器４５の入力に接続されている（上 記のＷ、ティーツエらの文献のＰ、４４４〜Ｐ、４５４）。上記Ｄ／Ａ変換器４ ５の出力は、幾何学的歪み修正器９の出力として、制御信号発生器１０の入力に 接続されている。

幾何学的歪み修正器９は、他の回路により構成することもできる。この場合、修 正器９の実施例においては、前述と同様の遅延ユニソ）４６．４７（例えば、単 安定マルチバイブレークまたは遅延線）が上記修正器９０入力に接続されている 。

遅延ユニット４６の出力は、公知の回路により構成されるピーク検出器４８の第 １人力に接続されている。遅延ユニット４７の出力は電子スイッチ４９の制御入 力に接続されている。この電子スイッチ４９の第１信号出力は共通バス２６に接 続されており、かっ、その第２信号出力はピーク検出器４８の第２人力に接続さ れている。ピーク検出器４８の出力は、アナログのシフトレジスタ５０の信号入 力に接続されている。このアナログのシフトレジスタは、２Ｎ−１個が互いに直 列に接続された複数個のアナログの記憶ユニット５１（例えば、サンプリングホ ールド回路）として実現される。ここで、Ｎは、アナログのシフトレジスタ５０ の信号出力の数である。

アナログのシフトレジスタ５０の信号出力は、奇数番目のアナログ記憶ユニット ５１からの出力である。これらの記憶ユニット５１の制御入力は、ＯＲ回路５２ の出力に接続されている。

このＯＲ回路５２の第１人力は、スレッショールドユニット８の出力に接続され ており、かつ、その第２人力は、受信増幅器ユニット１のライン同期出力に接続 されている。アナログのシフトレジスタ５０における偶数番目のアナログ記憶素 子５１の制御入力は、上記シフトレジスタ内の遅延ユニット５３（例えば、単安 定マルチバイブレークまたは遅延線）の出力に接続されている。この遅延ユニッ ト５３の入力は、ＯＲ回路５２の出力に接続されている。このＯＲ回路５２の出 力は、可逆カウンタ５４の加算入力に直接接続されると共にその減算入力に遅延 ユニット（例えば、単安定マルチバイブレークまたは遅延線）５５を介して接続 されている。可逆カウンタ５４におけるすべての段の出力は、マルチプレクサ５ ６の制御入力に接続されている（上記のＷ、ティーツェらの文献のＰ、３２６〜 Ｐ、３２８）。

さらに、このマルチプレクサ５６のＮ個の信号入力は、アナログのシフトレジス タ５０のＮ個の出力に直列に接続されている。

上記マルチプレクサ５６の出力は、制御信号発生器１０の入力に接続される幾何 学的歪み修正器９の出力である。

制御信号発生器１０は、画像エツジが表示されるときに鋸歯状電圧を生成し、か つ、反転積分器５８に直列に接続されるアナログのインバータ５７を備えている 。このアナログのインバータ５７の入力５９、すなわち、制御信号発生器１０の 入力は、スレッショールドユニット８の出力に接続されている。反転積分器５８ ０入力６０、すなわち、制御信号発生器１０の他の入力は、幾何学的歪み修正器 ９の出力に接続されている。

アナログのインバータ５７は、１つの演算増幅器６１を備えている。この演算増 幅器６１の出力は、抵抗６２を介してその第１人力に接続され、さらに、抵抗６ ３を介して上記アナログのインバータ５７の入力５９に接続されている。上記演 算増幅器６１の第２人力は、抵抗６４を介して共通バス２６に接続されている。

さらに、演算増幅器６１の出力は、反転積分器５８の抵抗６５を介して演算増幅 器６６の第１人力に接続されている。この演算増幅器６６の出力は、コンデンサ ６７を介してその第１人力に接続され、さらに、抵抗６８を介して幾何学的歪み 修正器９に接続されている。上記演算増幅器６６の第２人力は、抵抗６９を介し て共通バス２６に接続されている。さらに、演算増幅器６６の出力は、出力増幅 器１１に接続されている。

制御信号発生器１０の他の択一的な実施例は、積分器７１に直列に接続される差 動増幅器７０から構成される。二〇差動増幅器７０の非反転入カフ２は、幾何学 的歪み修正器９の出力に接続されており、かつ、その反転入カフ３は、スレッシ ョールドユニット８の出力に接続されている。

差動増幅器７０は、１つの演算増幅器７４を備えている。この演算増幅器７４の 出力は、抵抗７５を介してその反転入力に接続され、さらに、抵抗７６を介して スレッショールドユニット８に接続されている。上記演算増幅器７４の非反転入 力は、抵抗７７を介して幾何学的歪み修正器９の出力に接続されており、かつ、 抵抗７８を介して共通バス２６に接続されている。さらに、演算増幅器７４の出 力は、抵抗７９を介して演算増幅器８０の反転入力に接続されている。この演算 増幅器８０の非反転入力は、抵抗８１を介して共通バス２６に接続されており、 かつ、その出力は、コンデンサ８２を介して出力増幅器１１に接続されている。

第１図に示す情報表示装置の動作を下記に述べる。

まず初めに、情報信号源２から受信増幅器ユニット１の方へ信号源情報がキャリ ア周波数またはビデオ周波数にて供給される。次に、上記信号源情報は、ライン 同期出力から取り出される水平同期パルスと、フレーム同期出力から取り出され る垂直同期パルスと、情報出力から取り出されるビデオ信号（第１０ａ図および 第１１ａ図の曲線８３）とに変換される。これらのパルスは所定の大きさおよび 極性を有している。上記水平走査パルスは水平走査発生器３（第１図）に供給さ れ、かつ、垂直走査パルスは垂直走査発生器４に供給される。この結果、信号／ 画像変換器５の一部であるＣＲＴの画面上で映像の標＊（飛越し）走査を実行す ることができる。上記ビデオ信号（第１０ａ図および第１１ａ図の曲線８３）は 、受信増幅器１（第１図）の情報出力から画像輪郭検出器７に供給される。この 画像輪郭検出器７において、上記ビデオ信号は、その１次導関数の絶対値に対応 するアナログ信号（第１０ｂ図および第１１ｂ図の曲線８４）に変換される。こ のアナログ信号は、スレッショールドユニット８において統一される。すなわち 、上記アナログ信号は、同じ大きさ、パルス幅および極性を有する同一形状のパ ルス（第１０ｃ図および第１１ｃ図の曲線８５）に変換される。これらのパルス は制御信号発生器１０（第１図）に供給され、この制御信号発生器１０において 鋸歯状電圧（第１０ｅ図および第１１ｅ図の曲線８６）に変換される。この鋸歯 状電圧は、出力増幅器１１により、水平走査発生器３において生成される電磁界 と同じ強度であってかつ反対の極性を有する偏向電磁界（第１０ｄ図および第１ ｉｄ図の曲線８７）を生成するための電流に変換される。上記の２種の電磁界は 代数学的に加算され（第１０ｄ図および第１ｉｄ図の曲線８７）、元のビデオ信 号（第１０ａ図および第１１ａ図の曲線８３）における各々のパルスのエツジに 対応する画像輪郭を表示する際に走査線を停止させることが可能な偏向電磁界（ 第１０ｆ図および第１１ｆ図の曲線８８）が生成される。

この生成された偏向電磁界（第１０ｆ図およびｌｌｆ図の曲線８８）の水平の部 分は走査速度がＯの期間に対応している。受像管に供給されるビデオ信号が変化 する全期間においてビームが実質的に停止するので、表示画像の鮮鋭度が、はぼ 最高値に近い２倍以上の割合で増加する。ここで開示されている装置においては 、ビームの走査速度制御チャネルはスレッショールドユニット８を備えているの で、映像の鮮鋭度における改善の度合いは、信号の揺れにほとんど依存しない状 態になる。

また一方で、一般に知られている輝度と走査速度との関係により、画像輪郭を表 示している間に画面の明るさが増大するのを阻止するために、ビームの走査速度 の変化に適合するようにビデオ信号の大きさを付加的に変化さ宣るのが好ましい （第１０ｇ図、第１１ｇ図、第１０ｈ図および第２１ｈ図の曲線８９および９０ ）。このビデオ信号の付加的変化は表示画像の輝度歪み修正器６において実現さ れる。この場合、上記輝度歪み修正器６は、受信増幅器ユニット１の情報出力と 信号／画像変換器５の第３人力との間に挿入されている。

走査速度の変調による表示画像の幾何学的歪みを防止するために、背景を表示す る際には、上記走査速度が変調されない場合よりもビームを速く移動させるのが 好ましい。この加速されたビームの速度は、走査速度の変調が行われない場合に ビームが同一の場所における画像輪郭を表示するときの速度に正確に一致させる のが好ましい。さらに、２つの隣り合った輪郭間の電子ビームの平均速度が一定 であってかつパターン上のビームの平均速度に等しいのが好ましい。このような 状態は下記の２つのケースにより達成される。第１のケースは、画像の背景部分 ではビームがより速く移動し、かつ、画像輪郭を表示する際は停止する場合（第 １０ｆ図の曲線８８）、すなわち、隣り合った輪郭における立ち下り部分間の平 均のビーム速度が一定である場合である。あるいは、第２のケースは、画像輪郭 ではビームが停止、かつ、隣り合った背景部分では速く移動する場合（第１１ｆ 図の曲線８８）、すなわち、２つの隣り合った画像輪郭の前縁部分間で平均のビ ーム速度が一定に保たれている場合である。これらのビーム速度変調のプログラ ムは、表示画像の幾何学的歪み修正器９において実現される。

第２図に示す情報表示装置は、カラー情報の表示用に適合させている点において 前述の第１図の装置と異なっている。

結果的には、１種ではなく、赤色、緑色および青色に対応する３種の信号が、受 信増幅器ユニット１から信号／画像変換器５に供給される。上記ビデオ信号の各 々はそれぞれ対応する表示画像の輝度歪み修正器６を通過する。

画像輪郭検出器７（第３図）の動作を下記に述べる６遅延ユニツト１２および差 動増幅器１３を備えた微分ユニットにおいて、元のビデオ信号（第１２ｂ図の曲 線９２）と遅延ユニット１２からのビデオ信号との間に生ずる約５０〜１００ｎ ｓの時間の差を見い出すことにより入力ビデオ信号（第１２ａ図の曲線９１）が 微分される。さらに、この微分されたビデオ信号（第１２ｃ図の曲線９３）は、 その絶対値（第１２ｄ図の曲線９４）を見い出すために、２段式の整流器１４を 通して伝送される。

表示画像の輝度歪み修正器６は、第４図に示すように、ビデオ信号（第１３ｅ図 の曲線９５）に瞬間的な走査速度の関数である信号（第１３ｄ図の曲線９６）を 乗算することにより、画像の明るさが誤って変調されるのを防止している。現行 の走査速度（第１３ｄの曲線９６）に比例した信号は、平均の（一定期間内の） 走査速度（第１３ｃ図の曲線９７）に比例した信号とパルス間の平均の走査速度 （第１３ｂ図の曲線９８）に比例した信号との和を演算し、かつ、画像輪郭が表 示されている期間では、平均の（一定期間内の）走査速度（第１３ａ図の曲線９ ９）、すなわち走査ビームの移動を遅くしたときの速度に比例した信号を上記の 演算された信号から差し引くことによって生成される。１象限の乗算器１６（第 ４図）においては、ビデオ信号を補正するために（第１３ｆ図の曲線１００）、 瞬間的な走査速度（第１３ｄ図の曲線９６）に比例した信号に元のビデオ信号（ 第１３ｅ図の曲線９５）を乗算している。

第５図を参照すればわかるように、表示画像の輝度歪み修正器６のより簡単な実 施例は、アナログ乗算器のない回路を備えている。ビームが停止しているときに 画像輪郭の明るさを減少させるために、スレッショールドユニット８から供給さ れるパルス（第１４ａ図の曲線１０２）が元のビデオ信号（第１４ｃ図の曲線１ ０１）に加算される。さらに、幾分高速で走査される画像輪郭間の背景の明るさ を少し増大させるために、元のビデオ信号にパルス間の平均成分からなる信号（ 第１４ｂ図の曲線１０３）を混合している。ここで、上記平均成分からなる信号 は幾何学的修正器９の出力から取り出される。上記２種の信号を混合した結果と して、ビデオ信号が補正される（第１４ｄ図の曲線１０４）。元のビデオ信号（ 第１４ｃ図の曲線１０１）と輪郭の明るさを抑制するためのパルス（第１４ａ図 の曲６１０２）との間の最適のバランスは、輝度歪み修正器６０回路における抵 抗２９　、３２　（第５図）を適当に選定することにより達成される。そして、 元のビデオ信号（第１４ｃ図の曲線１０１）とパルス間の平均成分（第１４ｂ図 の曲線１０３）との間の最適のバランスは、修正器６の回路における抵抗３０　 、３３および３１（第５図）を適当に選定することより達成される。

機能ブロック図が第６図に示されている表示画像の幾何学的歪み修正器６は下記 のように動作する。

１つのパルスから次のパルスまでの平均成分の大きさはパルスの掃引に比例し、 かつ、隣接したビーム停止パルス間の時間間隔に反比例するので、修正器９は、 ある意味においてはパルス間の平均の大きさと各々の時間間隔が生ずる期間との 間に双曲線の関係を実現するのが好ましい。その上、パルス間の平均成分の大き さは、上記パルス間の時間間隔が生ｒる期間がまだ明らかになっていないときに 、上記時間間隔のまさしく最初の部分にてわかることが好ましい。この目的のた めに、上記幾何学的歪み修正器９は必然的にバッファ記憶部を備えており、さら に、例えば水平走査周期Ｔ１の期間で特定かつ一定の遅延を有する所望の情報が 、上記修正器９の出力側にて生成されるようになっている。

上記幾何学的修正器９は、鋸歯状波発生器３８と、対数増幅器３９と、微分ユニ ット４０とを備えており、これら３つの構成要素は共同して既知の数学公式に従 い双曲線の関係を実現している。この場合、バッファ記憶部は主記憶ユニット４ ４である。受信増幅器１からのライン同期出力（第１５ｂ図の曲線１０６）と共 にスレッショールドユニット８からの複数のパルス（第１５ａ図の曲線１０５） が、幾何学的歪み修正器９の入力に供給される。これらの複数のパルスは、ＯＲ 回路３４にて統合される（第１５ｃ図の曲線１０６）、さらに、これらの統合さ れたパルスは遅延ユニット３５に送出され、この遅延ユニット３５において上記 パルスの各々のパルス幅にほぼ等しい時間だけ、すなわちτ４＝τアの関係にな るように（第１５ｄ図の曲線１０８）遅延される。ついで、これらの遅延された パルスは、鋸歯状波発生器３８において三角波パルス（第１５ｅ図の曲線１０９ ）に変換される。この場合、上記三角波パルスの振幅はパルス間隔（１つのパル スと次のパルスとの間の時間間隔）に比例する。

さらに、上記の三角波パルスは、対数増幅器３９において、上記パルス間の時間 間隔に比例する振幅を有するパルスに変換される。さらに、これらのパルスは、 微分ユニット４０ｍにおいて、各々のパルス間の時間間隔の最後の部分における 大きさがその時間間隔の長さに反比例するような信号に変換される（第１５ｇ図 の曲線１１１）。これらの信号は互いに分離されてアナログ記憶デバイス３７に 記憶される（第１５ｈ図の曲線１１２）。

このアナログ記憶デバイス３７の第１人力は、制御信号として、ＯＲ回路３４の 出力から供給される未遅延のパルスを受け入れる。さらに、上記のアナログの記 憶量は、Ａ／Ｄ変換器４３においてディジタルコードに変換されて主記憶装置４ ４に記憶される。さらに、水平走査間ｗ１’ｒ　＋よりも幾分短い時間間隔の後 に、主記憶装置４４から所定の時点において情報が検索される（第１５ｉ図の曲 線１１３）。このようにして、幾何学的歪み修正器９においてパルス間の平均成 分の大きさに関する情報が、水平走査周期Ｔ、に等しい遅延時間でもって検索さ れる。

これらの遅延時間を補償するために、水平走査周期Ｔ、に等しい遅延時間を有す る付加的な遅延ユニットが、修正器６の第２人力および制御信号発生器１０の第 １人力に接続されている。幾何学的歪み修正器９の機能ブロック図が、第６図に おいて、その動作の概略的な原理を説明するための簡略化された回路として示さ れている。したがって、例えば、書込み工程中および読出し工程中に主記憶ユニ ット４４にてデータのアドレス指定を行うための制御回路は、簡単のために省略 す第７図に示す機能ブロック図を有する表示画像の幾何学的歪み修正器９は、下 記の点において前記実施例と異なっている。すなわち、まず第１に、走査速度の 各周期間の平均成分は、複数の輪郭の立ち下り部分の間ではなく立ち上り部分の 間に位置している。第２に、パルス間の平均成分と、各々のパルスの時間間隔が 生ずる期間との間に必要とされる関係は、前述の双曲線の関係から指数関数的近 似に置き替わっている。

第３に、アナログのシフトレジスタはバッファ記憶部とじて用いられている。

スレッショールドユニット８から供給され（第１６ａ図の曲線１１４）、かつ、 遅延ユニット４６においてパルス幅にほぼ等しい時間だけ、すなわち、τ４＝τ 、の関係になるように（第１６ｂ図の曲線１１５）遅延されたパルスは、これら のパルスの掃引に等しい電圧（第１６ｅ図の曲線１１６）になるまでピーク検出 器４８のコンデンサ（図示されていない）を急速に充電する。

このピーク検出器４８のコンデンサは、予め設定されると共に水平走査周期Ｔ、 よりも短い特定の時定数でもって指数関数的に放電する。

ピーク検出器４８の出力電圧は指数関数的に変化する（第１６ｅ図の曲線１１６ ）。水平走査の往きの工程が終了した後にヘビーク検出器４８のコンデンサは、 水平同期パルス（第１６ｃ図の曲線１１７）が遅延ユニット４７においてτ４＝ τ２の時間だけ遅延される際に放電する（第１６ｄ図の曲線１１８）。未遅延の 水平同期パルス（第１６ｃ図の曲線１１７）およびスレッショールドユニット８ により生成されるパルス（第１６ａ図の曲線１１４）は、ＯＲ回路５２において 統合されて１系列のパルスを形成する。

この１系列のパルスは、パルス間の時間間隔（第１６ｇ図の曲線１２０）の最後 の部分にてピーク検出器４８により生成される指数関数状電圧を、アナログのシ フトレジスタ５０の第１アナログ記憶ユニツト５１においてサンプリングするた めに使用される。上記アナログのシフトレジスタ５０の遅延ユニット５３（第７ 図）にてτ６＝τ２の時間だけ遅延された同系列のパルス（第１６ｈ図の曲線１ ２１）は、アナログのシフトレジスタ５０の第１記憶ユニツト５１から第２記憶 ユニツト５１へ記憶済みのアナログ量を転送するために使用される（第１６ｉ図 の曲線１２２）。

上記のパルス系列から次のパルスがＯＲ回路５２の出力に到達したときに、アナ ログのシフトレジスタ５０の第１アナログ記憶装置５１は、ピーク検出器４８の 出力において次のパルス間の平均成分を記憶する（第１６ｇ図の曲線１２０）。

また一方で、その前に記憶されたアナログ量は、アナログのシフトレジスタ５０ の第３アナログ記憶ユニツト５１に移動する（第１６ｉ図の曲線１２３）。

ＯＲ回路５２の出力から次のパルスが到達したときに、第１アナログ記憶ユニツ ト５１は、パルス間の平均成分からなる新しいアナログ量を記憶し、かつ、他の 奇数番目のアナログ記憶ユニット５１は、その前に位置する偶数番目のアナログ 記憶ユニット５１からのアナログ量を移動させる。これらのパルス（第１６ｆ図 の曲線１１９）が終了したときに、遅延パルス（第１６ｈ図の曲線１２１）はア ナログのシフトレジスタ５０の偶数番目のアナログ記憶ユニット５１からその後 に位置する奇数番目のアナログ記憶ユニット５１へ移動する。

すべての奇数番目のアナログ記憶ユニット５１のＮ個の出力は、マルチプレクサ ５６のＮ個の入力に接続されているので、可逆カウンタ５４の各々の段から供給 される制御電圧（第１６ｐ図、第１６ｒ図、第１６ｓ図および第１６ｕ図の曲線 １２４．　１２５および１２６）に応じて、パルス間の平均成分からなる任意の アナログ量を上記マルチプレクサ５６の出力に転送することができる。ここで、 上記可逆カウンタにおいては、アナログのシフトレジスタ５０におけるアナログ 記憶ユニット５１のアドレスが生成される。このアドレスは、走査速度のパルス 間の平均成分（第１６ｕ図の曲線１２７）のアナログ量からなる値をどの位置で 取り出すべきかを指定するものである。

第８図に示す電気回路を有する制御信号発生器１０は下記のように動作する。

走査速度のパルス間の平均成分からなる信号（第１７ａ図の曲線１２８）は、ア ナログのインバータ５７において反転された後に積分器５８０入力に供給される 。さらに、修正器９の出力からのパルス（第１７ｂ図の曲線１２９）も積分器５ ８の入力に印加される。この積分器５８の積分動作により所望の大きさおよび極 性を有する三角波電圧（第１７ｃ図の曲線１３０）が生成され、さらに、この三 角波電圧は変換器５において表示画像に変換される。

第９図に示す電気回路を有する制御信号発生器１０において、２種の入力信号（ 第１７ａ図および第１７ｂ図の曲線１２８および１２９）は、いずれも差動増幅 器７０の入力に供給される。さらに、この差動増幅器の出力信号は積分器７１に 供給され、この積分器７１において前述と同様の三角波電圧（第１７ｃ図の曲線 １３０）を生成する。

ここで開示されている情報表示装置によれば、画像輪郭（またはエツジ）が表示 されている期間において走査ビームを完全に停止させることが可能となる。この ようにして、データ発生およびデータ記憶ユニットの不充分な解像度が、その結 果として生ずる不鮮鋭区域の大きさに与える影響を除去することができる。その 上、水平走査速度の変化により生ずるであろう画像の明るさおよび幾何学的形状 の歪みも実質的に除去することができる。

産業上の利用可能性 本発明は、２種類の濃淡（例えば、コンピュータのディスプレイまたはレーダ表 示器）または中間調（例えば、テレビジョン受信機または閉回路形テレビジョン モニタ）を有する白黒またはカラー映像により情報を再現するために使用され得 る。

手続補正書（方式） 平成２年１１月７日

Claims (1)

1. 【特許請求の範囲】 １．ライン同期出力と、フレーム同期出力と、少なくとも１つの情報出力と、情 報信号源（２）に接続される入力とを有し、かつ、ラインおよびフレーム同期信 号と共に情報ビデオ信号を受信して増幅した後に分離するように設計されている 受信増幅器（１）と、 標準のラスタを生成するように設計されており、かつ、前記受信増幅器ユニット （１）のラインおよびフレーム同期出力にそれぞれ接続される入力を有する水平 および垂直走査発生器（３，４）と、 電子管の画面上に画像を生成するようになつており、かつ、前記水平走査発生器 （３）の出力に接続される第１入力と、前記垂直走査発生器（４）の出力に接続 される第２入力と、前記受信増幅器ユニット（１）の情報出力に電気的に接続さ れる第３入力とを有する、信号を表示画像に変換するための信号／画像変換器（ ５）と、 該信号／画像変換器の第４入力に接続される出力を有する出力増幅器（１１）と 、 画像輪郭を表示している間は水平走査工程を制御するための制御信号を生成する ようになっており、かつ、前記受信増幅器ユニット（１）の情報出力に接続され る入力を有する前記表示画像の画像輪郭検出器（７）とを含む情報表示装置にお いて、 前記画像輪郭検出器（７）の出力に接続され、かつ、前記画像輪郭を表示してい ときは水平走査速度をほぼ０にするように設計されているスレッシヨールドユニ ット（８）と、前記画像輪郭を表示する際に鋸歯状電圧を発生し、かつ、前記ス レッシヨールドユニット（８）の出力に接続される第１入力を有すると共に前記 出力増幅器（１１）の入力に接続される出力を有しており、該出力増幅器（１１ ）は、前記鋸歯状電圧を、前記水平走査発生器（３）により生成される電磁界と 同じ強度であってかつ反対の極性を有する偏向電磁界を生成するための鋸歯状電 流に変換するように設計されている制御信号発生器とを備えることを特徴とする 情報表示装置。 ２．前記画像輪郭の空間的な移動を防止するように設計されており、かつ、前記 スレッシヨールドユニット（８）の出力に接続される第１入力を有すると共に前 記受信増幅器ユニット（１）のライン同期出力に接続される第２入力を有し、ま た一方で、制御信号発生器（１０）の第２入力に接続される出力を有する前記表 示画像の幾何学的歪み修正器（９）を備える請求項１記載の情報表示装置。 ３．輪郭および背景の輝度レベルの歪みを防止するように設計され、かつ、前記 受信増幅器ユニット（１）の情報出力と前記信号／画像変換器（５）の第３入力 との間に挿入される前記表示画像の輝度歪み修正器（６）を備えており、該輝度 歪み修正器（６）の第２入力は、前記スレッシヨールドユニット（８）の出力に 接続されると共にその第３入力は前記幾何学的歪み修正器（９）の出力に接続さ れている請求項１または２記載の情報表示装置。 ４．前記表示画像の輝度歪みを修正するための２つの付加的な前記輝度歪み修正 器（６）を備えており、該輝度歪み修正器（６）は、色信号の輝度レベルを修正 するようになっており、かつ、前記受信増幅器ユニット（１）の第２および第３ 情報出力にそれぞれ接続される第１入力を有すると共に前記スレッシヨールドユ ニット（８）の出力に接続される第２入力を有し、さらに、前記幾何学的歪み修 正器（９）の出力に接続される第３入力を有し、また一方で、前記信号／画像変 換器（５）の第５および第６入力に接続される出力を有している請求項３記載の 情報表示装置。 ５．元の情報信号と前記幾何学的歪み修正器（９）により生成される信号とを加 算して得られる信号から、前記スレッシヨールドユニット（８）により生成され る信号を減算するように設計されている差動増幅器（２７）を備えており、該差 動増幅器（２７）は、前記スレッシヨールドユニット（８）の出力に接続される １つの入力を有すると共に前記幾何学的歪み修正器（９）の出力に接続される他 の入力を有し、かつ、前記受信増幅器ユニット（１）の情報出力に接続される第 ３の入力を有し、また一方で、前記信号／画像変換器（５）の第３入力に接続さ れる出力を有している請求項３または４記載の情報表示装置。 ６．前記表示画像の前記幾何学的歪み修正器（９）が、遅延ユニット（３５，３ ６）と、 アナログ記憶ユニット（３７）と、 前記スレッシヨールドユニット（８）の出力に接続される第１入力を有し、かつ 、前記受信増幅器ユニット（１）のライン同期出力および前記アナログ記憶ユニ ット（３７）の第２入力に接続される第２入力を有し、また一方で、前記遅延ユ ニット（３５）および前記遅延ユニット（３６）の入力に接続される出力を有す るＯＲ回路（３４）と、対数増幅器（３９）と、 微分回路網（４０）と、 前記遅延ユニット（３５）の出力に接続される入力を有すると共に前記対数増幅 器（３９）に接続される出力を有し、該対数増幅器（３９）は前記微分回路網（ ４０）と連結しており、さらに、該微分回路（４０）の出力は前記アナログ記憶 ユニット（３７）の第３入力に接続されている鋸歯状電圧発生器（３８）と、 Ａ／Ｄ変換器（４３）と、 Ｄ／Ａ変換器（４５）と、 前記遅延ユニット（３６）に接続される第１入力を有すると共に前記Ａ／Ｄ変換 器（４３）の出力に接続される第２入力を有し、該Ａ／Ｄ変換器（４３）は、前 記アナログの記憶ユニット（３７）の出力と連結する主記憶ユニット（４４）と を備えており、前記遅延ユニット（３６）の出力は、前記Ｄ／Ａ変換器（４５） に接続され、さらに、該Ｄ／Ａ変換器（４５）の出力は、前記制御信号発生器（ １０）の入力に接続される前記表示画像の前記幾何学的歪み修正器（９）の出力 になっている請求項２記載の情報表示装置。 ７．前記表示画像の前記幾何学的歪み修正器（９）が、ピーク検出器（４８）と 、 電子スイッチ（４９）と、 アナログのシフトレジスタ（５０）と、前記スレッシヨールドユニット（８）の 出力に接続される入力を有し、かつ、前記ピーク検出器（４８）に接続される出 力を有する遅延ユニット（４６）と、 前記受信増幅器ユニット（１）のライン同期出力に接続される入力を有し、かつ 、前記電子スイッチ（４９）の制御入力に接続される出力を有し、該電子スイッ チ（４９）の１つの信号出力は共通バス（２６）に接続されると共に前記電子ス イッチ（４９）の他の信号出力は前記ピーク検出器（４８）の第２入力に接続さ れており、さらに、前記ピーク検出器（４８）の出力は、前記アナログのシフト レジスタ（５０）の信号入力に接続されている遅延ユニット（４７）と、前記ス レッショールドユニット（８）の出力に接続される１つの入力を有すると共に前 記受信増幅器ユニット（１）のライン同期出力に接続される他の入力を有し、か つ、前記アナログのシフトレジスタ（５０）の制御入力に接続される出力を有す るＯＲ回路（５２）と、 可逆カウンタ（５４）と、 前記ＯＲ回路（５２）の出力に接続される入力を有すると共に前記可逆カウンタ （５４）の減算入力に接続される出力を有しており、また一方で、前記可逆カウ ンタ（５４）の加算入力は前記ＯＲ回路（５２）の出力に接続されている遅延ユ ニット（５５）と、 前記アナログのシフトレジスタ（５０）のＮ個の出力に接続されるＮ個の信号入 力を有し、かつ、前記シフトレジスタ（５０）のＭ個の制御入力は前記可逆カウ ンタ（５４）の出力に接続されているマルチプレクサ（５６）とを備えており、 該マルチプレクサ（５６）の出力は、前記制御信号発生器（１０）の入力に接続 されている前記表示画像の前記幾何学的修正器（９）の出力になっている請求項 ２記載の情報表示装置。 ８．前記アナログのシフトレジスタ（５０）が、互いに直列に接続された２Ｎ− １個のアナログ記憶ユニット（５１）を備え、かつ、奇数番目の該アナログ記憶 ユニット（５１）の出力は、前記マルチプレクサ（５６）の信号入力に接続され ており、さらに、前記アナログのシフトレジスタ（５０）は１つの遅延ユニット （５３）を備えており、該遅延ユニット（５３）の入力は前記奇数番目のアナロ グ記憶ユニット（５１）の制御入力に接続されると共に、その出力は前記アナロ グ記憶ユニット（５１）の制御入力に接続されている請求項７記載の情報表示装 置。