JPH0349476Y2 - - Google Patents

Info

Publication number
JPH0349476Y2
JPH0349476Y2 JP453485U JP453485U JPH0349476Y2 JP H0349476 Y2 JPH0349476 Y2 JP H0349476Y2 JP 453485 U JP453485 U JP 453485U JP 453485 U JP453485 U JP 453485U JP H0349476 Y2 JPH0349476 Y2 JP H0349476Y2
Authority
JP
Japan
Prior art keywords
voltage
winding
feedback
circuit
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP453485U
Other languages
Japanese (ja)
Other versions
JPS61121027U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP453485U priority Critical patent/JPH0349476Y2/ja
Publication of JPS61121027U publication Critical patent/JPS61121027U/ja
Application granted granted Critical
Publication of JPH0349476Y2 publication Critical patent/JPH0349476Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 [産業上の利用分野] 本考案は、入力電圧の低いFET(電界効果トラ
ンジスタ)自励スイツチング回路に関し、更に詳
しくは、トランスの巻線をそのまま利用して、あ
るいはトランスに巻線を追加してその誘起電圧
を、帰還回路の出力電圧と重畳させて主スイツチ
ング素子である電界効果トランジスタのゲートに
供給するようにしたFET自励スイツチング回路
に関するものである。
[Detailed description of the invention] [Field of industrial application] The present invention relates to a FET (field effect transistor) self-excited switching circuit with a low input voltage. This relates to a FET self-excited switching circuit in which a winding is added to the FET and the induced voltage is superimposed on the output voltage of the feedback circuit and supplied to the gate of the field effect transistor, which is the main switching element.

[従来の技術] DC−DCコンバータとしてブロツキング発振を
利用した1石式自励スイツチング電源がる。この
種の電源は、部品点数が少なくて済むという利点
を有するため、出力容量の比較的小さい電源に広
く利用されている。従来技術ではその主スイツチ
ング素子として、専ら通常のバイポーラ形パワ
ー・トランジスタが用いられてきたが、近年、例
えば200kHzといつた高速化の要求に伴い電界効
果トランジスタ(FET)を採用する傾向が増大
しつつある。バイポーラ形トランジスタは小数キ
ヤリヤの蓄積効果があるためスイツチング速度に
時間遅れが生じ、スイツチング速度を向上させる
ためには蓄積電荷を引き抜くような様々な工夫を
ベース回路に施す必要があり、回路がかなり複雑
化し部品点数も多くなるという問題があつたし、
また電流増幅率hFEとの兼ね合いでトランジスタ
をその性能の限界まで使えないといつた問題もあ
つたからである。
[Prior Art] There is a single-stone self-excited switching power supply that uses blocking oscillation as a DC-DC converter. This type of power supply has the advantage of requiring a small number of parts, and is therefore widely used as a power supply with a relatively small output capacity. Conventional technology has exclusively used ordinary bipolar power transistors as the main switching elements, but in recent years, with the demand for higher speeds of, for example, 200kHz, there has been an increasing tendency to use field-effect transistors (FETs). It's coming. Bipolar transistors have the effect of accumulating fractional carriers, which causes a time delay in switching speed, and in order to improve the switching speed, it is necessary to apply various measures to the base circuit to extract accumulated charge, making the circuit quite complex. There was a problem that the number of parts increased as the number of parts increased.
Another problem was that the transistor could not be used to its maximum performance due to the current amplification factor hFE .

これに対して電界効果トランジスタは電荷蓄積
効果がなく、ゲートに加わる信号電圧の変化に即
応してドレイン電流が変化し、そのため高速化に
有利であるばかりでなくゲート回路が非常に簡単
なもので済むからである。
On the other hand, field effect transistors have no charge accumulation effect, and the drain current changes immediately in response to changes in the signal voltage applied to the gate.Therefore, they are not only advantageous for speeding up, but also have a very simple gate circuit. Because it's over.

さて従来技術として主スイツチング素子にパワ
ーMOS FETを用いたこの種のコンバータは、
第5図に示すように構成されている。その動作原
理は基本的には従来周知のブロツキング発振動作
と同様に考えてよい。トランスTの帰還巻線NG1
に誘起される帰還電圧を利用して電界効果トラン
ジスタQ1をオン・オフさせて直流を交流に変換
し、一次巻線N1と二次巻線N2とで電圧変換し、
その出力をダイオードD1,D2とチヨークコイル
L、および平滑コンデンサCとで整流平滑化する
ものである。
Now, as a conventional technology, this type of converter using a power MOS FET as the main switching element is
It is constructed as shown in FIG. Its operating principle can be basically considered to be the same as the conventionally known blocking oscillation operation. Feedback winding N G1 of transformer T
The field effect transistor Q1 is turned on and off using the feedback voltage induced in the field effect transistor Q1 to convert direct current to alternating current, and the voltage is converted between the primary winding N1 and the secondary winding N2 ,
The output is rectified and smoothed by diodes D 1 and D 2 , a choke coil L, and a smoothing capacitor C.

[考案が解決しようとする問題点] ところが電界効果トランジスタは、従来のパイ
ポーラ形トランジスタに比べてしきい値電圧VTH
がかなり高いため(例えば約3〜4V程度)、スイ
ツチング回路への入力電圧が低く、しきい値電圧
に近いような状態で使用した場合には、ドライブ
不足となり大きな損失が生じるという問題があ
る。このため電界効果トランジスタを主スイツチ
ング素子として用いる電源は、入力電圧が5〜
6V程度以下の電源には不向きであるとされてい
た。この種のトランジスタを十分駆動するために
は、そのゲート−ソース間電圧が8〜10V程度は
必要だからである。
[Problems that the invention aims to solve] However, field effect transistors have a lower threshold voltage V TH than conventional bipolar transistors.
Since the voltage is quite high (for example, about 3 to 4 V), when the input voltage to the switching circuit is low and used in a state close to the threshold voltage, there is a problem that the drive is insufficient and large losses occur. For this reason, power supplies that use field-effect transistors as main switching elements have an input voltage of 5 to 5
It was considered unsuitable for power supplies below 6V. This is because in order to sufficiently drive this type of transistor, a gate-source voltage of about 8 to 10 V is required.

さて、従来技術で単に帰還巻線NG1の巻線を多
くすれば誘起電圧を高くなりドライブ不足という
問題は解決するかのように考えられるが決してそ
うではない。一般的にトランスTの形状が小さい
時には、第5図に示されているようなオン時間制
限回路2が設けられ、オン時間を規定してコアの
飽和を避けるようになつている。このオン時間制
限回路2は、帰還巻線NG1の両端に接続された抵
抗R4とコンデンサC2とからなる時定数回路と、
トランジスタQ1のゲート−ソース間に接続され
て前記コンデンサC2の端子電圧で駆動されるト
ランジスタQ2とから構成される。
Now, in the prior art, it may be thought that simply increasing the number of turns in the feedback winding N G1 would increase the induced voltage and solve the problem of insufficient drive, but this is not the case at all. Generally, when the shape of the transformer T is small, an on-time limiting circuit 2 as shown in FIG. 5 is provided to regulate the on-time and avoid saturation of the core. This on-time limiting circuit 2 includes a time constant circuit consisting of a resistor R4 and a capacitor C2 connected across the feedback winding N G1 ,
and a transistor Q2 connected between the gate and source of the transistor Q1 and driven by the terminal voltage of the capacitor C2 .

確かに帰還巻線NG1の巻数を多くすれば誘起電
圧は高くなるが、その際トランジスタQ2のベー
ス−エミツタ間電圧VBEも高くなり、トランジス
タの種類によつても異なるが、規格上は通常、
5V以下に抑えないと破壊してしまう。従つて帰
還巻線NG1に誘起させる電圧はトランジスタQ2
VBEの規格をオーバーしない範囲に設定する必要
があり、このため従来技術ではドライブ不足を避
けられなかつたのである。
It is true that increasing the number of turns of the feedback winding N G1 increases the induced voltage, but at the same time the base-emitter voltage V BE of the transistor Q 2 also increases, and although it varies depending on the type of transistor, according to the standard usually,
It will be destroyed if it is not kept below 5V. Therefore, the voltage induced in the feedback winding N G1 is the same as that of the transistor Q2.
It was necessary to set the V BE within a range that did not exceed the standard, and for this reason, conventional technology could not avoid a shortage of drives.

このような問題を解決するため、別電源を設け
てそれによつて電界効果トランジスタを駆動する
ということが考えられるが、別電源を設置する分
スペースが必要であるし、、部品点数も多くなり、
コスト的には不利なものとなるため、そのような
構成は採ることはできない。
In order to solve this problem, it is conceivable to install a separate power supply and use it to drive the field effect transistor, but installing the separate power supply requires space and requires a large number of parts.
Such a configuration cannot be adopted because it would be disadvantageous in terms of cost.

本考案の目的はこのような従来技術の欠点を解
消し、入力電圧が低くても電界効果トランジスタ
を十分駆動することができるため、損失を十分少
なくすることができ、電界効果トランジスタの利
点を生かして回路の高周波化並びに小型化を図る
ことができるようなFET自励スイツチング回路
を提供することにある。
The purpose of the present invention is to eliminate these drawbacks of the conventional technology, and to be able to sufficiently drive a field effect transistor even with a low input voltage, to sufficiently reduce loss, and to take advantage of the advantages of field effect transistors. An object of the present invention is to provide a FET self-excited switching circuit which can achieve higher frequency and smaller size of the circuit.

[問題点を解決するための手段] 上記のような目的を達成することのできる本考
案は、トランスの一次巻線と直列に主スイツチン
グ素子である電界効果トランジスタを接続し、そ
のゲートに前記トランスの帰還巻線を含む帰還回
路を接続しその帰還電圧を利用して自励発振さ
せ、トランスの二次巻線から出力を取り出すよう
にした自励スイツチング回路において、トランス
に形成した前記帰還巻線以外の巻線に誘起する電
圧をダイオードを介して、前記帰還電圧に対して
加算的に前記電界効果トランジスタのゲートに印
加するよう接続してなるFET自励スイツチング
回路である。
[Means for Solving the Problems] The present invention, which can achieve the above objects, connects a field effect transistor, which is a main switching element, in series with the primary winding of a transformer, and connects the field effect transistor, which is a main switching element, to the gate of the transformer. In a self-excited switching circuit, the feedback winding formed in the transformer is connected to a feedback circuit including a feedback winding, and the self-excited oscillation is performed using the feedback voltage, and the output is taken out from the secondary winding of the transformer. This is a FET self-excited switching circuit in which the voltage induced in the other winding is connected via a diode so as to be applied to the gate of the field effect transistor in addition to the feedback voltage.

本考案においては、トランスに既に設けられて
いる巻線をそのまま利用してもよいし、別に巻線
を追加してもよく、その誘起電圧を利用して十分
高い電圧で電界効果トランジスタを駆動するよう
に構成されている。
In the present invention, the winding already installed in the transformer may be used as is, or a separate winding may be added, and the induced voltage is used to drive the field effect transistor at a sufficiently high voltage. It is configured as follows.

[作 用] このような構成とする、スイツチング回路への
入力電圧が例え5〜6V程度もしくはそれ以下と
いう低い条件であつても、電界効果トランジスタ
のゲートには帰還巻線以外の巻線に誘起された電
圧と帰還回路の出力電圧とが加算的に(重畳し
て)印加され、例えば8〜10Vといつたドライブ
不足が生じないような十分高い電圧で電界効果ト
ランジスタを駆動することができ、そのためドラ
イブ不足が生じず損失も非常に小さく抑えること
ができるのである。
[Function] With this configuration, even if the input voltage to the switching circuit is low, about 5 to 6 V or less, the gate of the field effect transistor will have no voltage induced in the windings other than the feedback winding. The applied voltage and the output voltage of the feedback circuit are applied additively (superimposed), and the field effect transistor can be driven with a sufficiently high voltage, such as 8 to 10 V, that does not cause insufficient drive. Therefore, there is no shortage of drives, and losses can be kept very low.

[実施例] 以下、図面に基づき本考案について更に詳しく
説明する。第1図は本考案にかかるFET自励ス
イツチング回路の一実施例を示す回路図である。
基本的な考え方は先に従来技術として述べた第5
図の場合と略同様である。主スイツチング素子と
して電界効果トランジスタQ1を用い、トランス
Tの一次巻線N1と直列に該電界効果トランジス
タQ1を接続し、そのゲートに前記トランスTの
帰還巻線NG1を含む帰還回路1を接続してその合
帰還電圧を用して自励発振させるものである。帰
還回路1は、帰還巻線NG1と抵抗R1とコンデンサ
C1とからなる。
[Example] Hereinafter, the present invention will be explained in more detail based on the drawings. FIG. 1 is a circuit diagram showing an embodiment of the FET self-excited switching circuit according to the present invention.
The basic idea is the 5th one mentioned above as conventional technology.
It is almost the same as the case shown in the figure. A feedback circuit 1 uses a field effect transistor Q1 as a main switching element, connects the field effect transistor Q1 in series with the primary winding N1 of the transformer T, and includes the feedback winding NG1 of the transformer T at its gate. is connected and the combined feedback voltage is used to generate self-oscillation. Feedback circuit 1 consists of feedback winding N G1 , resistor R 1 , and capacitor.
Consists of C 1 .

この実施例でもトランスTのコアの飽和を避け
るため、電界効果トランジスタQ1のオン時間制
限回路2が設けられる。このオン時間制限回路2
は、従来技術の場合と同様、帰還巻線NG1の両端
に接続された抵抗R4とコンデぞサC2とからなる
時定数回路と、トランジスタQ1のゲート−ソー
ス間に接続されて前記コンデンサC2の端子電圧
で駆動されるトランジスタQ2とから構成される。
In this embodiment as well, in order to avoid saturation of the core of the transformer T, an on-time limiting circuit 2 for the field effect transistor Q1 is provided. This on time limit circuit 2
As in the case of the prior art, there is a time constant circuit consisting of a resistor R4 and a capacitor C2 connected across the feedback winding N G1 , and the gate-source circuit of the transistor Q1 . It consists of a transistor Q2 driven by the terminal voltage of a capacitor C2 .

トランスTの二次巻線N2の出力側には、ダイ
オードD1,D2、チヨークコイルLおよび平滑コ
ンデンサCとからなる整流平滑回路が接続され
る。またその出力は定電圧安定化回路3によつて
定電圧制御がなされる。
A rectifying and smoothing circuit including diodes D 1 and D 2 , a choke coil L, and a smoothing capacitor C is connected to the output side of the secondary winding N 2 of the transformer T. Further, the output thereof is subjected to constant voltage control by a constant voltage stabilizing circuit 3.

ここで本考案が従来技術と顕著に相違する点
は、トランスTに巻線NG2を巻きたし、その出力
をダイオードD3および抵抗R2を介して電界効果
トランジスタQ1のゲートに供給するように接続
した点である。これらの回路は、巻線NG2の誘起
電圧が前記帰還電圧に加算されるように接続され
る。ここで、帰還巻線NG1に誘起させる電圧はト
ランジスタQ2のVBEの規格をオーバーしない範囲
に設定する。そして帰還巻線NG1とは別の巻線
NG2に誘起させる電圧は、オーバードライブによ
り電界効果トランジスタの損失を最小限にしうる
電圧であり、両巻線によつて電界効果トランジス
タに印加する電圧は該トランジスタのしきい値電
圧VTH(通常3〜4V)の約2.5倍程度をされる。従
つて、結果的には帰還巻線NG1により印加される
電圧が5V程度、別の巻線NG2に誘起した電圧が加
算されてトランジスタQ1のゲートに印加される
電圧を8〜10V程度とするのが適当である。
Here, the present invention is significantly different from the prior art in that a winding N G2 is wound around the transformer T, and its output is supplied to the gate of the field effect transistor Q 1 via the diode D 3 and the resistor R 2 . The points are connected like this. These circuits are connected so that the induced voltage in the winding N G2 is added to the feedback voltage. Here, the voltage induced in the feedback winding NG1 is set within a range that does not exceed the VBE specification of the transistor Q2 . And a winding different from the feedback winding N G1
The voltage induced in N G2 is a voltage that can minimize the loss of the field effect transistor due to overdrive, and the voltage applied to the field effect transistor by both windings is equal to the threshold voltage V TH (usually 3~4V) is approximately 2.5 times. Therefore, as a result, the voltage applied by the feedback winding N G1 is about 5V, and the voltage induced in another winding N G2 is added, and the voltage applied to the gate of transistor Q1 is about 8 to 10V. It is appropriate to

なお、第1図において抵抗R3に直列にダイオ
ードD4が挿入されているが、これは逆流防止用
のものである。もしこれがないと、入力電圧が低
く(例えば5〜6V)、トランジスタQ1のゲート駆
動電圧が高く(例えば8〜10V)なつたとき、抵
抗R3に逆向きの電流が流れてしまうからである。
Note that in FIG. 1, a diode D4 is inserted in series with the resistor R3 , but this is for preventing backflow. Without this, when the input voltage is low (e.g. 5-6V) and the gate drive voltage of transistor Q1 is high (e.g. 8-10V), the current in the opposite direction will flow through resistor R3 . .

このように構成した回路の動作は次の如くであ
る。まず、電源投入時には起動用抵抗R3を通し
てゲートに電圧が印加され、それによつて電界効
果トランジスタQ1は導通状態に入りトランスT
の一次巻線N1にドレイン電流が流れ、それに伴
つてその他の各巻線に電圧が誘起される。
The operation of the circuit configured as described above is as follows. First, when the power is turned on, a voltage is applied to the gate through the starting resistor R3 , which turns the field effect transistor Q1 into a conductive state and transforms the transformer T.
A drain current flows through the primary winding N1 , and a voltage is induced in each of the other windings.

帰還巻線NG1に発生した帰還電圧は抵抗R1およ
びコンデンサC1を介してトランジスタQ1のゲー
トに正帰還される。この結果トランジスタQ1
導通してトランスTの励磁電流を略直線的に増加
させる。やがて帰還巻線NG1の端子電圧が減少し
はじめると、トランジスタQ1のドレイン電流が
減りはじめ、続いて該トランジスタQ1は一気に
カツトオフの状態になる。コンデンサC1はゲー
ト電流によつて充電され、カツトオフ時にはその
電荷を放電することを繰り返す。それによつてゲ
ート−ソース間は順方向にバイアスされ、再びド
レン電流が流れて最初の状態に戻る。
The feedback voltage generated in the feedback winding NG1 is positively fed back to the gate of the transistor Q1 via the resistor R1 and the capacitor C1 . As a result, the transistor Q1 becomes conductive, causing the excitation current of the transformer T to increase approximately linearly. Eventually, when the terminal voltage of the feedback winding N G1 begins to decrease, the drain current of the transistor Q 1 begins to decrease, and then the transistor Q 1 suddenly enters the cut-off state. Capacitor C1 is charged by the gate current and discharges its charge at cut-off, which is repeated. As a result, the gate-source region is biased in the forward direction, and the drain current flows again to return to the initial state.

以上の動作を繰り返すことによつて電界効果ト
ランジスタQ1は自動的にオン・オフを繰り返す
ことになる。このように電源投入直後の起動時に
は、スイツチング回路への入力電圧が低くてもそ
の低い電圧をそのまま利用してとりあえずトラン
ジスタQ1をオン・オフさせ電源を作動させる。
従つて電界効果トランジスタQ1のしきい値電圧
が高いため、電源投入直後はドライブ不足となり
損失はやや大きなものとなる。
By repeating the above operations, the field effect transistor Q1 automatically repeats on and off. In this way, at startup immediately after the power is turned on, even if the input voltage to the switching circuit is low, the low voltage is used as it is to temporarily turn on and off the transistor Q1 to operate the power supply.
Therefore, since the threshold voltage of the field effect transistor Q1 is high, the drive is insufficient immediately after the power is turned on, and the loss becomes somewhat large.

しかしながら、このようにして一旦自励発振が
生じると、それに伴つて巻線NG2にも電圧が誘起
される。この電圧はダイオードD3および抵抗R2
を介してゲートに印加されるわけであるが、その
電圧は正の半波が前記帰還回路1による出力電圧
と同相となるように接続されており加算的に作用
するため、それらが重畳した高い電圧となる。そ
してその高い電圧によりトランジスタQ1のゲー
トが駆動されるため、スイツチング回路への入力
電圧が5〜6Vといつたような低い場合であつて
もゲートには8〜10V程度の高い電圧を印加する
ことができ、電界効果トランジスタがドライブ不
足となるといつたことはなく、損失の増大を抑え
ることができるのである。
However, once self-oscillation occurs in this manner, a voltage is induced in the winding N G2 as well. This voltage is connected to diode D 3 and resistor R 2
The voltage is applied to the gate via the feedback circuit 1, but the voltage is connected so that the positive half wave is in phase with the output voltage from the feedback circuit 1, and acts additively, so the high voltage. Since the gate of transistor Q1 is driven by this high voltage, even when the input voltage to the switching circuit is as low as 5 to 6 V, a high voltage of about 8 to 10 V is applied to the gate. As a result, the field effect transistor will never run out of drive, and the increase in loss can be suppressed.

その様子を第2図に示す。同図において実線は
上記第1図の実施例によるゲート−ソース間電圧
VGSおよびドレイン−ソース間電圧VDSを示すも
のである。因みに第5図に示すような従来技術の
場合を破線で示す。この波形図からも本考案によ
る回路は損失が少ないことが伴るであろう。
The situation is shown in Figure 2. In the figure, the solid line indicates the gate-source voltage according to the embodiment shown in Figure 1 above.
It shows V GS and drain-source voltage V DS . Incidentally, the case of the prior art as shown in FIG. 5 is shown by a broken line. This waveform diagram also suggests that the circuit according to the present invention has less loss.

回路的にはこのような構成とするのが極めて使
い易いが、本考案はそれ以外にも種々の変形が可
能である。第3図は、トランス一次巻線N1に更
に巻線NG2を巻きたし、その出力をダイオードD3
および抵抗R2を介してトランジスタQ1のゲート
に印加するようにしたものである。また第4図は
トランスの二次巻線N2をそのまま利用しそれに
誘起する電圧をダイオードD3および抵抗R2を介
してトランジスタQ1のゲートに印加したもので
ある。いずれにしても、巻線の極性はそれに誘起
される電圧が帰還電圧と加算的に重畳し、高い電
圧としてトランジスタのゲートに印加できるよう
な構成が選ばれ、ダイオードD3を介して接続さ
れることになる。これらの場合電流は殆ど流れな
いため、抵抗R2は省略することも可能である。
なお図面を見易くするため、オン時間制限回路に
ついて図示するを省略してある。これらの実施例
の構成並びに動作は、基本的には第1図に示す実
施例の回路と同様であるため、対応する部分に同
一符号を付し、それらについての記載は省略す
る。
Although this configuration is extremely easy to use from a circuit perspective, the present invention can be modified in various other ways. In Figure 3, a winding N G2 is further wound around the transformer primary winding N1 , and its output is connected to a diode D3.
and is applied to the gate of transistor Q1 via resistor R2 . Further, in FIG. 4, the secondary winding N2 of the transformer is used as is, and the voltage induced therein is applied to the gate of the transistor Q1 via the diode D3 and the resistor R2 . In any case, the polarity of the winding is chosen such that the voltage induced therein is additively superimposed on the feedback voltage and can be applied as a high voltage to the gate of the transistor, connected via diode D3 . It turns out. In these cases, since almost no current flows, the resistor R 2 can be omitted.
In order to make the drawings easier to read, illustration of the on-time limiting circuit is omitted. The structure and operation of these embodiments are basically the same as the circuit of the embodiment shown in FIG. 1, so corresponding parts are denoted by the same reference numerals and description thereof will be omitted.

[考案の効果] 本考案は上記のように構成したFET自励スイ
ツチング回路であるから、トランスに設けた巻線
とダイオードという極めて僅かの部品によつて、
また場合によつては既に設けらられている巻線を
そのまま利用してダイオードを付加するという極
めて簡単な構成によつて、例えスイツチング回路
への入力電圧が電界効果トランジスタのしきい値
電圧に近いような極く低いような場合であつても
該電界効果トランジスタがドライブ不足となるこ
とはなく、それ故損失の低下を防ぎ確実かつ安定
したスイツチング動作を行わせることができ、し
かも電界効果トランジスタの利点を生かし回路の
高周波化および小型化を図ることができる等、甚
だ優れた実用的効果を奏しうるものである。
[Effects of the invention] Since the present invention is a FET self-excited switching circuit configured as described above, it is possible to achieve
In some cases, even if the input voltage to the switching circuit is close to the threshold voltage of the field effect transistor, it is possible to use an extremely simple configuration in which the already installed winding is used as is and a diode is added. Even in cases where the field effect transistor is extremely low, the drive power of the field effect transistor will not be insufficient.Therefore, the reduction in loss can be prevented and reliable and stable switching operation can be performed. By taking advantage of the advantages, it is possible to achieve high frequency and miniaturization of circuits, and it can produce extremely excellent practical effects.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案に係るFET自励スイツチング
回路の一実施例を示す回路図、第2図はその動作
波形の説明図、第3図および第4図はそれぞれ本
考案の他の実施例を示す回路図、第5図は従来技
術を示す回路図である。 1…帰還回路、2…オン時間制限回路、3…定
電圧安定化回路、Q1…電界効果トランジスタ、
N1…一次巻線、NG1…帰還巻線、NG2…巻線、D3
…ダイオード。
Fig. 1 is a circuit diagram showing one embodiment of the FET self-excited switching circuit according to the present invention, Fig. 2 is an explanatory diagram of its operating waveforms, and Figs. 3 and 4 respectively show other embodiments of the present invention. FIG. 5 is a circuit diagram showing a conventional technique. 1... Feedback circuit, 2... On-time limiting circuit, 3... Constant voltage stabilization circuit, Q 1 ... Field effect transistor,
N 1 ...Primary winding, N G1 ...Feedback winding, N G2 ...Winding, D 3
…diode.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] トランスの一次巻線と直列に主スイツチング素
子である電界効果トランジスタを接続し、そのゲ
ートに前記トランスの帰還巻線を含む帰還回路を
接続してその帰還電圧を利用して自励発振させ、
トランスの二次巻線から出力を取り出すようにし
た自励スイツチング回路において、トランスに形
成した前記帰還巻線以外の巻線に誘起する電圧を
ダイオードを介して、前記帰還電圧に対して加算
的に前記電界効果トランジスタのゲートに印加す
るよう接続したことを特徴とするFET自励スイ
ツチング回路。
A field effect transistor, which is a main switching element, is connected in series with the primary winding of the transformer, a feedback circuit including a feedback winding of the transformer is connected to the gate thereof, and the feedback voltage is used to cause self-oscillation,
In a self-excited switching circuit that extracts output from the secondary winding of a transformer, a voltage induced in a winding other than the feedback winding formed in the transformer is added to the feedback voltage through a diode. A FET self-excited switching circuit, characterized in that the FET self-excited switching circuit is connected to apply voltage to the gate of the field effect transistor.
JP453485U 1985-01-17 1985-01-17 Expired JPH0349476Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP453485U JPH0349476Y2 (en) 1985-01-17 1985-01-17

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP453485U JPH0349476Y2 (en) 1985-01-17 1985-01-17

Publications (2)

Publication Number Publication Date
JPS61121027U JPS61121027U (en) 1986-07-30
JPH0349476Y2 true JPH0349476Y2 (en) 1991-10-22

Family

ID=30480202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP453485U Expired JPH0349476Y2 (en) 1985-01-17 1985-01-17

Country Status (1)

Country Link
JP (1) JPH0349476Y2 (en)

Also Published As

Publication number Publication date
JPS61121027U (en) 1986-07-30

Similar Documents

Publication Publication Date Title
JPS59178970A (en) Regulated dc/dc converter
US7088602B2 (en) Active gate clamp circuit for self driven synchronous rectifiers
JPH0357713B2 (en)
US5502628A (en) AC-DC converter
JPH0349476Y2 (en)
EP0584656A1 (en) Improved switched mode power supply
JPH1169803A (en) Switching power supply
JPS627368A (en) Power source circuit
JPH06315263A (en) Switching power source circuit
JP2918006B2 (en) Boost type active filter circuit
US4598244A (en) Switching regulator
JPH1118426A (en) Switching power supply circuit
JP2976044B2 (en) DC-DC converter
JPS60197162A (en) Switching power source
CA2356187A1 (en) A synchronous flyback converter
JP4503431B2 (en) Switching power supply
JP2605664Y2 (en) Push-pull DC-DC converter
JP3238320B2 (en) DC / DC converter
JP2575346Y2 (en) Switching power supply
JPH118974A (en) Parallel operation switching power supply
JPS62166768A (en) Secondary side control system for switching regulator
JPH01126164A (en) Multi-output dc power supply
JPH04150765A (en) Dc-dc converter
JPH06276748A (en) Ac-dc converter
JPS6336230B2 (en)