JPH034941B2 - - Google Patents
Info
- Publication number
- JPH034941B2 JPH034941B2 JP59169503A JP16950384A JPH034941B2 JP H034941 B2 JPH034941 B2 JP H034941B2 JP 59169503 A JP59169503 A JP 59169503A JP 16950384 A JP16950384 A JP 16950384A JP H034941 B2 JPH034941 B2 JP H034941B2
- Authority
- JP
- Japan
- Prior art keywords
- abnormality
- channel
- data
- microprogram
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005856 abnormality Effects 0.000 claims description 51
- 238000001514 detection method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、複数台のチヤンネル装置と、これら
複数台のチヤンネル装置をマイクロプログラム制
御で制御するチヤンネルコントロール装置からな
るデータ転送装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a data transfer device that includes a plurality of channel devices and a channel control device that controls the plurality of channel devices by microprogram control.
第２図はこの種のデータ転送装置の従来例を示
すブロツク図である。この場合、複数台のチヤン
ネル装置２1，２2，……，２oとチヤンネルコン
トロール装置１０の上位方向（チヤンネル装置２
１，２2，……，２oからデータ転送処理回路１２
の方向）のデータ転送における障害処理は、チヤ
ンネル装置２1，２2，……，２o内のデータ転送
回路２１1，２１2，……，２１oからのデータパ
ス３1，３2，……，３oを選択回路１１で選択し
た後、データ転送処理回路１２へのデータパス１
６を異常検出回路１３によつて監視し、異常が検
出されるとチヤンネルコントロール装置障害とし
て障害処理装置５０へ報告され、チヤンネルコン
トロール装置１０はシステムダウンとなる。
FIG. 2 is a block diagram showing a conventional example of this type of data transfer device. In this case , the upper direction of the channel control device 10 (the channel device 2
1 , 2 2 , ..., 2 o to data transfer processing circuit 12
Failure processing in the data transfer ( direction) is performed on data paths 3 1 , 3 2 , ..., 3 o is selected by the selection circuit 11, the data path 1 to the data transfer processing circuit 12
6 is monitored by the abnormality detection circuit 13, and when an abnormality is detected, it is reported to the fault processing device 50 as a channel control device failure, and the channel control device 10 becomes system down.
したがつて、たとえばデータパス３2に故障が
おき、選択回路１１でこのデータパス３2が選択
されると、直ちにチヤンネルコントロール装置１
０のシステムダウンを引起し、１本のパスの故障
によつて他のすべての正常なパスも使用不能とな
る欠点があつた。 Therefore, for example, if a failure occurs in the data path 3 2 and this data path 3 2 is selected by the selection circuit 11, the channel control device 1 is immediately activated.
This system had the disadvantage that failure of one path would cause all other normal paths to become unusable.
本発明の目的は、チヤンネル装置とチヤンネル
コントロール装置との間でデータを転送中にチヤ
ンネルコントロール装置内でデータの異常を検出
したときにチヤンネルコントロール装置のシステ
ムダウンを回避し、システムのアベイラビリテイ
を向上させることができるデータ転送装置を提供
することにある。
An object of the present invention is to avoid system failure of the channel control device when a data abnormality is detected within the channel control device during data transfer between the channel device and the channel control device, and to improve system availability. The object of the present invention is to provide a data transfer device that can perform the following tasks.
本発明は、チヤンネルコントロール装置に、チ
ヤンネル装置からの上位方向への転送データの異
常を検出する異常検出手段と、この異常検出手段
で検出した転送データの異常を各チヤンネル装置
に対応して記憶する異常記憶手段と、この異常記
憶手段の内容に基づいて各チヤンネル装置に転送
データの異常を通知する異常通知手段を設け、ま
た各チヤンネル装置に、前記異常通知手段から異
常の通知を受取るとマイクロプログラムへ割込む
マイクロプログラム割込手段を設け、転送データ
の異常を異常検出手段で検出した場合、この異常
を起したチヤンネル装置の異常記憶手段に異常を
記憶した後、異常通知手段によつて異常を起した
チヤンネル装置に異常を通知し、異常の通知を受
けたチヤンネル装置はマイクロプログラム割込手
段によつてマイクロプログラムに割込むようにし
たものである。
According to the present invention, a channel control device includes an abnormality detection means for detecting an abnormality in data transferred upward from the channel device, and stores abnormalities in the transfer data detected by the abnormality detection means in correspondence with each channel device. An abnormality storage means and an abnormality notification means for notifying each channel device of an abnormality in transferred data based on the contents of the abnormality storage means are provided, and a microprogram is provided in each channel device when it receives an abnormality notification from the abnormality notification means. If the abnormality detection means detects an abnormality in the transferred data, the abnormality is stored in the abnormality storage means of the channel device that caused the abnormality, and then the abnormality is detected by the abnormality notification means. The abnormality is notified to the channel device that caused the abnormality, and the channel device that receives the notification of the abnormality interrupts the microprogram using microprogram interrupt means.
本発明の実施例を図面を参照しながら説明す
る。
Embodiments of the present invention will be described with reference to the drawings.
第１図は本発明のデータ転送装置の一実施例を
示すブロツク図である。チヤンネル装置４1，４
２，……，４oはデータ転送回路４１1，４１2，…
…，４１oとチヤンネルコントロール装置２０か
らデータ転送の異常の通知を受け取るとマイクロ
プログラムへ割込むマイクロプログラム割込手段
４２1，４２2，……，４２oを備えている。チヤ
ンネルコントロール装置２０はデータパス３1，
３2，……，３oを切換えてチヤンネル装置４1，
４2，……，４oからの転送データを選択する選択
回路２１、選択回路２１で選択された転送データ
をデータパス２６を通つて入力し、データ処理を
行なうデータ転送処理回路２２、データパス２６
を監視し、転送データの異常を検出する異常検出
回路２３、この異常検出回路２３で検出した転送
データの異常をデータパス２７を通つて選択回路
２１から送られてくるアドレス情報（選択回路２
１で選択した、データパス、したがつてチヤンネ
ル装置の番号）によつて各チヤンネル装置４1，
４2，……，４oに対応して記憶する異常記憶手段
２４1，２４2，……，２４o、これら異常記憶手
段２４1，２４2，……，２４oの内容に基づいて
各チヤンネル装置４1，４2，……，４oに転送デ
ータの異常を通知する異常通知手段２５1，２５
２，……，２５oを備えている。 FIG. 1 is a block diagram showing an embodiment of a data transfer device of the present invention. Channel device 4 1 , 4
2 ,..., 4o are data transfer circuits 41 1 , 41 2 ,...
..., 41 o and microprogram interrupt means 42 1 , 42 2 , . The channel control device 20 has a data path 3 1 ,
3 2 , ..., 3 o to switch the channel device 4 1 ,
A selection circuit 21 that selects transfer data from 4 2 , ..., 4 o , a data transfer processing circuit 22 that inputs the transfer data selected by the selection circuit 21 through a data path 26 and performs data processing, and a data path 26
An abnormality detection circuit 23 monitors the abnormality in the transferred data and detects abnormality in the transferred data.The abnormality in the transferred data detected by the abnormality detection circuit 23 is detected by the address information (selected circuit 2
1, each channel device 4 1 , according to the data path (and therefore the number of channel devices) selected in
The abnormality storage means 24 1 , 24 2 , ..., 24 o are stored corresponding to the abnormality storage means 24 1 , 24 2 , ..., 24 o , and each abnormality storage means 24 1 , 24 2 , ..., 24 o is stored correspondingly to Abnormality notification means 25 1 , 25 that notifies the channel devices 4 1 , 4 2 , ..., 4 o of an abnormality in the transferred data
2 ,...,25 o .
次に、本実施例のデータ転送装置の動作を説明
する。 Next, the operation of the data transfer device of this embodiment will be explained.
今、データパス３1〜３oの内の１本、データパ
ス３2が故障したとする。この故障したパス３2を
選択回路２１が選択すると、故障、すなわち転送
データの異常は異常検出回路２３によつて検出さ
れ、検出された異常はデータパス２６の選択回路
２１からのアドレス情報によつてデータパス３2
に対応する異常記憶手段２４2に記憶される。そ
して、この異常は異常通知手段２５2によつてチ
ヤンネル装置４2内のマイクロプログラム割込手
段４２2に通知される。チヤンネル装置４2は異常
が通知されるとマイクロプログラム割込手段４２
２によつてマイクロプログラムに割込む。マイク
ロプログラムはチヤンネル装置４2の故障とみな
し、不図示の障害処理装置に報告する。 Suppose now that one of the data paths 3 1 to 3 o , the data path 3 2 , has failed. When the selection circuit 21 selects this failed path 32 , the failure, that is, the abnormality in the transferred data, is detected by the abnormality detection circuit 23, and the detected abnormality is detected by the address information from the selection circuit 21 of the data path 26. Tsute Data Pass 3 2
is stored in the abnormality storage means 24 2 corresponding to . Then, this abnormality is notified to the microprogram interrupt means 42 2 in the channel device 4 2 by the abnormality notification means 25 2 . When the channel device 42 is notified of an abnormality, the microprogram interrupt means 42
2 interrupts the microprogram. The microprogram regards this as a failure of the channel device 42 and reports it to a failure processing device (not shown).
本発明は、以上説明したように、チヤンネルコ
ントロール装置内で検出した局所的なチヤンネル
装置個々のデータパス上のデータ異常をマイクロ
プログラムに知らせるようにしたので、システム
アベイラビリテイの高いデータ転送装置を提供す
ることができる。
As explained above, the present invention notifies the microprogram of data abnormalities on the data paths of local channel devices detected within the channel control device, so that a data transfer device with high system availability can be realized. can be provided.
第１図は本発明のデータ転送装置の一実施例を
示すブロツク図、第２図はデータ転送装置の従来
例を示すブロツク図である。
２０：チヤンネルコントロール装置、２１：選
択回路、２２：データ転送処理回路、２３：異常
検出回路、２４1，２４2，……，２４o：異常記
憶手段、２５1，２５2，……，２５o：異常通知
手段、３1，３2，……，３o，２６，２７：デー
タパス、４1，４2，……，４o：チヤンネル装置、
４１1，４１2，……，４１o：データ転送回路、
４２1，４２2，……，４２o：マイクロプログラ
ム割込手段。
FIG. 1 is a block diagram showing an embodiment of the data transfer device of the present invention, and FIG. 2 is a block diagram showing a conventional example of the data transfer device. 20: Channel control device, 21: Selection circuit, 22: Data transfer processing circuit, 23: Abnormality detection circuit, 24 1 , 24 2 , ..., 24 o : Abnormality storage means, 25 1 , 25 2 , ..., 25 o : Abnormality notification means, 3 1 , 3 2 , ..., 3 o , 26, 27: Data path, 4 1 , 4 2 , ..., 4 o : Channel device,
41 1 , 41 2 , ..., 41 o : data transfer circuit,
42 1 , 42 2 , ..., 42 o : Microprogram interrupt means.
Claims (1)
ヤンネル装置をマイクロプログラム制御で制御す
るチヤンネルコントロール装置からなるデータ転
送装置において、 チヤンネル装置からの上位方向への転送データ
の異常を検出する異常検出手段と、この異常検出
手段で検出した転送データの異常を各チヤンネル
装置に対応して記憶する異常記憶手段と、この異
常記憶手段の内容に基づいて各チヤンネル装置に
転送データの異常を通知する異常通知手段をチヤ
ンネルコントロール装置に備え、前記異常通知手
段から異常の通知を受取るとマイクロプログラム
へ割込むマイクロプログラム割込手段を各チヤン
ネル装置に備えることを特徴とするデータ転送装
置。[Scope of Claims] 1. In a data transfer device consisting of a plurality of channel devices and a channel control device that controls the plurality of channel devices by microprogram control, an abnormality in data transferred from the channel device to an upper level is detected. an abnormality detecting means for storing the abnormality in the transferred data detected by the abnormality detecting means in correspondence with each channel device; A data transfer device characterized in that a channel control device is provided with an abnormality notification means for notifying the user, and each channel device is provided with a microprogram interrupting device that interrupts a microprogram when receiving an abnormality notification from the abnormality notification device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59169503A JPS6148056A (en) | 1984-08-14 | 1984-08-14 | Data transfer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59169503A JPS6148056A (en) | 1984-08-14 | 1984-08-14 | Data transfer device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6148056A JPS6148056A (en) | 1986-03-08 |
| JPH034941B2 true JPH034941B2 (en) | 1991-01-24 |
Family
ID=15887718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59169503A Granted JPS6148056A (en) | 1984-08-14 | 1984-08-14 | Data transfer device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6148056A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2535108B2 (en) * | 1991-06-17 | 1996-09-18 | 有限会社マキタ技研 | 1-side outdoor air suction type multi-stage horizontal circulating flow type dry baking method and device |
-
1984
- 1984-08-14 JP JP59169503A patent/JPS6148056A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6148056A (en) | 1986-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5914777B2 (en) | System configuration method | |
| JPH034941B2 (en) | ||
| JPS6159941A (en) | Terminal control system of multi-drop connection | |
| JPS6112580B2 (en) | ||
| JPS592152A (en) | Resetting system in case of fault | |
| JPH0320774B2 (en) | ||
| JP3085239B2 (en) | Redundant system of basic processing unit | |
| JP2720519B2 (en) | Data transfer method | |
| JP3291328B2 (en) | Monitoring device | |
| JP2744113B2 (en) | Computer system | |
| KR20000039890A (en) | Apparatus and method for recovering fault of switching system | |
| JPH05274223A (en) | Cache memory | |
| JPS6398041A (en) | Input/output retrial control system for peripheral equipment | |
| JPH0264835A (en) | Prevention device of system down | |
| JPS61169036A (en) | System supervisory device | |
| JPH0751609Y2 (en) | Failure information storage circuit of programmable controller | |
| JPH02135535A (en) | Information processing system | |
| JPS6330660B2 (en) | ||
| JPS63123140A (en) | History information storage device | |
| JPH01279355A (en) | Access processing system for direct memory access controller | |
| JPS6198464A (en) | Data transfer device | |
| JPS60158748A (en) | Total node switching system for network system | |
| JPS6159942A (en) | Terminal control system of multi-drop connection | |
| JPS5917918B2 (en) | Failure handling method | |
| JPS6339065A (en) | Data transfer device |