JPH0345042A

JPH0345042A - データ伝送装置

Info

Publication number: JPH0345042A
Application number: JP1181404A
Authority: JP
Inventors: Yasuhisa Shiobara; 康壽塩原
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-07-13
Filing date: 1989-07-13
Publication date: 1991-02-26
Anticipated expiration: 2011-08-14
Also published as: DE69020247D1; US5602852A; AU621237B2; EP0407997B1; EP0407997A3; DE69020247T2; JP2523882B2; AU5901790A; EP0407997A2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、データ伝送装置に係わり、特にＦＤＤＩ　　
（ファイバ分散データ交換インターフェイス）を用いた
リング状高速光ＬＡＮ　（ローカルエリアネットワーク
）を利用］２て互いに離れた複数地点の制御装置間を光
伝送ケーブルで接続し、高速データ及び低速データを送
受信して制御装置相互間のデータ交換を行うデータ伝送
装置に関するものである。

〔従来の技術〕

近年、ＬＡＮすなわちローカルエリアネットワークの適
用が急速に進展している。その中で、次期の高速、高帯
域ＬＡＮとして注目されるものに、ＡＮＳＩ（米国標準
化機構、以下ＡＮＳＩと記す）で標準化が審議されてき
ているＡＮＳＩ−ＦＤＤＩ　（米国標準化機構によるフ
ァイバ分散データ交換インターフェイス）がある。この
ＦＤＤＩ　　（ファイバ分散データ交換インターフェイ
ス、以下ＦＤＤ　Ｉと記す）は光ファイバを伝送路とし
、トークンパッシング方式による伝送路制御方式を用い
た１００Ｍｂｐｓのリング状ＬＡＮ方式の一つであり、
ＡＮＳｒによるＦＤＤＩ規格の標準化がほぼ完了したの
に伴い、このＦＤＤＩ規格に合致したＬＳＩＣ大規模集
積回路）あるいはプロトコル処理ソフトが半導体メーカ
から人ｆ。

できるようになり、ＦＤＤＩはコンピュータ及び通信産
業分野において注目を浴びている。

このＦＤＤＩは、パケット交換ネットワークとして提案
され、大型コンピュータ間、大型コンピュータとそれら
に接続されたマス・ストレージシステム（大容量記憶装
置）あるいは他の周辺機器との間でデータを高速に受は
渡し可能に接続したり、さらにはイーサネットあるいは
ＭＡＰ（マニファクチュアリング　オートメイション　
プロトコルの略、工場自動化のための通信プロトコルで
）７クトリオートメイシヨンーＬＡＮすなわちＦＡ−Ｌ
ＡＮの事実上の標準といわれる。以下ＭＡＰと記す）等
の低速用データの受は渡しのためのＬＡＮシステム相互
間を接続するバックボーンネットワークとして使用する
ことを用途として考案されたものである。このＦＤＤ　
Ｉを用いたＬＡＮでは、リング状に（０互接続された各
ノードからの伝送要求をネットワークで利用できる伝送
帯域に応じて各ノードで調停し伝送路使用はを獲得でき
る伝送路制御機能、各ノードでのデータの送受信機能、
伝送システムの障害検出機能、障害部分の分離機能と伝
送システムの再構成機能が一般的に備えられている。

このようにＦＤＤＩを有するＬＡＮに用いられるトーク
ンパッシング方式ＬＡＮでは、トークンと呼ばれる送信
権が順々にシステム中の各ノード間で受は渡され、同一
時刻では、複数のノードが送信するのを防止している。

トークンを受は渡されたノードでは、予め設定された特
開内でデータを送信することができるようにされている
。したがって、決定論的伝送路アクセスが可能となるた
め、リアルタイム性が要求される制御を必要とするＭＡ
Ｐでは、このトークンパッシング方式が採用されている
。

トークンパッシング方式を用いた代表であるＭＡＰでは
、例えば工場フロアで種々のインテリジェントな機器、
例えばコンピュータ（Ｃ）、プログラマブルコントロー
ラ（ＰＣ）　、ロボット、計算機搭載型数値制御工作機
械（ＣＮＣ）等の機器をネットワーク化し、相互間で生
産管理情報、保守管理情報、制御情報、製造実績情報等
のデータ交換を行うことで工場自動化、すなわちファク
トリオートメイション（ＦＡ）化を推進している。

しかし、工場自動化、インテリジェント機器のネットワ
ーク化の進展に伴い、工場自動化とは異なる特色を持つ
連続プロセス制御（ＰＡ）も統合し、工場全体で統一し
た制御ＬＡＮを適用したいという要求が出てきている。

しかし、連続プロセス制御では、工場自動化の場合にお
けるデータ交換より遥かにリアルタイム（実時間）性が
問題となる。すなわち工場自動化の場合では、上述した
プログラマブルコントローラ（ＰＣ）等に要求されるデ
ータ伝送機能の応答時間は数百ｍ秒から数秒の時間であ
れば十分であるが、連続プロセス制御では、伝送される
べき制御データは数ｍ秒の応答性を要求されるものもあ
る。

さらに生産製造管理・監視を分担するコンピュータ、機
器制御を分担して主に高速のシーケンス制御を行うプロ
グラマブルコントローラ（ＰＣ）及び計装制御を行うデ
ジタル計装制御装置（ＤＯＳ）をネットワーク化し、分
散制御する統合化されたプロセス制御システムでは、相
互に情報交換されるデータの中に、数ｍ秒単位のプログ
ラマブルコントローラ制御周期毎に必要な非常に緊急度
の高いデータあるいは数百ｍ秒単位のデジタル計装制御
装置（ＤＯＳ）操作に必要なデータ、警報監視に必要な
データ、さらに緊急度の低い計装データあるいはバック
グランド的に処理されるプログラムダウンロードあるい
は生産管理、保守管理、製造実績等のデータを含むデー
タを伝送できるネットワークシステムが要求される。

〔発明が解決しようとする課題〕

このように、プロセス制御システムのＬＡＮに接続され
るコンピュータ、プログラマブルコントローラ（ＰＣ）
　、デジタル計装制御装置（ＤＯＳ）等の機器相互間で
受は渡されるデータには、上述したような緊急度に応じ
た時間単位の周期で常に発生するデータと突発的な伝送
要求に応じて発生するデータとがある。したがって、各
ノードでは緊急度に応じた時間以内に各レベルのデータ
を周期的に送信制御する必要があり、各機器では、これ
を受信し各周期ごとにデータ内容を取り込み更新し利用
できることが必要になる。さらに送信出力されるデータ
は各レベルの優先度に応じてド位のレベルのデータに優
先してＬＡＮ上に送信出力する必要がある。

したがって、本発明の目的は、次期の高速、高帯域ＬＡ
Ｎとして有力な標準であるＦＤＤＩを用いて、ＦＤＤＩ
が元来備える優れた確定性、自己回復性、拡張性を失う
ことなく、高速データ及び低速データを緊急度に対応し
た伝送要求に応じて送受信制御することができ、拡張さ
れた機能及び性能を備えるコンパクトなデータ伝送装置
を堤供することである。

〔課題を解決するための手段〕

上記目的は、本発明に係わるデータ伝送装置によって達
成される。すなわち、要約すれば、本発明は、同期サー
ビス及び非同期サービスの処理機能を備えたファイバ分
散データインターフェイスを有するデータ処理装置を各
ノードに配置し、これらの各ノードを伝送路によってリ
ング状に接続してデータを伝送するデータ伝送装置にお
いて、前記各ノードのデータ処理装置は、データの送受
信を制御するデータ送受信制御回路と、データの伝送制
御をつかさどる伝送プロセッサと、前記転送路へデータ
を送信または受信するトランシーバと、前記伝送路上の
データの受信完了または自局のデータの送信完了を検出
するデータ送受信完了検出回路と、データの送信周期の
タイミングを前記伝送プロセッサに与えるタイマ回路と
、前記トランシーバから受信したデータを一時的に格納
するデュアルポートメモリ回路と、送受信されるデータ
中のアドレス情報を用いて、このデータを対応するメモ
リアドレスに格納、または記憶するコモンメモリと、前
記デュアルポートメモリ回路に格納された受信データを
前記コモンメモリに転送するためのダイレクト・メモリ
・アクセス回路とを備え、前記各ノードの前記データ処
理装置に接続される機器間で更新されるデータを緊急度
に応じて複数個のレベルのデータに分類し、かつ前記各
データ処理装置にて共通なアドレスを持つように設定さ
れた前記コモンメモリ上に一意のアドレスを有するデー
タとして割り付け、さらに前記複数個のレベルのデータ
に対応して前記各データ処理装置に共通な複数個の更新
周期を設定し、これらの更新周期を前記同期サービス及
び前記非同期サービスの処理機能に関係付け、前記同期
サービス及び前記非同期サービスに関係付けられた更新
周期が各レベルのデータごとに対応した時間周期となる
ようにデータを伝送制御するようにしたことを特徴とす
るデータ伝送装置である。

〔作　用〕

本発明によれば、全てのノード内部に備えられたコモン
メモリ上からデータを自発的に読みだし、周期的にデー
タの優先度に応じてマルチキャスト通信（郡回報通信）
を行う。この場合、ＬＡＮに接続されたホスト機器間で
交信されるデータを緊急度に応じてＨ（高速）レベルと
Ｍ（低速）レベルのデータに分類し、これらのデータに
対し、全てのノードのデータ処理装置で共通なアドレス
をもつ上記コモンメモリ上に一意のアドレスを有するデ
ータとして割り付ける。さらに各レベルに対応して全ノ
ードのデータ処理装置で共通な更新周期を２種類設定す
る。ここでＦＤＤＩ機能として備わっている２種類の伝
送サービス機能への関係すけ、すなわちＨレベルのデー
タは同期サービスによる同期フレームにより送信し、ま
た、Ｍレベルのデータは非同期サービスによる非同期フ
レームを用いて送信し、各レベルごとに対応した時間周
期となるように伝送制御する。

すなわち、Ｈレベル及びＭレベルに対応したデータ総量
を各々Ｄｈ、Ｄｍとし、また、更新周期をＴｈ、Ｔｍと
すると、ＬＡＮ上には更新周期Ｔｈごとに必ずＤｈ分の
データが伝送され、更新周期Ｔｍ内にはＤｍ分のデータ
が伝送される。その際、更新周期Ｔｈ内ではプロセス制
御システム等で交信されるＨレベルのデータが全て伝送
されるようにされ、Ｍレベルのデータは更新周期Ｔｍ内
の時間を使用して適切に伝送するように転送制御されて
いる。すなわち、更新周期Ｔｍ内にＭレベルのデータが
非同期サービスにより伝送曲成を割り当てられて伝送さ
れる。

ここで、上記コモンメモリは、本発明の構成をとる全て
のノードのデータ処理装置にハードウェアとして備わっ
ており、そのメモリアドレス構成は全てのノードのデー
タ処理装置に対して共通とされている。本発明の構成を
取る全てのノードのデータ処理装置は、各ノードのデー
タ処理装置が送信したマルチキャスト通信データフレー
ムを同時に受信し、そのデータフレーム中に設定されて
いるコモンメモリアドレス情報から受信したデータを指
定されたコモンメモリに格納することで各ノードのデー
タ処理装置、すなわち各ノードのデータ処理装置に接続
された各ホスト機器から送信されたデータ内容をコモン
メモリ上で更新することが可能となる。また、この更新
周期は、上記したように各レベルで設定した更新周期ご
とに行われるので、各ノードのデータ処理装置に接続さ
れた各ホスト機器は、コモンメモリの所定のアドレスの
データをアクセスすることにより、ＬＡＮ上で情報交換
するデータをただちに読み出すことが可能となる。さら
に、本発明の構成を取る全てのノードのデータ処理装置
では、上記したコモンメモリにより同一共通のデータを
共有することとなり、容易にいつでもそのデータを利用
することが可能となる。

〔実施例〕

以下、添附図面を参照して本発明を、その一実施例につ
き説明する。

はじめにＦＤＤＩについて説明すると、ＦＤＤ　Ｉを用
いたＬＡＮでは、同期サービスと非同期サービスの２種
類のサービスを備えており、同期サービスでは、ノード
がトークンを受信すれば、いつでもトークン受信と同期
した同期フレームを送信することができ、一方非同期サ
ービスではトークンが十分早く周回しているときのみノ
ードはトークン受信と同期しない非同期フレームを送信
することが可能となるようにされている。

このことを、同期フレーム及び非同期フレームの送信と
トークン送信タイミングの一例を示す第９図ａ及び第９
図すを参照して以下に説明する。

すなわち、通常、ＦＤＤＩを用いたリング状ＬＡＮの初
期化プロセスの一部として、各ノードは、リング状ＬＡ
Ｎを巡回するトークンの目標巡回時間を決めるために、
目標トークン巡回時間（以下ＴＴＲＴと記す）値を調停
する。このＴＴＲＴ値の調停は、各ノードが同期トラフ
ィックの要求をサポートするのに十分な早さの値を要求
し合い、それらのうちの最短値（以下ＴＯＰＲと記す）
が各ノードのトークン巡回タイマ（以ドＴＲＴと記す）
ｌ：ＺＴＴＲＴ値として設定される。

また、各ノードに配置されるレイトカウンタは、ＴＲＴ
に設定されたＴＯＰＲ値が満了すると、すなわちＴＯＰ
Ｒ値の時間をダウンカウントして、その時間が経過する
と、増加して１になり、トークンを受信するごとにクリ
アされるものであり、ノードが前にトークンを受信して
からＴＲＴに設定されたＴＯＰＲ値が満了する前に再び
トークンを受信した場合には、すなわちレイトカウンタ
が０ならば、トークンは目標時間以内にノードに到達し
たとみなされ、それ以外はトークンが遅れたとみなされ
る。

ここで、トークンが目標時間以内にノードに到達した場
合、すなわちトークンが十分に速く巡回している場合、
ＴＲＴにおける現在値がトークン保持タイマ（以下ＴＨ
Ｔと記す）に設定されると共に、ＴＲＴにはＴＯＰＲ値
が再設定され、ＴＲＴは再スタートする。その際、トー
クン受信による回期フレームの送信後に、ＴＨＴに設定
された上記現在値に相当する時間、非同期フレームの送
信が可能となる。ＴＨＴに設定された上記現在値が満了
したとき、または送信すべき非同期フレームがない場合
には、トークンが次のノードに渡される。なお、トーク
ンが目標時間より遅れてノードに到達した場合には、レ
イトカウンタはリセットされるがＴＲＴはリセットされ
ない。この場合、同期フレームの送信のみ許され、同期
フレーム送信完了後、トークンが次のノードに渡される
。

このようにしてＦＤＤＩを用いたＬＡＮは、同期フレー
ムを送信する同期サービスと非同期フレームを送信する
非同期サービスの２種類のサービスを行っているもので
ある。

次に、このようなＦＤＤ　Ｉを有するＬＡＮを用いた本
発明のデータ伝送装置を説明する。第１図は、本発明に
よるデータ伝送装置を用いて構成されるＬＡＮシステム
の一実施例の構成図である。

第１図に示されているように、各ノード１０１〜Ｉｏｎ
は伝送データフローの向きが互いに逆方向の２本の光フ
アイバケーブルＬ１及びＬ２により相互に接続されてい
る。これらの各ノードは、伝送制御をつかさどる伝送制
御部とこれに接続される機器とで構成されている。この
伝送制御部の構成の一実施例が第２図に示されており、
第２図を参照すると、伝送制御部、すなわちデータ処理
装置はコモンメモリ（ＣＭＩ）１１、データ送受信制御
回路（ＴＲＣ）１２、光トランシーバ（ＯＴＲＩ、０Ｔ
Ｒ２）１３ａ、１３ｂ。

ＦＤＤＩ用伝送マイクロプロセッサ（ＰＵｉ）１４、デ
ータ送受信完了検出回路１５、Ｔｍタイマ回路１６、デ
ュアルポートメモリ回路（ＤＰＲＡＭ）１７、送受信メ
モリバススケジューラ回路（ＡＲＢＴＩ）１８、マイク
ロコンピュータ回路（ＰＵ２、ＲＡＭ２、ＰＲＯＭ２）
１９、ＤＭＡ　（ダイレクト、メモリ、アクセス）制御
回路２０、ホスト機器インターフェイス制御回路２１、
ホスト機器２２、コモンメモリバススケジューラ回路（
ＡＲＢＴ２）２３、アドレス変換回路（ＡＤＲ８ＭＡＰ
）２４、データ信号トランシーバＤＢＦＩ、ＤＢＦ２、
ＤＢＦ３、ＤＢＦ４、ＤＢＦ５及びアドレス信号トラン
シーバ回路ＡＢＦＩ、Ａ、ＢＦ２、ＡＢＦ３、ＡＢＦ４
、ＡＢＦ５を備えている。

データ送受信制御回路１２はＦＤＤＩの規格に基づきデ
ータの送受信を制御する回路であり、このデータ送受信
制御回路１２は、例えば米国ＡＭＤ社製のＡｍ７９Ｃ８
１Ａ。

Ａｍ７９Ｃ８２Ａ、Ａｍ７９Ｃ８３、Ａｍ７９８４ＡＳＡｍ７９８５Ａを用いて構成される相
当回路とされている。

光トランシーバ１３ａ、１３ｂは伝送路へデータを送出
または受信するもので、伝送マイクロプロセッサ、すな
わち伝送プロセッサ１４は本発明の伝送制御をつかさど
るものである。データ送受信完了検出回路１５はデータ
送受信制御回路１２からの伝送路上の伝送データの受信
完了または自身のノードすなわち自局の伝送データの送
信完了を検出するものである。

Ｔｍタイマ回路１６はデータの送信周期のタイミングを
伝送プロセッサ１４に与えるもので、デュアルポートメ
モリ回路１７は受信した伝送データを一時的に格納する
ためのものであり、送受信メモリバススケジ二−ラ回路
１８は、データ送受信制御回路１２、伝送プロセッサ１
４、ホスト機器２２、マイクロコンピュータ回路１９が
デュアルポートメモリ回路１７をアクセスする際に、こ
れらの回路が接続されているＴバスの使用層制御を行う
ものである。

マイクロコンピュータ回路１９は、マイクロプロセッサ
ＰＵ２、ＲＡＭ２、ＦＲＯＭ２を備えて、ホスト機器２
２及び伝送マイクロプロセッサ１４間の通信手順を制御
するもので、ＤＭＡ制御回路２０はデュアルポートメモ
リ回路１７に格納された受信データをコモンメモリ１１
にＤＭＡ　（ダイレクト、メモリ、アクセス）転送する
ためのものである。ホスト機器インターフェイス制御回
路２１はホスト機器２２とのインターフェイスを制御す
るもので、コモンメモリバススケジューラ回路２３はデ
ータ送受信制御回路１２、ＤＭＡ制御回路２０１ホスト
機器２２、マイクロコンピュータ回路１９がコモンメモ
リ１１をアクセスする際に、これらの回路が接続されて
いるＣバスの使用権制御を行うものである。

アドレス変換回路２４はホスト機器２２、マイクロコン
ピュータ回路１つがコモンメモリバススケジューラ回路
２３の制御によりデュアルポートメモリ回路１７をアク
セスする時にデュアルポートメモリ回路アドレスを発生
するものである。

なお、データ信号トランシーバＤＢＦＩ、ＤＢＦ２、Ｄ
ＢＦ３、ＤＢＦ４、ＤＢＦ５はデータ信号のためにＣバ
ス及びＴバスをアクセスするためのもので、アドレス信
号トランシーバ回路ＡＢＦＩ、ＡＢＦ２、ＡＢＦ３、Ａ
ＢＦ４、ＡＢＦ５はアドレス信号のためにＣバス及びＴ
バスをアクセスするためのものであり、Ｐバスはデュア
ルポートメモリ回路１７からコモンメモリ１１にデータ
を転送させるためにマイクロプロセッサ１４に接続され
るプロセッサバスである。

このように構成される伝送制御部、すなわちデータ処理
装置を各ノードに備える本発明のデータ伝送装置におい
て、ＬＡＮに接続されるコンピュータ（Ｃ）、プログラ
マブルコントローラ（ＰＣ）、デジタル計装制御装置（
ＤＣＳ）等の相好間で受は渡されるデータを各々の緊急
度に応じて分類してレベル分けし、それぞれに対して設
定した時間以内に各ノードで送信出力することを指定す
る。

例えば、各ノードで送信出力されるデータを緊急度に応
じてＨ（高速）レベルとＭ（低速）レベルの２つのレベ
ルのデータに分類し、さらに各レベルに対応して全ノー
ドに共通する２種類の史新周期Ｔｈ、Ｔｍを設定する（
第３図参照）。

その際、ＨレベルのデータはＦＤＤＩ機能の１．４期サ
ービスにより送信するように関係付け、Ｍレベルのデー
タはＦＤＤＩ機能の非同期サービスにより送信するよう
に関係付け、各レベル毎に対応した時間周期となるよう
に伝送制御する。すなわち、上記データ伝送装置で交信
される２つのデータレベルＨ１Ｍに対応したデータ総量
を各々Ｄｈ。

Ｄｍとし、また更新周期をｌ’ｈ、Ｔｍとすると、ＬＡ
Ｎ上には更新周期Ｔｈ毎に必ずＤｈ分のデータが伝送さ
れ、また更新周期Ｔｍ内にＤｍ分のデータが伝送される
ように伝送ｆＩｑ御する。

ここで、上記したデータの伝送制御を行うために、本実
施例では、全ノードに共通する更新周期Ｔｈ、Ｔｍと各
レベルのデータ総量Ｄ　ｈ　ｓ　Ｄ　ｍを伝送するのに
必要な時間との関係について以ドのように関係付けてい
る。すなわち、各レベルに対応したデータ総１１Ｄｈ、
Ｄｍを伝送するのに必要な時間、換言すれば、ＬＡＮ上
に伝送データとしてデータが占める時間をＴｄｈ、Ｔｄ
ｍとすると、更新周ＭＴｈＳＴｍとは、次により関係づ
けられる。すなわち、Ｔ−−Σ”　　Ｔｈ（ｉ）Ｔｍ　−Ｘ、”　　ＣＴｄｈ＋Ｔｍｈ（１）　）　＋　
［、ＴｄＩＩ＋Ｔａｎ）＋Σ”　Ｔｖ　（ｉ）Ｔｈ（１
）＝　（Ｔｄｈ＋Ｔａｂ（Ｄ　）　＋　（Ｔｄａ（ｉ）
　＋Ｔａ＋ｍ（ｉ）　）　＋Ｔｖ（ＤＴｄｍ−Σ　Ｔｄ
層（１）Ｔｏｒｒ−Σ　Ｔｍｏ＋（ｉ）　　　　　　　　　　　
　　　　　（５）ここに、Ｔｈ　（ｉ）はｉ番目の更新
周期Ｔｈでの実際の更新時間、Ｔｍｈ　（ｉ）及びＴｍ
ｍ（ｉ）は、それぞれ更新周期Ｔｈ　（ｉ）内で発生し
た各ＨＳＭレベルに対応する突発的に発生したデータ伝
送に必要とする時間、Ｔｄｍ　（ｉ）はＭレベルデータ
の伝送に要する時間である。また、Ｔｖ（ｉ）は、デー
タがＬＡＮ中の各ノードを中継される数により、あるい
はリング−巡のケーブル長さなどにより定まる光フアイ
バ伝送路上にデータが無い空き時間を表わす。

ここで、Ｔｖ　（ｉ）によって示される空き時間につい
てさらに説明すれば、先ファイバ伝送路の空き時間Ｔｖ
は、第４図に示されるように送信したデータフレームが
リング−巡に要する伝＃１遅延時間によって定まる。す
なわち、リング−巡に□する伝播遅延時間’ｒｐｄ　（
−Ｔｖ）は、各ノードでデータフレームが処理されて、
中継されていくときの中継遅れと、光フアイバ伝送路を
データフレームが伝播していくときのデータフレーム伝
播遅れの総和となる。つまり、Ｔｖ　ｍＴｐｄ−Σｊ２＊　（Ｔｓｄ（１）　＋Ｔｆ’
ｂＵ、ｊ　＋１））　　（６）ここに、Ｔｓｄ　（ｉ）
は、ノードｉでのデータ中継遅れ、またＴｒｂ　（ｊ、
ｊ＋１）は、ノードｊとノードｊ＋１間の光フアイバ伝
送路のデータ伝播遅れである。

なお、ＦＤＤＩでは、−稼働中に異常が発生すると、故
障部分を切り離してシステムを再構成し、残存する健全
部分を用いて、機能を続行するように構成されている。

すなわち、第６図に示されるようにダウンつまり故障箇
所の上流及び下流のノードにて伝送路を折り返すことに
よりシステムを再構成する。したがって、異常が発生し
、折り返し構成になった場合を考慮して、本実施例では
、上式（６）に示すように、仏幡遅延時間Ｔ　ｐ　ｄ　
Ｉａは、健全状態で必要な値の２倍とされている。

一方、各レベルに対応するデータＤｈ、Ｄｍは、ＬＡＮ
上のノードにより、各々分割して伝送される。すなわち
、各ノードでは、第５図に示されるように各レベルのデ
ータＤｈ、Ｄｍに対してデータワード数と送るべきデー
タに格納されているコモンメモリの先頭アドレスが指定
される。つまり、各レベルのデータＤｈ、Ｄｍに対して
、全てのノードで共通なアドレスを有するように設定さ
れているコモンメモリ上に、−意のアドレスを有するデ
ータとして割り付ける。このようにして、各レベルのデ
ータに対応して指定されたワード数に応じた伝送データ
フレームが準備され、伝送されることになる。

したがって、上記ｉ番目の更新周期Ｔｈ中においてＬＡ
Ｎ上に伝送データとしてＨレベルのデータが占める時間
Ｔｄｈ、及びｍ回の更新周期Ｔｈ中においてＭレベルの
データが占める時間Ｔｄｍは、各ノード（ｊ）によりＬ
ＡＮ上に各レベルのデータが送信出力される時間Ｔｄｈ
　（ｊ）、Ｔｄｍ　（ｊ）及び送信ワード数によって定
まる転送時間Ｔｗ　（ｗｈ＊ｋ）　、Ｔｗ　（ｗｍ＊ｋ
）により、次のように関係づける。すなわち、Ｔｄｈ−
Σ　Ｔｄｈ　（ｊ）　　　　　　　　　　　　　（７）
Ｔｄｍ−Σ　Ｔｄｍ　（ｊ）　　　　　　　　　　　　
　（８）’Ｔｄｈ（ｊ）−ΣｋＴｗ　（Ｗｈｋ）　　　
　　　　　　（９）Ｔｄｍ（ｊ）−ΣｋＴ’ｗ　（Ｗｉ
ｋ）　　　　　　　　　（１０）ここに、ＷｈはＨレベ
ルの送信ワード、ｗｍはＬレベルの送信ワード及びｋは
個数。

また、ＨレベルのデータＤｈ、ＭレベルのデータＤｍの
送信ワード数をｗｄｈ、ｗｄｍとすると、次の関係が成
り立つ。すなわち、Ｗｄｈ−ΣｊΣｋＷｈｋ　　　　　　　　　　　　（１
１）Ｗｄ＊−ΣｊΣ’　Ｗｍｋ　　　　　　　　　　　
　（１２）さらに、ここでＦ’ＤＤＩの機能として備わ
っている伝送サービス機能では、前述したように、Ｈレ
ベルのデータＤｈは同期サービスによる同期フレームを
用いて送信し、ＭレベルのデータＤｍは非同期サービス
による非同期フレームを用いて送信するものであり、こ
こで本発明の上記実施例では、非同期フレームの送信を
制御する目標トークン巡回時間値の最短値（ＴＯＰＲ）
を、ＴＯＰＲ−Ｔｈ＋α　（αは変動余裕値で、目安は
５％以下）・・・・・・（１３）とし、また、Ｔｄｈ≦
に＊Ｔｈ　　（Ｋは負荷率で、目安は０．８％以下）・
・・・・・（１４）として、各レベルのデータＤｈＳＤ
ｍの送信データ総数を上式（１）〜（１４）が成立する
範囲内で設定している。すなわち、上記設定は、非同期
サービスのパラメータ及び目標トークン巡回タイマ値を
Ｈレベルの更新周期Ｔｈに合せていると言うことができ
る。

上記実施例では、以上の時間関係及びパラメータ設定を
用い、突発送信要求データ列を含んで、各ノードにおけ
るＨレベルのデータはＦＤＤ　Ｉの同期サービスにより
更新周期Ｔｈごとに送信完了を確認して同期サービスの
データ送信待行列に再設定し、またＭレベルのデータは
各ノード内部に備えられるＴｍタイマの時間満了検出に
より非同期サービスのデータ送信待行列に再設定して、
転送制御を行うものである（第７図参照）。

このようになる上記実施例のデータ伝送装置では、前述
したような第５図に示すデータ伝送指定テーブルを作製
し、このデータ伝送指定テーブルをノードに接続される
ホスト機器または先ファイバ伝送路経由でコモンメモリ
１１に設定する。

このデータ伝送指定テーブルでは、ＨレベルとＭレベル
の各々のデータに対して、コモンメモリ１１から読み出
し、送信すべきデータに格納されている先頭アドレスと
その送信ワード数とが設定されている。すなわち、コモ
ンメモリ１１に設定される一組の先頭アドレスと送信ワ
ード数の設定が、一つの送信要求に対応するようにされ
ている；第５図に示すデータ伝送指定テ・−プルでは、
このノードの伝送要求はＨレベルに対してはＸ個、Ｍレ
ベルに対してはｙ個とされている。

また、このとき同じくコモンメモリ１１に設定されてい
るＨレベル及びＭレベルのデータの更新周期、すなわち
送信周期ＴｈＳＴｍならびにＭレベルのデータの送信フ
レーム数制限値Ｍｊ　　（データフレームの送信可能時
間において、実際にデータフレームを送信することがで
きるように制限される値）を伝送プロセッサ１４が読み
出し、この読み出された送信周期Ｔｈはデータ送受信制
御回路１２に非同期サービスによる非同期フレーム送信
のための目標トークン巡回時間値の最短値ＴＯＰＲとし
て設定される。

一方、送信周期ＴｍはＴｍタイマ回路１６へ設定され、
Ｔｍタイマ回路１６がタイマ動作を開始する。すなわち
、設定された更新周期、つまり時間周期Ｔｍごとに伝送
プロセッサ１４に割り込み信号１６ａが送出される。

このようなデータが設定されたコモンメモリを各ノード
のデータ処理装置にＨする本発明のデータ伝送装置では
、各ノードにおいて、ホスト機器インターフェイス制御
回路２１を経由してホスト機器２２からのデータ送信開
始指令を受は取るマイクロコンピュータ回路１つは、伝
送プロセッサ１４に割り込み信号１９ａを送信すること
でデータ送信を開始させる。また、Ｔｍタイマ回路１６
からの割り込み信号１６ａすなわちタイマ時間満了検出
信号１６ａを受けると、伝送プロセッサ１４は第７図に
示すようにＭレベルのデータ送信待行列に再びすべての
ＭレベルのデータＤｍのデータ伝送要求を付け加える。

また、前述したように、ＨレベルのデータＤｈのデータ
伝送要求は、時間周期Ｔｈ以内に必ず全てが、その送信
待行列に付け加えられる。すなわち、データ送受信完了
検出回路１５によりＨレベル、すなわち同期サービスに
よる同期フレームのデータ送信完了を検出すると、再び
Ｈレベルのデータ転送要求をＨレベルのデータ送信待行
列に付け加える。

以上のような伝送制御を行うことにより、前記したよう
に各ノードのＨレベルのデータは時間周期Ｔｈごとに必
ず伝送され、ＭレベルのデータはＦＤＤ　Ｉの非同期サ
ービスと目標巡回タイマ値の設定により時間周期Ｔｍ内
に各ノードごとに分割されて適切に伝送される。すなわ
ち、時間周期Ｔｍ内にＭレベルのデータが、送信フレー
ム数制限値のもとて非同期サービスにより伝送帯域を割
り当てられて伝送されるようにしている。

したがって、プロセス制御システム等のＬＡＮに接続さ
れるコンピュータ（Ｃ）、プログラマブルコントローラ
（ＰＣ）、デジタル計装制御装置（ＤＣ３）等のホスト
機器相互間でやり取りされる各レベルのデータを、上述
したような緊急度に応じた時間単位の周期で送信し、各
ノードでは緊急度に応じた時間以内に各レベルのデータ
を送信し、各ホスト機器では、これを受信して各時間周
期ごとにデータ内容を取り込み、更新し、利用すること
ができる。その結果、高速データ及び低速データを緊急
度に対応した伝送要求に応じて送受信制御することがで
きる。さらに、ＦＤＤＩに本来備わっている機能を用い
ているので、その特徴を損なうことなく、拡張された機
能及び性能を連成することができる。

ここで、本発明のデータ伝送装置により伝送路上を伝送
される第３図のデータフレーム列に関連して、伝送路上
に乗る実際のデータフレームのフォーマットの例につい
て第８図を参照して述べる。

第８図を参照すると、伝送路上に乗るデータフレームの
フォーマットの例がしめされており、この第８図におい
て、プリアンンブルＰＡと共に、スタートデリミツタＳ
Ｄによりデータフレームの始まりが示され、次にフレー
ム制御ＦＣによりデータフレームのレベル、すなわち同
期サービスあるいは非同期サービスの識別がおこなわれ
得る。

そして相手ノードアドレスＤＡ、送信ノードアドレスＳ
Ａによりマルチキャストアドレス方式を用いてノードア
ドレスを指定すると共に、相手サービスアクセスポイン
トＤＳＡＰ、送信サービスアクセスポイント５ＳＡＰ及
びコマンドＣにより本発明の伝送データフレームである
ことを指定する。

なお、データワード数ＷＮ及びコモンメモリ先頭アドレ
スＡＤＲ３は、第５図で示される送信ワード数及びコモ
ンメモリ先頭アドレスの設定データに一致する。さらに
、送信すべき送信データＤＡＴＡＯ−ｎまでを指定し、
ＡＮＳＩＣＲＣ３２によるフレームチエツクシーケンス
ＦＣＳを指定する。さらに、エンドデリミツタＥＤによ
りデータフレームの終わりが示され、次のデータフレー
ムのためにフレームステータスが指定される。

ここで、ノードが伝送路上のデータフレームを受信する
と、受信されたデータフレームは光トランシーバ１３ａ
、１３ｂを経由してデータ送受信制御回路１２によりデ
ュアルポートメモリ回路１７に格納される。伝送プロセ
ッサ１４は、データ送受信完了検出回路１５からの受信
完了検出信号１５ａを受けると、本発明でいうデータフ
レームか否かの検出を行い、該当する場合には、データ
フレーム中の格納すべきコモンメモリアドレスを読み出
し、受信されたデータをＤＭＡ制御回路２０を用いてデ
ュアルポートメモリ回路１７からコモンメモリ回路１１
へ転送する。したがって、受信したデータは各ノードの
データ処理装置のコモンメモリ１１上に指定した時間周
期で格納され、したがって常に最新状態で更新されるこ
とになる。

上述してきたように、上記実施例では、各ノードのデー
タ処理装置内にハードウェアとしてコモンメモリを設け
ることでノードに接続されるホスト機器は、前述したデ
ータ伝送動作とは無関係にコモンメモリ上で更新されて
いる最新データを読み出して使用でき、また、コモンメ
モリにデータを書き込むだけで伝送動作を意識すること
なしに、各ノード間で情報の交換が可能となる。さらに
、デュアルポートメモリ回路を設けることで、受信した
データフレームを一時的に格納することができ、内容判
定後に最後のデータ格納場所であるコモンメモリの所定
アドレスに格納する。その際、コモンメモリへの格納は
、Ｐバス側からデータを読み出してＤＭＡ　（ダイレク
トメモリアクセス）転送し、このＤＭＡ転送と同時にＴ
バス側からは受信データの格納を行なえることで、Ｔバ
スおよびＰバスの転送能力を有効に利用することが可能
となる。

なお、受信動作は、一定の決まりきった処理であるが、
常に連続して処理する必要があり、このためにＦＤＤＩ
を専用に制御する伝送プロセッサ１４が備えられ、また
、比較的、時間にゆとりがあるが複雑な手順処理を必要
とするホスト機器とのインターフェイス処理あるいは伝
送プロトコル処理に専用のマイクロコンピュータ回路１
９を設けることで伝送処理にかかる負荷を分散すると共
に、これらのマイクロプロセッサとして、市販されてい
る汎用のマイクロコンピュータＬＳＩ等を用いてハード
ウェアを構成することができ、安価かつコンパクトに構
成することができる。

なお、上述実施例では、伝送路に光ファイバを用いた場
合について述べたが、本発明は、これに限るものではな
く、第１図あるいは第６図に示す構成をとれば、同軸ケ
ーブルあるいは空間伝送にしても良く、また光フアイバ
ケーブルとの混在構成としても良い。

また、上記実施例では、各ノードの送信要求の待行列を
ＦＤＤＩの同期サービス及び非同期サービスに対応して
２稲類としたが、非同期サービスの待行列をソフトウェ
ア処理により何種類かのＭレベルデータの送信要求待行
列に分類して、これを更にデータの緊急度に応じてレベ
ル分けすることもできる。

また、送信要求待行列への再設定のタイミングは、自局
の送信完了を検出したのちとしたが、本発明の方式では
、全てのノードが常にデータを受信していることから自
局ノー、ドの次のノードの受信、または各ノードにとり
特定ノードからの受信を検出した時点でも行うことがで
きる。

さらに、本発明のデータフレーム構成例では、相手ノー
ドアドレスＤＡとしてマルチキャストアドレス方式を用
いており、この方式の場合には、ノードを指定するマル
チキャストアドレスを各ノードに設定することとなるが
、この方式を用いないノードと伝送路上で混在してもな
んら問題なくデータの伝送が可能となる。

また、本発明の上記実施例では、受信したデータフレー
ムはすべてコモンメモリに格納されるが、すべてのノー
ドのデータ処理装置では、必ずしも全ての受信データを
必要としない場合がある。このようなノードのデータ処
理装置に対しては、デュアルポートメモリ回路に格納さ
れた時点で、データフレーム中に含まれているコモンメ
モリ格納アドレスを判定し、そのノードのデータ処理装
置にとり必要でないデータの場合には、コモンメモリへ
の転送を中止する。したがって、その際には、コモンメ
モリの容量は、必要量のみで良くハードウェアの削減が
可能となるものである。

〔発明の効果〕

以上説明してきたように、本発明のデータ伝送装置によ
れば、プロセス制御システムのＬＡＮに接続されるコン
ピュータ、プログラマブルコントローラ、デジタル計装
制御装置等の機器相互間で受は渡される各レベルのデー
タを、緊急度に応じた時間単位の周期で常に発生するデ
ータと実兄的な伝送要求に応じて発生するデータとに分
け、各ノードでは緊急度に応じた時間以内に各レベルの
データをマルチキャスト通信を用いて周期的に送信制御
し、各機器ではこれを受信して各周期ごとにデータ内容
を取り込み、更新、利用し、さらにノードから送信され
るデータは各レベルの優先度に応じて低速レベルのデー
タに優先して高速レベルのデータを伝送路上に送信する
ようにしたので、高速データ及び低速データを緊急度に
対応した転送要求に応じて伝送制御することかでき、ま
た、データ伝送制御のために市販のマイクロプロセッサ
を用いることができるので、安価かつコンパクトに構成
することができる。また、ＦＤＤ　Ｉを利用しているの
で、ＦＤＤＩが本来備える優れた確定性、自己回復性、
拡張性を損なうことがない。

さらに、全てのノードでは、各ノードが送信したマルチ
キャスト通信のデータフレームを同時に受信し、そのデ
ータフレーム中に設定されているアドレス情報から受信
したデータを指定されたコモンメモリに格納することで
各ノード、すなわち各ノードのデータ処理装置に接続さ
れた各機器から送信されるデータ内容をコモンメモリ上
にて各レベルで設定した時間周期ごとに更新することが
可能となる。したがって、各ノードに接続された各機器
は、このコモンメモリの所定のアドレスのデータをアク
セスすることでＬＡＮ上で情報交換されているデータを
直ちに読み出すことが＝１能となり、また、本発明の全
てのノードでは、同一共通のデータを共有することとな
り、容易にいつでもそのデータを利用することができる
という効果を奏する。

【図面の簡単な説明】第１図は、本発明によるデータ伝送装置を用いて構成さ
れるＬＡＮシステムの一実施例の構成図、第２図は、本
発明によるデータ処理装置の一実施例のブロック図、第３図は、本発明によるデータ処理装置の伝送路上への
データの送信タイミングの一実施例を示すチャート図、第４図は、本発明のデータ伝送装置のシステム構成で定
まる伝播遅延時間の一例を示すチャート図、第５図は、本発明のデータ伝送装置に用いられるデータ
伝送指定テーブルの一実施例を示す説明図、第６図は、第１図に示すＬＡＮシステムが障害ヲ起こし
た場合に、このＬＡＮシステムの再構成機能を示す説明
図、第７図は、本発明のデータ伝送装置に用いられる同期サ
ービス、非同期サービスのデータ送１ａ待行列の一実施
例を示す説明図、第８図は、本発明のデータ伝送装置で伝送されるデータ
フレームの一実施例の説明図、第９図ａ、ｂは、それぞ
れ本発明に用いられるＦＤＤＩの同期、非同期フレーム
の送信とトークンの送信タイミングを示すチャート図で
ある。１１・・・コモンメモリ、１２・・・データ送受信制御
回路、１３ａ、１３ｂ・・・トランシーバ、１４・・・
伝送プロセッサ、１５・・・データ送受信完了検出回路
、１６・・・タイマ回路、１７・・・デュアルポートメ
モリ回路、２０・・・ダイレクトメモリアクセス回路、
Ｄｈ・・・Ｈレベルデータ、Ｄｍ・・・Ｍレベルデータ
、ＴｈＳＴｍ・・・更新周期、Ｌｌ、Ｌ２・・・伝送路
。

Claims

【特許請求の範囲】１、同期サービス及び非同期サービスの処理機能を備え
たファイバ分散データインターフェイスを有するデータ
処理装置を各ノードに配置し、これらの各ノードを伝送
路によってリング状に接続してデータを伝送するデータ
伝送装置において、前記各ノードのデータ処理装置は、
データの送受信を制御するデータ送受信制御回路と、デ
ータの伝送制御をつかさどる伝送プロセッサと、前記伝
送路へデータを送信または受信するトランシーバと、前
記伝送路上のデータの受信完了または自局のデータの送
信完了を検出するデータ送受信完了検出回路と、データ
の送信周期のタイミングを前記伝送プロセッサに与える
タイマ回路と、前記トランシーバから受信したデータを
一時的に格納するデュアルポートメモリ回路と、送受信
されるデータ中のアドレス情報を用いて、このデータを
対応するメモリアドレスに格納、または記憶するコモン
メモリと、前記デュアルポートメモリ回路に格納された
受信データを前記コモンメモリに転送するためのダイレ
クト・メモリ・アクセス回路とを備え、前記各ノードの
前記データ処理装置に接続される機器間で更新されるデ
ータを緊急度に応じて複数個のレベルのデータに分類し
、かつ前記各データ処理装置にて共通なアドレスを持つ
ように設定された前記コモンメモリ上に一意のアドレス
を有するデータとして割り付け、さらに前記複数個のレ
ベルのデータに対応して前記各データ処理装置に共通な
複数個の更新周期を設定し、これらの更新周期を前記同
期サービス及び前記非同期サービスの処理機能に関係付
け、前記同期サービス及び前記非同期サービスに関係付
けられた更新周期が各レベルのデータごとに対応した時
間周期となるようにデータを伝送制御したことを特徴と
するデータ伝送装置。２、前記緊急度に応じて分類されるデータを高速レベル
及び低速レベルの２種類に分類すると共に、前記更新周
期を短い更新周期及び長い更新周期の２種類に設定し、
前記全てのデータ処理装置の同期サービスによる高速レ
ベルデータの送信時間の和が前記短い更新周期よりも少
なくなるように前記各データ処理装置のデータ数を設定
し、さらに低速レベルデータに対応する非同期サービス
のための目標トークン巡回時間として前記短い更新周期
を設定し、前記高速レベルデータに対応するレベルのデ
ータ伝送要求は、前記データ送受信完了検出回路により
データ送信完了を検出すると、前記短い更新周期内にお
いて、前記高速レベルデータに対応するレベルのデータ
送信待行列に、必ず全てが付け加えられ、かつ前記タイ
マ回路からのタイマ時間の満了検出信号を受けると、前
記伝送プロセッサは、前記低速レベルデータに対応する
レベルのデータ送信待行列に再び全ての低速レベルのデ
ータ伝送要求を付け加えてデータ伝送制御を行うことを
特徴とする請求項１記載のデータ伝送装置。３、前記長い更新周期内に、前記低速レベルデータが前
記非同期サービスにより伝送帯域を割り当てられて伝送
されるようにしたことを特徴とする請求項２記載のデー
タ伝送装置。