JPH0345021A - Communication equipment - Google Patents
Communication equipmentInfo
- Publication number
- JPH0345021A JPH0345021A JP17909289A JP17909289A JPH0345021A JP H0345021 A JPH0345021 A JP H0345021A JP 17909289 A JP17909289 A JP 17909289A JP 17909289 A JP17909289 A JP 17909289A JP H0345021 A JPH0345021 A JP H0345021A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- microcomputer
- circuit
- communication channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 19
- 239000013078 crystal Substances 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 1
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
この発明は、通信チャネルの切替えをマイクロコンピュ
ータで制御するようにした通信装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to a communication device in which communication channel switching is controlled by a microcomputer.
(従来の技術)
一般に、複数のチャネルを受信できるようにした通信装
置においては、通信チャネルの切替えをマイクロコンピ
ュータで制御するようにしている。(Prior Art) Generally, in a communication device capable of receiving a plurality of channels, switching of communication channels is controlled by a microcomputer.
第3図はこの種の通信装置における従来のマイクロコン
ピュータの概略構成を示しており、中央処理装置(以下
CPUと称す)21と、コンデンサ22.23、水晶振
動子24、抵抗25およびインバータアンプ26からな
る水晶発振回路とを備えている。この水晶発振回路はコ
ンデンサ、水晶振動子、抵抗等の定数に応じた発振周波
数で発振し、この周波数のクロック信号をCPU21に
供給する。これにより、CPU21が動作する。FIG. 3 shows a schematic configuration of a conventional microcomputer in this type of communication device, which includes a central processing unit (hereinafter referred to as CPU) 21, capacitors 22, 23, crystal oscillator 24, resistor 25, and inverter amplifier 26. It is equipped with a crystal oscillation circuit consisting of. This crystal oscillation circuit oscillates at an oscillation frequency according to constants of the capacitor, crystal oscillator, resistor, etc., and supplies a clock signal of this frequency to the CPU 21. This causes the CPU 21 to operate.
専一
(発明角q決しようとする課題)
しかしながら、このような通信装置においては、クロッ
ク信号の周波数の高調波成分が受信バンド内に落ち込ん
で、通信周波数のひとつ又は幾つかと一致し、希望の通
信チャネルを受信したときにビートが発生し受信信号の
歪み率が悪化することがある。However, in such communication devices, the harmonic components of the clock signal frequency fall within the reception band and coincide with one or more of the communication frequencies, causing the desired frequency to be lost. When receiving a communication channel, beats may occur and the distortion rate of the received signal may worsen.
その為、従来はクロック信号の周波数の高調波が通信装
置に飛び込まないようにするために、機器間のレイアウ
トに苦労しtこり、厳重なシールドを施す等の必要があ
り、これにより機器の形状が制約をうけたり、或いは機
器の重量が増加する等の問題点があった。For this reason, in the past, in order to prevent harmonics of the clock signal frequency from entering communication equipment, it was necessary to create a layout between devices, which required strict shielding, etc. There have been problems such as restrictions on the equipment and an increase in the weight of the equipment.
この発明は、上述の問題点に鑑み成されたものであり、
その目的とするところは電気的な対策によってビートの
発生を回避してレイアウトの制約や厳重なシールドの不
要な通信装置を提供することにある。This invention was made in view of the above-mentioned problems,
The purpose is to provide a communication device that avoids the occurrence of beats through electrical measures and does not require layout restrictions or strict shielding.
(課題を鯉決するための手段)
この発明は、上記の目的を達成するために、通信チャネ
ルの切替えをマイクロコンピュータで制御するようにし
た通信装置において、前記マイクロコンピュータにて用
いられるクロック信号を供給する発振回路の発振周波数
を通信チャネルに応じてシフトさせる手段を備え、前記
クロック信号の高調波成分を前記通信チャネルから離す
ことを特徴とするものである。(Means for solving the problem) In order to achieve the above object, the present invention provides a communication device in which communication channel switching is controlled by a microcomputer, in which a clock signal used in the microcomputer is supplied. The invention is characterized in that it includes means for shifting the oscillation frequency of an oscillation circuit according to a communication channel, and the harmonic components of the clock signal are separated from the communication channel.
(作用)
このような構成によれば、クロック信号の高調波成分を
通信チャネルから離すようにしているため、ビートの発
生を回避することができ、これによりレイアウトの制約
や厳重なシールドを不要ならしめることができる。(Function) According to this configuration, since the harmonic components of the clock signal are kept away from the communication channel, it is possible to avoid the occurrence of beats, which eliminates the need for layout constraints and strict shielding. It can be tightened.
(実施例)
第1図は、−船釣な複数チャネルを受信できる通信装置
の主要回路の構成をは略的に示すブロック図である。(Embodiment) FIG. 1 is a block diagram schematically showing the configuration of a main circuit of a communication device capable of receiving a plurality of channels.
同図において、高周波信号入力端子1からの人力信号は
、ミクサー回路2において局発回路6からの局発周波数
信号と混合され、その後IF開回路を経由することによ
って周波数遭択がなされ、更に低周波回路4を経由する
ことにより低周波信号出力端子5に所望の信号が取り出
される。In the figure, a human input signal from a high frequency signal input terminal 1 is mixed with a local frequency signal from a local oscillator circuit 6 in a mixer circuit 2, and then frequency selection is performed by passing through an IF open circuit. By passing through the frequency circuit 4, a desired signal is extracted to the low frequency signal output terminal 5.
局発回路6としては一般的にPLL(Phase L
ocked Loop)回路を用いた周波数シンセサ
イザが使用される。The local oscillator circuit 6 is generally a PLL (Phase L).
A frequency synthesizer using a locked loop) circuit is used.
この周波数シンセサイザの出力周波数は、マイクロコン
ピュータ7によって制御されている。The output frequency of this frequency synthesizer is controlled by a microcomputer 7.
ここで、米国の自動車電話の周波数を例にとって説明す
る。米国の自動車電話の無線受信周波数は869.04
〜893.97MHzの範囲であり、30KHz毎に受
信チャネルが設定されている。Here, an explanation will be given using the frequencies of car telephones in the United States as an example. The radio reception frequency for car phones in the United States is 869.04.
~893.97 MHz, and reception channels are set every 30 KHz.
一方、この種の装置のマイクロコンピュータにおいてC
PUに供給されるクロック周波数は、512MHz、1
0.24MHzといった周波数であることが多い。On the other hand, in the microcomputer of this type of device, C
The clock frequency supplied to the PU is 512MHz, 1
Frequency is often 0.24MHz.
ここで、1.0.24MHzのクロック周波数を例にと
ると、仮にクロック発振回路の周波数偏差を±0とする
と、10.24MHzの87倍の高調波が890.88
M Hzとなり、受信周波数の第696CH(現在の
米国自動車電話は870゜03 M Hzを第1CHと
している。)に一致し、希望信号を受信したとき、ビー
トを発生することになる。Here, taking a clock frequency of 1.0.24 MHz as an example, if the frequency deviation of the clock oscillation circuit is ±0, the harmonic of 87 times 10.24 MHz is 890.88.
MHz, which corresponds to the 696th channel of the receiving frequency (current American car telephones have 870°03 MHz as the first channel), and when the desired signal is received, a beat is generated.
また、さらにクロック発振回路に周波数偏差があると、
前記したチャネルだけではなく、隣接したチャネルにも
妨害を与える可能性があるわけで、例えば周波数偏差が
±30ppmあるような発振回路を用いたとすれば、8
7倍の高調波の範囲は890.853MHz〜890.
907MHzとなり、第696CHたけでなく第695
CH(890,85MHz)と第697CH(890,
91M Hz )にもビート発生の可能性かでてくる。Furthermore, if there is a frequency deviation in the clock oscillation circuit,
There is a possibility of causing interference not only to the above-mentioned channels but also to adjacent channels. For example, if an oscillation circuit with a frequency deviation of ±30 ppm is used, 8
The range of the 7th harmonic is 890.853MHz to 890.85MHz.
907MHz, and not only the 696th channel but also the 695th channel
CH (890, 85MHz) and 697th CH (890, 85MHz)
There is also a possibility of beat generation at 91 MHz).
このため、本発明では以上のビート発生を次のようにし
て防止する。Therefore, in the present invention, the above-described beat generation is prevented as follows.
この種の装置のマイクロコンピュータに使用されている
CPUては、データの伝送速度の関係からクロック信号
の周波数の偏差が規定されていて、米国自動車電話の例
では±1100ppとされている。For the CPU used in the microcomputer of this type of device, the frequency deviation of the clock signal is specified in relation to the data transmission speed, and in the example of an American car telephone, it is set to ±1100 pp.
そこで、この実施列では、クロック信号の周波数を+側
へ50ppmたけシフトしておぺ。この場合、この周波
数の偏差は+80〜+20ppmとなり、高調波の周波
数が890.951MHz〜890.898MHzとな
るので、第696CH〜第699CHでビートの発生す
る可能性がある。Therefore, in this implementation column, the frequency of the clock signal is shifted to the + side by 50 ppm. In this case, the frequency deviation is +80 to +20 ppm, and the harmonic frequency is 890.951 MHz to 890.898 MHz, so there is a possibility that a beat will occur in the 696th CH to 699th CH.
しかるに、第696CH〜第699CHのいずれかを受
信しようとする時、マイクロコンピュータの制御によっ
てクロック周波数を一側へ更に1100pp (公称周
波数の一側50ppm)だけ切替えることにする。However, when attempting to receive any of the 696th CH to 699th CH, the clock frequency is further switched to one side by 1100 ppm (50 ppm on one side of the nominal frequency) under the control of the microcomputer.
すると、クロック周波数の偏差は−80〜−20ppm
となり、高調波の周波数が890.809MHz〜89
0.86’2MHzとなり、周波数の最も近い第696
CHとの間でも18KHzも離れるため、ビートの発生
の可能性を回避できることとなる。Then, the deviation of the clock frequency is -80 to -20 ppm
Therefore, the harmonic frequency is 890.809MHz ~ 89
0.86'2MHz, which is the closest frequency to the 696th
Since there is a distance of 18 KHz from the CH, the possibility of beat generation can be avoided.
尚、ここで米国の自動車電話の1チヤネルあたりの帯域
は±15KHzであり、この帯域内に妨害波が落ち込む
と何等かのビートの発生する可能性が出ると考えている
。Note that the band per channel of car telephones in the United States is ±15 KHz, and we believe that if interference waves fall within this band, there is a possibility that some kind of beat may occur.
第2図は、第1図に示した通信装置におけるマイクロコ
ンピュータの実施例を示すブロック図である。なお、第
2図において第3図に示した従来のマイクロコンピュー
タと同様の作用を果す部分には説明の便宜上同じ符号を
付す。FIG. 2 is a block diagram showing an embodiment of the microcomputer in the communication device shown in FIG. 1. In FIG. 2, the same reference numerals are given to parts that perform the same functions as those of the conventional microcomputer shown in FIG. 3 for convenience of explanation.
この実施例では、第3図に示した従来のマイクロコンピ
ュータに抵抗11、容量可変ダイオード12およびコン
デンサ13を付加して構成され、CPU21は5vおよ
びOVの電圧を遣択的に抵抗11を介して容量可変ダイ
オード12に印加している。容量可変ダイオード12は
5vの電圧を印加されたときと、ovの電圧を印加され
たときとでそれぞれ異なる容量を持つこととなる。これ
により、水晶発振回路の定数が変化し、クロック信号の
周波数を変更することができる。In this embodiment, a resistor 11, a variable capacitance diode 12, and a capacitor 13 are added to the conventional microcomputer shown in FIG. The voltage is applied to the variable capacitance diode 12. The variable capacitance diode 12 has different capacitances when a voltage of 5V is applied and when a voltage of OV is applied. This changes the constant of the crystal oscillation circuit, making it possible to change the frequency of the clock signal.
さて、通常のチャネル受信では、容量可変ダイオード1
2の印加電圧を5Vに設定する。Now, in normal channel reception, variable capacitance diode 1
Set the applied voltage of step 2 to 5V.
すると、クロック信号の周波数は5Vの電圧が印加され
たときの容量可変ダイオード12の容量値に応じた水晶
発振回路の定数に基づき公称周波数の+側50ppmと
なる。Then, the frequency of the clock signal becomes 50 ppm on the plus side of the nominal frequency based on the constant of the crystal oscillation circuit according to the capacitance value of the variable capacitance diode 12 when a voltage of 5V is applied.
この状態においては、前述したように、ビートが発生す
る特定チャネル、つまり第696CH〜第699CHを
受信する場合を除き、希望の通信チャネルを受信した際
にビートが発生することはない。In this state, as described above, a beat will not occur when a desired communication channel is received, except when receiving a specific channel where a beat occurs, that is, the 696th CH to the 699th CH.
次に、ビートが発生する第696CH〜第699CHを
受信する場合には、容量可変ダイオード12の印加電圧
をOVとする。Next, when receiving the 696th CH to 699th CH in which a beat occurs, the voltage applied to the variable capacitance diode 12 is set to OV.
すると、5vから0■に印加電圧が降下したときの容量
可変ダイオード12の容量値に応じた水晶発振回路の定
数に基づいて、クロック信号の周波数は一側へ1100
pp (公称周波数の一側50ppm)だけシフトされ
る。Then, based on the constant of the crystal oscillator circuit that corresponds to the capacitance value of the variable capacitance diode 12 when the applied voltage drops from 5V to 0V, the frequency of the clock signal changes to 1100V to one side.
pp (50 ppm on either side of the nominal frequency).
この状態においては、クロック信号の周波数の偏差は−
80〜−20ppmとなるため、高調波の周波数は89
0.809 M Hz〜890.862 M Hzとな
り、周波数の最も近い第696CHとの間でも18KH
zもの周波数1扁差を得ることができ、ビートの発生を
確実に回避することができる。In this state, the deviation of the frequency of the clock signal is −
Since it is 80 to -20 ppm, the harmonic frequency is 89
The frequency is 0.809 MHz to 890.862 MHz, and even with the nearest 696th frequency, it is 18KH.
It is possible to obtain a frequency difference of as much as z, and it is possible to reliably avoid the occurrence of beats.
このように、本実施例装置によれば、マイクロコンピュ
ータのCPU21に対してクロック信号を供給する水晶
発振回路の発振周波数を通信チャネルに応じてシフトさ
せ、クロック信号の高周波成分を通信チャネルから離す
ことにより、ビートの発生を回避することができ、これ
によりレイアウトの制約や厳重なシールドの不要な通信
装置を提供することが可能となる。As described above, according to the device of this embodiment, the oscillation frequency of the crystal oscillation circuit that supplies the clock signal to the CPU 21 of the microcomputer is shifted in accordance with the communication channel, and the high frequency component of the clock signal is separated from the communication channel. This makes it possible to avoid the occurrence of beats, thereby making it possible to provide a communication device that does not require layout restrictions or strict shielding.
尚、以上の実施例では米国自動車電話の場合を例にとり
説明したが、周波数シフト量は種々の通信装置により異
なり、要するにクロック発振周波数の高調波と受信バン
ドとの間においてビートの発生が生じないように設定す
れば良い。In the above embodiment, the case of a car phone in the United States was explained as an example, but the amount of frequency shift varies depending on various communication devices, and in short, no beat occurs between harmonics of the clock oscillation frequency and the receiving band. You can set it like this.
以上の説明で明らかなよう1と、本発明によれば、電気
的にビートの発生をを回避させることができるので、こ
のため機器内のレイアウトに制約を受けたり、厳重なシ
ールドを施す必要がなくなり、この種の装置の小型軽量
化を達成することができる。As is clear from the above explanation, 1. According to the present invention, it is possible to avoid the occurrence of electrical beats, so there is no need for restrictions on the internal layout of the device or the need for strict shielding. This makes it possible to reduce the size and weight of this type of device.
第1図は通信装置の受信部の構成を概略的に示すブロッ
ク図、第2図は本発明の一実施例を適用したマイクロコ
ンピュータを示す図、第3図は従来装置の構成を示す回
路図である。
1・・・高周波信号入力端子、2・・・ミクサー回路、
3・・・JF開回路4・・・低周波回路、5・・・低周
波信号出力端子、6・・・局発回路、7・・・マイクロ
コンピュータ、11.25・・・抵抗、12・・・容量
可変ダイオード、13,22.23・・・コンデンサ、
21・・・中央処理装置、24・・・水晶振動子、26
・・・インバータアンプFIG. 1 is a block diagram schematically showing the configuration of a receiving section of a communication device, FIG. 2 is a diagram showing a microcomputer to which an embodiment of the present invention is applied, and FIG. 3 is a circuit diagram showing the configuration of a conventional device. It is. 1...High frequency signal input terminal, 2...Mixer circuit,
3... JF open circuit 4... Low frequency circuit, 5... Low frequency signal output terminal, 6... Local oscillator circuit, 7... Microcomputer, 11.25... Resistor, 12. ...Variable capacitance diode, 13,22.23...Capacitor,
21...Central processing unit, 24...Crystal resonator, 26
...Inverter amplifier
Claims (1)
るようにした通信装置において、前記マイクロコンピュ
ータにて用いられるクロック信号を供給する発振回路の
発振周波数を通信チャネルに応じてシフトさせる手段を
備え、前記クロック信号の高調波成分を前記通信チャネ
ルから離すことを特徴とする通信装置。A communication device in which communication channel switching is controlled by a microcomputer, comprising means for shifting the oscillation frequency of an oscillation circuit that supplies a clock signal used by the microcomputer according to the communication channel, A communication device characterized in that harmonic components are separated from the communication channel.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17909289A JPH0345021A (en) | 1989-07-13 | 1989-07-13 | Communication equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17909289A JPH0345021A (en) | 1989-07-13 | 1989-07-13 | Communication equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0345021A true JPH0345021A (en) | 1991-02-26 |
Family
ID=16059921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17909289A Pending JPH0345021A (en) | 1989-07-13 | 1989-07-13 | Communication equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0345021A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06260960A (en) * | 1993-03-05 | 1994-09-16 | Keisatsu Univ Kouchiyou | Method and circuit for preventing degradation in receiving sensitivity of radio equipment |
US8185071B2 (en) | 2008-11-27 | 2012-05-22 | Sony Corporation | Tuner module |
-
1989
- 1989-07-13 JP JP17909289A patent/JPH0345021A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06260960A (en) * | 1993-03-05 | 1994-09-16 | Keisatsu Univ Kouchiyou | Method and circuit for preventing degradation in receiving sensitivity of radio equipment |
US8185071B2 (en) | 2008-11-27 | 2012-05-22 | Sony Corporation | Tuner module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04361433A (en) | Frequency source circuit in radiotelephone | |
EP0385181B1 (en) | Tuner station selecting apparatus | |
WO1998036491A1 (en) | Voltage controlled ring oscillator frequency multiplier | |
US7541849B2 (en) | Phase locked circuit | |
JP2001127554A (en) | Voltage controlled oscillator | |
KR100290670B1 (en) | Fast lock-up circuit of frequency synthesizer using pll | |
JP2559005B2 (en) | Double super tuner | |
JPH0345021A (en) | Communication equipment | |
JP4076558B2 (en) | AM / FM radio receiver and local oscillation circuit used therefor | |
US7271671B2 (en) | Arranging a crystal to generate an oscillating signal | |
JPH08298459A (en) | Frequency synthesizer | |
JPH05227052A (en) | Synthesizer receiver | |
JPS61103324A (en) | Synthesizer circuit of radio communication equipment | |
JPH02112323A (en) | Radio communication equipment | |
KR930007103B1 (en) | Lsi of digital freq. syn. for a small size wireless | |
JP3248453B2 (en) | Oscillator | |
JP2732625B2 (en) | Phase locked loop | |
JPH05122168A (en) | Radio telephone equipment | |
JPS63164619A (en) | Phase locked loop circuit | |
JP2004040562A (en) | Reference frequency generation method using standard wave and equipment | |
JPH0130332B2 (en) | ||
JPS6364092B2 (en) | ||
JPS6166416A (en) | Digital tuning device | |
JPH02192318A (en) | Frequency synthesizer | |
JPS601926A (en) | Transmitter and receiver for very high frequency band |