JPH034126B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は立ち上がり時間1ns以下の超高速信号
を扱う超小型の分布定数型電磁遅延線に係り、特
に、チツプ型の構成に好適する特性の良好な分布
定数型電磁遅延線に関する。

〔従来の技術〕

従来、分布定数型電磁遅延線としては、片面に
接地電極の形成された誘電体層の対向面に、マイ
クロストリツプ線路を折り曲げたような折れ曲が
り線路を形成してなる構成が知られている。

しかし、このような分布定数型電磁遅延線は、
折れ曲がり線路間で生ずる負の結合が大きく、そ
のため小型化に限界があるうえ超高速信号に使用
する場合には特性も劣る難点がある。

そこで、本発明者は、昭和58年12月27日付で特
願昭58−247506号（特公昭63−57963号公報）を
もつて新規な構成の分布定数型電磁遅延線を提案
した。

すなわち、誘電体を介して折れ曲がり線路とア
ース電極を対向させてなる電磁遅延線において、
その折れ曲がり線路が第１の仮想面とこの第１の
仮想面に間隔Ｔで対向する第２の仮想面とを交互
にピツチＰで折り返されてなり、その間隔Ｔおよ
びピツチＰを０＜Ｔ／Ｐ＜１の範囲に選定したも
のであり、折れ曲がり線路によつて生ずる負の結
合を、正の結合によつて適当に減少もしくは打ち
消すことが可能で、負の結合の影響を抑えて超小
型化および特性の向上を図るものである。

本発明者は、このような分布定数型電磁遅延線
に更に改良を加えた。

〔発明が解決しようとする問題点〕 本発明はこのような状況の下になされたもの
で、一層の小型化、とくにチツプ化が容易で量産
性に富む分布定数型電磁遅延線を得るものであ
る。

〔問題点を解決するための手段〕

このような問題点を解決するために本発明の分
布定数型電磁遅延線は、ピツチＰの1/2の間隔を
置いて積層された帯状の複数の単位導線路の内、
一つ置きの単位導線路を他の単位導線路の中心線
に対して間隔Ｔだけその中心線をずらして配置
し、かつそれら単位導線路をその間隔Ｔと直交す
る方向の端部で順次直列接続するともにそのピツ
チＰおよび間隔Ｔを０＜Ｔ／Ｐ＜１の範囲で選定
して等価的に単層ソレノイド状にスペース巻きさ
れたインダクタンス素子を形成し、それら単位導
線路と対向しかつ単位導線路より若干大きな形状
を有する接地電極を、そのインダクタンス素子に
おける隣合う単位導線路間の内、規則的な位置に
ある単位導線路間において誘電体を介して配置
し、間隔Ｔ方向の片端面側でその接地電極を単位
導線路より僅かに突出させて互いに共通接続して
構成されている。

〔作用〕

このような手段により本発明は、積層された単
位導線路の内、一つ置きの単位導線路が残りの単
位導線路の中心線に対して間隔Ｔだけ中心線をず
らして配置されてなるから、単位導線路によつて
実質的にソレノイド状に巻かれたかの如きインダ
クタンス素子が形成され、そのインダクタンス素
子に誘電体を介して対向された接地電極によつて
分布定数型電磁遅延線が構成される。

しかも、ピツチＰおよび間隔Ｔを０＜Ｔ／Ｐ＜
１の範囲で選定すると、超小型で良好な遅延特性
が維持される。

〔実施例〕

以下本発明の実施例を説明する。

第１図は本発明の分布定数型電磁遅延線の一実
施例を構成するインダクタンス素子の展開図であ
る。

図において、銅箔等からなる薄く細長い導線路
１には、導線路１の長手方向に直交する一対の第
１の折曲部２ａ，２ｂ（実線）および一対の第２
の折曲部３ａ，３ｂ（破線）が、長さＬの間隔を
置いて交互に形成されている。

第１の折曲部２ａ，２ｂおよび第２の折曲部３
ａ，３ｂの個々は、長さＰ／２（Ｐは後述するよ
うにインダクタンス素子８のピツチ）の間隔で対
をなして平行に形成されるとともに各々同方向へ
折り曲げられるようになつているが、隣合う第
１、第２の折曲部２ａ，２ｂと３ａ，３ｂとは逆
方向へ折り曲げられるようになつている。

導線路１において、第２の折曲部の一方３ｂと
第１の折曲部の一方２ａ間の長さＬの部分には、
導線路１の長手方向に沿う両端縁部１ａ，１ｂの
うち片端縁部１ａ（図中下側）に、隣合う第２、
第１の折曲部３ｂ，２ａに至らない長さでコ字状
の切除部４が形成されている。

また、第１の折曲部の他方２ｂと第２の折曲部
の他方３ａ間の長さＬの部分には、反対側の端縁
部１ｂに同様なコ字状の切除部５が形成され、全
体として導線路１には、切除部４，５が千鳥状に
形成されている。

ここで、第１図中導線路１の下側に切除部４の
形成された長さＬ部分を第１の単位導線路６と
し、上側に切除部５の形成された長さＬ部分を第
２の単位導線路７とすれば、導線路１は、第１、
第２の折曲部２ａと２ｂ，３ａと３ｂで挟まれた
長さＰ／２部分を介して第１、第２の単位導線路
６，７が交互に一体的に連結して形成されてい
る。

そして、第１の単位導線路６の中心線Ｑと第２
の単位導線路７の中心線Ｒの間には間隔Ｔが生ず
る。すなわち、第１、第２の単位導線路６，７は
互いに間隔Ｔずれて配置されている。

このような導線路１が、第１、第２の折曲部２
ａ，２ｂと３ａ，３ｂで交互に折り曲げられ、第
２図に示すように、第１、第２の単位導線路６，
７が互いに面対向するインダクタンス素子８が形
成されている。

なお、第２図中符号Ｐは折れ曲げられたインダ
クタンス素子８のピツチであり、符号Ｗはインダ
クタンス素子８の幅である。

このインダクタンス素子８は、第１、第２の単
位導線路６，７の中心線Ｑ，Ｒが間隔Ｔだけ離れ
て配置されているから、第２図中の矢印の方向に
電流の向きを定めると、第３図のように実質的に
導体ＡをピツチＰ、間隔Ｔで単層ソレノイド状に
スペース巻線したインダクタンス素子と等価に構
成されている。但し、幅Ｗや間隔Ｔは導体間の中
心間の距離である。

第４図〜第６図は上述したインダクタンス素子
８を用いた本発明の分布定数型電磁遅延線の一実
施例を示す平面図、側面図および正面図（一部断
面で示す）である。

図において、第２図で示したインダクタンス素
子８の対向する第１、第２の単位導線路６，７間
には、例えばふつ素樹脂等からなる誘電体９が配
置されており、各誘電体９内には接地電極１０が
第１、第２の単位導線路６，７と平行かつ面対向
するようにして配置されている。

さらに、接地電極１０は、第１、第２の単位導
線路６，７に対してこれらとは間隔Ｔ方向に若干
大きな形状を有し、インダクタンス素子８の片端
面側、すなわち切除部４側（第６図中下面側）に
て僅かに突出して共通接地電極１１によつて共通
接続されて分布定数型電磁遅延線が構成されてい
る。

このように構成された分布定数型電磁遅延線
は、第１、第２の単位導線路６，７、誘電体９や
接地電極１０が積層されているので、チツプ化に
好適する構成であるが、上述したように間隔Ｔと
ピツチＰの関係を０＜Ｔ／Ｐ＜１の範囲に選定す
ることにより、小型化および特性の向上が容易で
ある。

具体的には導線路１の切除部４，５の切込みの
深さ、第１の折曲部２ａと２ｂ間の寸法や第２の
折曲部３ａと３ｂ間の寸法Ｐ／２を加減すること
により、容易に達成できる。

また、この分布定数型電磁遅延線の特徴は、ピ
ツチＰや間隔Ｔを小さくしても接地電極１０と第
１、第２の単位導線路６，７間の対向面積を広く
保つことができるので、超小型にしても十分な静
電容量を得ることが極めて容易である。

しかも、インダクタンス素子８の導体断面積を
大きく保つことが可能であるから、損失を小さく
抑えることができる。特に、超高周波では、イン
ダクタンス素子８を形成する導体が板状であるこ
とは、損失を小さくすることからも望ましいこと
である。

さらに、単位導線路６，７の対向面側では、第
１、第２の単位導線路６，７と接地電極１０の両
面が容量形成に寄与しているので、容量形成の上
から効率的である。

そして、超小型化を図るためにインダクタンス
素子８のピツチＰを小さくする場合には、誘電体
９やインダクタンス素子８の厚みを小さくして実
現する手法が考えられるが、この場合にも容量が
増加するので好ましい。

また、上述した構成の分布定数型電磁遅延線で
は、切除部４，５の切込みの深さを調整すること
で、インダクタンス素子８の間隔Ｔを容易に調節
できるから、最適なパルス応答特性を容易に得る
ことができる。

従つて、本発明は、チツプ型に構成しても損失
なくパルス応答特性の良い分布定数型電磁遅延線
を得られる。

むしろ、超小型にすると、静電容量が増加し過
ぎて、特性インピーダンスが目標値より低くなる
おそれがあるが、その場合は、第７図のように接
地電極１２に小さいスリツト１３を複数設けた
り、第８図のように細長いスリツト１４を平行に
形成した櫛型の接地電極１５を用いて、第１、第
２の単位導線路６，７との対向面積を減らせばよ
い。

さらに、第９図に示すように接地電極１０を一
つ置きに除去して、除去した部分は誘電体９のみ
とすれば、第１、第２の単位導線路６，７は片面
のみで接地電極１０と対面して容量が減少するか
ら、静電容量が増加し過ぎるのを抑えることがで
きる。

すなわち、本発明は、各単位導線路６，７間の
うち規則的な位置、例えば各単位導線路６，７間
の全てや１つ置きの単位導線路６，７間に配置す
ればよい。

ところで、上述した実施例の分布定数型電磁遅
延線にあつて、導線路１に設けた切除部４，５は
生産プロセスの一例として設けたもので、各中心
線がずれるように第１、第２の単位導線路６，７
が導線路１に配置されていれば、本発明の目的達
成が可能である。

そして、本発明の分布定数型電磁遅延線は、そ
れを構成する寸法的要素に非常に柔軟性があつて
広い範囲で任意に選定できるとともに、その構
造、生産手段も、第１図〜第９図に示した以外に
も、色々と考えられる。

例えば、上述した導線路１も帯状導体を順次折
れ曲げるのではなく、長さＬの単位誘電体膜の一
面に単位導線路を形成するとともに地面には接地
電極を形成したユニツトを用い、一つ置きの単位
導線路が他の単位導線路の中心線に対して間隔Ｔ
だけその中心線をずらされるようにそのユニツト
を積層し、無電解メツキによつてそれら各単位導
線路を間隔Ｔと直交する方向の端部で順次直列接
続して構成することも可能である。

さらに、チツプ型の積層セラミツクコンデンサ
等の生産手法を改善応用し、単位導線路や接地電
極となる導体を塗布した誘電体としてのセラミツ
ク板を積層し、それを一体に焼成する等の手法も
ある。

このように、各単位導線路は、一体的なものに
限らず、独立したものを積層する構成で実施可能
である。

〔発明の効果〕

以上説明したように本発明の分布定数型電磁遅
延線は、小型化が容易で、特にチツプ化に好適
し、超高速信号に対して良好な特性が得られる。

【図面の簡単な説明】

第１図および第２図は本発明の分布定数型電磁
遅延線を構成するインダクタンス素子を説明する
展開図および斜視図、第３図は第２図のインダク
タンス素子と等価なインダクタンス素子を示す概
略図、第４図〜第６図は本発明の分布定数型電磁
遅延線の一実施例を示す平面図、側面図および正
面図（一部断面で示す）、第７図〜第９図は本発
明の分布定数型電磁遅延線に用いる接地電極の他
の例を示す平面図である。 １……導線路、２ａ，２ｂ……第１の折曲部、
３ａ，３ｂ……第２の折曲部、４，５……切除
部、６，７……単位導線路（第１、第２の単位導
線路）、８……インダクタンス素子、９……誘電
体、１０，１２，１５……接地電極、Ｑ，Ｒ……
中心線。

Claims (1)

1. 【特許請求の範囲】 １ ピツチＰの1/2の間隔を置いて積層された帯
   状の複数の単位導線路の内、一つ置きの単位導線
   路が他の単位導線路の中心線に対して間隔Ｔだけ
   その中心線をずらして配置され、かつ前記各単位
   導線路が前記間隔Ｔと直交する方向の端部で順次
   直列接続され、前記ピツチＰおよび間隔Ｔを０＜
   Ｔ／Ｐ＜１の範囲で選定して等価的に単層ソレノ
   イド状にスペース巻きされたインダクタンス素子
   と、 隣合う前記各単位導線路間の内、規則的な位置
   にある前記単位導線路間において誘電体を介して
   前記単位導線路と対向し、かつ前記単位導線路よ
   り若干大きな形状を有する接地電極であつて、前
   記間隔Ｔ方向の片端面側に前記単位導線路より僅
   かに突出するようにして配置されるとともに前記
   片端面側で互いに共通接続された接地電極と、 を具備してなることを特徴とする分布定数型電
   磁遅延線。 ２ インダクタンス素子が、単位導線路を一体的
   に連結した導線路を交互に折り曲げて形成されて
   なる特許請求の範囲第１項記載の分布定数型電磁
   遅延線。 ３ インダクタンス素子が、独立した単位導線路
   を電気的に直列接続して形成されてなる特許請求
   の範囲第１項記載の分布定数型電磁遅延線。