JPH0338086A - Formation of conductor pattern in flexible printed-wiring board - Google Patents
Formation of conductor pattern in flexible printed-wiring boardInfo
- Publication number
- JPH0338086A JPH0338086A JP17376689A JP17376689A JPH0338086A JP H0338086 A JPH0338086 A JP H0338086A JP 17376689 A JP17376689 A JP 17376689A JP 17376689 A JP17376689 A JP 17376689A JP H0338086 A JPH0338086 A JP H0338086A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- film
- plating
- conductive
- flexible printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 65
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 238000007747 plating Methods 0.000 claims abstract description 35
- 239000010408 film Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000010409 thin film Substances 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、フレキシブルプリント配線板における導体パ
ターンの形成方法に関し、特に近年フレキシブルプリン
ト配線板において要求されている微細な導体パターンの
形成方法に関する。DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a method for forming a conductor pattern on a flexible printed wiring board, and particularly to a method for forming a fine conductor pattern that has been required in recent years for flexible printed wiring boards.
(従来:の技術)
近年、電卓をはじめとする、時計、カメラ、ラジオ等の
電子機器は、そのパーソナル化に伴って、小型化、S型
化、或いは軽量化への要求か強まっており、これらの電
子機器の小型軽量化の一翼を担うものとして、ICチッ
プ等の電子部品を実装して、電子機器内に装着されるフ
レキシブルプリント配線板が多用されてきている。そし
て。(Conventional technology) In recent years, as electronic devices such as calculators, watches, cameras, and radios have become more personal, there has been an increasing demand for them to be smaller, S-shaped, or lighter. As a part of making these electronic devices smaller and lighter, flexible printed wiring boards, which are mounted with electronic components such as IC chips and installed inside the electronic devices, have been widely used. and.
この種のフレキシブルプリント配線板においても、当然
より一層の小型軽量化への要求か強まっており、具体的
には導体パターンをより微細なものとすることによる高
密度化への要求が強まっている。For this type of flexible printed wiring board, there is naturally an increasing demand for further reduction in size and weight, and specifically, there is a growing demand for higher density by making the conductor patterns even finer. .
従来、フレキシブルプリント配線板において導体パター
ンを形成する際には、次のようj(方法か採られていた
。Conventionally, when forming conductive patterns on flexible printed wiring boards, the following method has been adopted.
まず、第6図に示すようにフィルム(21)上に、例え
ば銅泊を貼着することによって導体層(22)を形成す
る。First, as shown in FIG. 6, a conductor layer (22) is formed on the film (21) by, for example, adhering copper foil.
次に、第7図に示すように導体層(22)上に、例えば
トライフィルムを貼着し、このドライフィルムを露光・
現像することにより、エツチングレジスト(23)を形
成する。Next, as shown in FIG. 7, for example, a try film is pasted on the conductor layer (22), and this dry film is exposed and exposed.
By developing, an etching resist (23) is formed.
次に、第8図に示すようにエツチングにより不要な導体
Jl(22)を除去し、導体パターン(24)を形成す
る。Next, as shown in FIG. 8, unnecessary conductor Jl (22) is removed by etching to form a conductor pattern (24).
最後に、第9図に示すようにエラチンブレジス)−(2
3)を除去する。Finally, as shown in FIG.
3) Remove.
(発明が解決しようとする課題)
しかしながら、導体Pa (22)の不要部分をエツチ
ング除去することによって導体パターン(24)を形成
する従来の方法にあっては、次のような課題かあった。(Problems to be Solved by the Invention) However, the conventional method of forming the conductor pattern (24) by etching away unnecessary portions of the conductor Pa (22) has had the following problems.
導体層(22)の不要部分をエツチングする場合、導体
パターン(24)となる部分の側壁もエツチングされて
しまい、所謂アンダー☆・ント作用を起す。When unnecessary portions of the conductor layer (22) are etched, the sidewalls of the portions that will become the conductor pattern (24) are also etched, causing a so-called under-ant effect.
特に導体、パターン(24)を微細なものとした場合に
は、このアンダーカット作用によって導体パターン(2
4)が異常に細くなってしまい、信頼性か劣化してしま
うといった問題が生していた。In particular, when the conductor and pattern (24) are made fine, this undercut effect causes the conductor pattern (24) to be fine.
4) became abnormally thin, causing problems such as reliability deterioration.
アンダー力・フト作用によって導体パターン(24)の
側壁か侵される量は、エツチングか垂直方向に゛深くな
るにつれて、すなわち導体層(22)か淳くなるにつれ
て増加するため、導体M (22)を薄くすればアンダ
ーカットを減少させることができるのであるが、導体M
(22)をあまり薄くしてしまうと。The amount of erosion of the side wall of the conductor pattern (24) by the underforce/foot action increases as the etching becomes deeper in the vertical direction, that is, as the conductor layer (22) becomes thinner. Undercutting can be reduced by making the conductor M thinner.
If (22) is made too thin.
これによっても導体パターン(24)の信頼性か劣化し
てしまうため、導体層(22)はさほど薄くすることが
できない。This also deteriorates the reliability of the conductor pattern (24), so the conductor layer (22) cannot be made very thin.
従って、従来の方法にあっては、導体パターン(24)
の幅はさほど薄くすることができない導体層(22)の
厚さと同程度まで細くすることが限界とされていた。Therefore, in the conventional method, the conductor pattern (24)
The limit was to reduce the width to the same level as the thickness of the conductor layer (22), which cannot be made very thin.
本発明は以上のような実状に鑑みてなされたものであり
、その目的は、信頼性の高い微細な導体パターンを容易
に形成することかできる方法を提供することにある。The present invention has been made in view of the above-mentioned circumstances, and an object thereof is to provide a method by which highly reliable fine conductor patterns can be easily formed.
(課題を解決するための手段及び作用)以上のようなa
l!題を解決するために本発明の採った手段は、第1I
jJ〜第5 UAに示すように、「下記(a)〜(e)
工程を含むことを特徴とするフレキシブルプリント配線
板(10)における導体パターン(11)の形成方法。(Means and actions for solving the problem) The above a
l! The means taken by the present invention to solve the problem are as follows:
jJ ~ As shown in 5th UA, ``The following (a) ~ (e)
A method for forming a conductor pattern (11) on a flexible printed wiring board (10), the method comprising the steps of:
(a)フィルム(12)上に導電性f!膜(13)を形
成する工程、
(b)l’、を性薄膜(13) L、にメッキレジスト
(14)を形成するT:程、
(c)導電性薄11(13)上にメッキにより導体パタ
ーン(11)を形成する−[8、
(d)メッキレジスト(14)を除去する工程。(a) conductive f! on the film (12); (b) forming a plating resist (14) on the conductive thin film (13) L; (c) forming a plating resist (14) on the conductive thin film (13); (c) forming a plating resist (14) on the conductive thin film (13); Forming the conductor pattern (11) - [8, (d) Step of removing the plating resist (14).
(c)メッキレジスト(14)により覆われていた導電
性薄膜(13)をエツチングにより除去する工程、:1
である。(c) Step 1 of removing the conductive thin film (13) covered with the plating resist (14) by etching.
すなわち、本発明に係るフレキシブルプリント配線板(
lO)における導体パターン(11)の形成方法は、従
来のように導体パターン(24)を工・ンチングによっ
て形成するのではなく、導体パターン(目)をメッキに
よって形成することかできるよう、種々の1:夫を凝ら
したものである。That is, the flexible printed wiring board (
The method for forming the conductor pattern (11) in 1O) involves various methods such that the conductor pattern (eyes) can be formed by plating instead of forming the conductor pattern (24) by etching as in the conventional method. 1: It is an elaborate version of my husband.
f稈i)においては、フィルム(!2)上にITO膜或
いは化学銅J?11等の導電性薄1!11(13)をメ
ッキにより形成するのである。このtlt?1f1rI
IJ(t:+)は。In f culm i), ITO film or chemical copper J? is applied on the film (!2). A conductive thin film 1!11 (13) such as No. 11 is formed by plating. This tlt? 1f1rI
IJ(t:+) is.
後に4体パターン(11)を電気メッキにより形成する
際には7f極となるものであり、また後に導体パターン
(11)を化学メッキにより形成する際にはフィルム(
12)と導体パターン(11)との密着性を高めるため
のものとなるものである。従って、この導電性8N(1
3)は、後に導体パターン(1])を電気メッキにより
形成する際には導電性の高い材料を用いて、また後に導
体パターン(11)を化学メッキにより形成する際には
フィルム(12)と導体パターン(11)のどちらにも
密着性の高い材料を用いて、てきるたけ薄く形成する必
要がある。なぜなら。When the 4-body pattern (11) is later formed by electroplating, it becomes a 7f pole, and when the conductor pattern (11) is formed later by chemical plating, it is used as a film (
12) and the conductor pattern (11). Therefore, this conductivity 8N(1
3) is to use a highly conductive material when later forming the conductor pattern (1) by electroplating, and to use a film (12) when later forming the conductor pattern (11) by chemical plating. Both of the conductor patterns (11) need to be made as thin as possible using a material with high adhesiveness. because.
この導電性Q膜(13)は、導体パターン(11)を形
成した後、不要部分をエツチング除去しなければならな
いものであり、導電性薄IE!(13)を選択的にエツ
チング除去することができない、すなわち導電性薄膜
(13)をエツチング除去する廉に導体パターン(It
)も−緒にエツチング除去されてしまうような場合であ
っても、導電性IIII(13)が薄ければ、導体パタ
ーン(目)をほとんど侵すことなく除去することができ
るからである。尚、導電性fIi!1(13)の材質は
、上述のような条件を満たすものであれば、どのような
ものてもよい。After forming the conductive pattern (11), unnecessary parts of the conductive Q film (13) must be removed by etching, and the conductive thin IE! (13) cannot be selectively etched away, that is, a conductive thin film
(13) is removed by etching the conductive pattern (It
) is removed by etching at the same time, if the conductive III (13) is thin, it can be removed without damaging the conductive pattern (eyes). Furthermore, conductivity fIi! 1 (13) may be any material as long as it satisfies the above conditions.
工程(b)においては、工程(a)で形成した導電+t
’gM(13)hにメッキレジスト(目)を形成するの
である。このメッキレジスト(14)によって、形成さ
れるべき導体パターン(11)の輻が決定される。In step (b), the conductive +t formed in step (a)
A plating resist (eye) is formed on 'gM(13)h. This plating resist (14) determines the convergence of the conductor pattern (11) to be formed.
すなわち1本発明に係る導体パターン(11)の形成方
法にあっては、導体パターン(11)の輻が、従来のよ
うに信頼性を雑持する関係上さほど薄くすることができ
ない導体パターン(24)の厚さに制限されず、メッキ
レジスト(14)のみによって決定されるのである。換
言すれば、本発明に係る導体パターン(目)の形成方法
にあっては、導体パターン(11)の厚さ等とは無関係
に、導体パターン(11)の幅をメッキレジストの形成
可能な幅まで細くすることができるようになっている。In other words, in the method for forming a conductor pattern (11) according to the present invention, the convergence of the conductor pattern (11) is different from that of the conductor pattern (24), which cannot be made very thin due to reliability concerns. ), but is determined only by the plating resist (14). In other words, in the method for forming a conductor pattern (eye) according to the present invention, the width of the conductor pattern (11) is set to the width that can be formed by the plating resist, regardless of the thickness of the conductor pattern (11). It is now possible to make it as thin as possible.
尚、メッキレジスト(14)は、ドライフィルム或いは
液状レジストからなるもの等、微細なパターンを形成す
ることかできるものであれば、どのようなものでもよい
。The plating resist (14) may be of any type as long as it can form a fine pattern, such as a dry film or a liquid resist.
−「稈(C)においては、導電性1:I膜(1:I)h
にメッキにより導体パターン(目)を形成するのである
。- "In the culm (C), conductive 1:I film (1:I) h
The conductor pattern (eyes) is formed by plating.
メッキの方法は、電気銅メッキ或いは化′″′f−銅メ
ッキ銅メッキ等定されないが、電気メッキによって導体
パターン(11)を形成するのであれば、[程(a)に
おい−cas−Rt性の高い材ネ1を用い”C導電性薄
膜(1コ)を形成しておく必要があり、化学メッキによ
って導体パターン(II)を形成するのであれば、丁程
(a)においてフィルム(12)と導体パターン(11
)のどちらにも密JRtの高い材料を用いて4電性M膜
(13)を形成しておく必要がある。The plating method is not specified, such as electrolytic copper plating or oxidized copper plating, but if the conductor pattern (11) is formed by electroplating, It is necessary to form a conductive thin film (1 piece) using a material with a high and conductor pattern (11
) It is necessary to form the tetraelectric M film (13) using a material with high density JRt.
工8(d)において(よ、メッキレジスト(14)を除
去するのである。尚、メッキレジスト(14)を除去す
る手段は、特に限定されない。In Step 8(d), the plating resist (14) is removed. Note that the means for removing the plating resist (14) is not particularly limited.
[程(e)におい−〔は、メッキレジスト(14)によ
り覆われていた:4電++ A M (13) 、すな
わちそのLに導体パターン(11)が形成されていない
4″tlt性丙WX4(13)を、導電性@II(13
)上に形成された導体パターン(11)をエツチングレ
ジストとしてエツチングにより除去するのである。この
際、導電性薄膜(13)のみを選択的にエツチング除去
することができればよいが、できない場合であっても導
電性薄膜(13)は導体パターン(11)に比し、非常
に薄く形成されており、導電性薄115I(13)をエ
ツチング除去する廉に導体パターン(11)もその一部
が多少エツチング除去されるがほとんど影響を受けない
。[Change (e) odor-] was covered with plating resist (14): 4 volts + A M (13), that is, 4″ tlt resist C WX4 with no conductor pattern (11) formed on its L. (13), conductivity @II (13
) is removed by etching as an etching resist. At this time, it is sufficient if only the conductive thin film (13) can be selectively etched away, but even if this is not possible, the conductive thin film (13) is formed very thinly compared to the conductive pattern (11). Therefore, when the conductive thin layer 115I (13) is etched away, a portion of the conductive pattern (11) is also etched away to some extent, but it is hardly affected.
(実施例)
以下、図面に示す実施例に従って未発明の詳細な説明す
る。(Embodiments) Hereinafter, the invention will be described in detail according to embodiments shown in the drawings.
まず、第1図に示すように35mm幅のポリイミドフィ
ルム(12)上に厚さ1μmの化学鋼メッキを施し、導
電性薄膜(13)を形成した。また、図示しない搬送用
のスプロケット孔をパンチングにより形成した。First, as shown in FIG. 1, a 1 μm thick chemical steel plating was applied to a 35 mm wide polyimide film (12) to form a conductive thin film (13). Further, sprocket holes for conveyance (not shown) were formed by punching.
次に、第2図に示すように導電性filG(t:+)上
を厚さ25μmのドライフィルムでラシネートし、この
ドライフルムを露光・現像することにより、導体パター
ン間/導体パターン幅が13/17(um)となるよう
なメッキレジスト(14)を形成した。Next, as shown in FIG. 2, a dry film with a thickness of 25 μm is laminated on the conductive film G (t:+), and this dry film is exposed and developed, so that the distance between the conductor patterns/the width of the conductor pattern is 13/ A plating resist (14) having a thickness of 17 (um) was formed.
次に、 1ls3図に示すように導電性薄膜(13)ヒ
に厚さ15μmの電気銅メッキを施し、導体パターン(
11)を形成した。Next, as shown in Figure 1ls3, electrolytic copper plating is applied to the conductive thin film (13) to a thickness of 15 μm, and the conductive pattern (
11) was formed.
次に、第4図に示すようにメッキレジスト(14)を除
去した。Next, as shown in FIG. 4, the plating resist (14) was removed.
最後に、1s5図に示すようにメッキレジスト(14)
により覆われ、その上に導体パターン(11)か形成さ
れていない導電性el!(13)を、導体パターン(1
1)をエツチングレジストとしてエツチングにより除去
した。この際、導体パターン(11)も全体に1μmず
つエツチングされ、導体パターン間/導体パターン幅は
15/15(μm)となった。Finally, plating resist (14) as shown in Figure 1s5
conductive el! with no conductive pattern (11) formed thereon. (13), conductor pattern (1
1) was removed by etching as an etching resist. At this time, the conductor patterns (11) were also etched by 1 .mu.m over the entire surface, and the conductor pattern spacing/conductor pattern width was 15/15 (.mu.m).
得られた導体パターン(11)は、幅や厚さ等にバラツ
キがなく、信頼性の高いものであった9(発明の効果)
以上のように本発明に係るフレキシブルプリント配線板
における導体パターンの形成方法によれば、従来、の方
法のように導体パターンの幅が信頼性を維持する関係り
さほど薄くすることかできない導体パターンの厚さに制
限されることがたく、4体パターンをメッキレジストの
形成可能な輻まで細くすることができる。従って、@頼
性の島い微細な導体パターンを容易に形成することかで
き、より高密度なフレキシブルプリント配線板を提供す
ることができる。The obtained conductor pattern (11) had no variation in width, thickness, etc., and was highly reliable.9 (Effects of the Invention) As described above, the conductor pattern in the flexible printed wiring board according to the present invention was According to the formation method, the width of the conductor pattern is not limited to the thickness of the conductor pattern, which cannot be made very thin in order to maintain reliability, as in the conventional method, and the four-body pattern is formed using a plating resist. It can be narrowed down to a convergence that can be formed. Therefore, it is possible to easily form a fine conductor pattern with high reliability, and it is possible to provide a higher density flexible printed wiring board.
第1図〜第5図は本発明に係るフレキシブルプリント配
線板における導体パターンの形成方法を闇を追って示す
断浦図、第6図〜第9図は従来のフレキシブルプリント
配線板における導体パターンの形成方法を顔を追って示
す断面図である。
符号の説明
lO・・・フレキシブルプリント配線板、11−・・導
体パ
ターン、
12−・・フィルム、
13・・・導電性薄膜。
14・・・
メッキレジスト。
以
上Figures 1 to 5 are detailed diagrams showing the method of forming a conductor pattern on a flexible printed wiring board according to the present invention, and Figures 6 to 9 are diagrams showing the formation of a conductor pattern on a conventional flexible printed wiring board. It is a sectional view showing the method step by step. Explanation of the symbols 1O... Flexible printed wiring board, 11-... Conductor pattern, 12-... Film, 13... Conductive thin film. 14... Plating resist. that's all
Claims (1)
キシブルプリント配線板における導体パターンの形成方
法。 (a)フィルム上に導電性薄膜を形成する工程、(b)
導電性薄膜上にメッキレジストを形成する工程、 (c)導電性薄膜上にメッキにより導体パターンを形成
する工程、 (d)メッキレジストを除去する工程、 (e)メッキレジストにより覆われていた導電性薄膜を
エッチングにより除去する工程。[Scope of Claims] A method for forming a conductor pattern on a flexible printed wiring board, the method comprising the following steps (a) to (e). (a) forming a conductive thin film on the film; (b)
(c) forming a conductor pattern on the conductive thin film by plating; (d) removing the plating resist; (e) removing the conductive material covered by the plating resist. A process in which the thin film is removed by etching.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17376689A JPH0338086A (en) | 1989-07-04 | 1989-07-04 | Formation of conductor pattern in flexible printed-wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17376689A JPH0338086A (en) | 1989-07-04 | 1989-07-04 | Formation of conductor pattern in flexible printed-wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0338086A true JPH0338086A (en) | 1991-02-19 |
Family
ID=15966750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17376689A Pending JPH0338086A (en) | 1989-07-04 | 1989-07-04 | Formation of conductor pattern in flexible printed-wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0338086A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09260809A (en) * | 1996-03-26 | 1997-10-03 | Tokai Rubber Ind Ltd | Printed circuit and its manufacture |
JPH09260810A (en) * | 1996-03-26 | 1997-10-03 | Tokai Rubber Ind Ltd | Printed circuit and its manufacture |
-
1989
- 1989-07-04 JP JP17376689A patent/JPH0338086A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09260809A (en) * | 1996-03-26 | 1997-10-03 | Tokai Rubber Ind Ltd | Printed circuit and its manufacture |
JPH09260810A (en) * | 1996-03-26 | 1997-10-03 | Tokai Rubber Ind Ltd | Printed circuit and its manufacture |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11653454B2 (en) | Printed wiring board and manufacturing method thereof | |
US20070042585A1 (en) | Method of forming metal plate pattern and circuit board | |
US7005241B2 (en) | Process for making circuit board or lead frame | |
KR830008634A (en) | Manufacturing method of thick film fine pattern conductor | |
US20050124091A1 (en) | Process for making circuit board or lead frame | |
JP2007115864A (en) | Wiring circuit substrate and manufacturing method thereof | |
CN112996265A (en) | Fine circuit board manufacturing method without compensation | |
US6996901B2 (en) | Production method of wired circuit board | |
JP2003282651A (en) | Method of manufacturing flexible circuit substrate | |
JPH05183259A (en) | Manufacture of high density printed wiring board | |
EP3386282A1 (en) | Multilayer printed wiring board and method for manufacturing same | |
JPH0338086A (en) | Formation of conductor pattern in flexible printed-wiring board | |
US20050103524A1 (en) | Double sided wired circuit board | |
JP2004095983A (en) | Manufacturing method of printed wiring board | |
JP2008258482A (en) | Method for producing printed wiring board | |
JP2007095910A (en) | Manufacturing method of wiring board | |
JP2005045099A (en) | Method of manufacturing printed wiring board | |
JPH0582944A (en) | Forming method of wiring | |
JP2006108352A (en) | Wiring board and manufacturing method thereof | |
JP2004087550A (en) | Printed wiring board | |
JPH02105596A (en) | Manufacture of printed wiring board | |
US20110151273A1 (en) | Laminate for printed circuit board | |
KR101363076B1 (en) | Printed circuit board and method of manufacturing the same | |
JP3688940B2 (en) | Wiring pattern formation method for flexible circuit board | |
KR101238251B1 (en) | Manufacturing method for circuit board |