JPH0338038A - Formation of insulating film - Google Patents
Formation of insulating filmInfo
- Publication number
- JPH0338038A JPH0338038A JP17276489A JP17276489A JPH0338038A JP H0338038 A JPH0338038 A JP H0338038A JP 17276489 A JP17276489 A JP 17276489A JP 17276489 A JP17276489 A JP 17276489A JP H0338038 A JPH0338038 A JP H0338038A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- trench
- substrate
- controlling
- silane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title description 6
- 238000000034 method Methods 0.000 claims abstract description 20
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910000077 silane Inorganic materials 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000001947 vapour-phase growth Methods 0.000 claims description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 claims 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 12
- 239000012495 reaction gas Substances 0.000 abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- 238000005530 etching Methods 0.000 description 26
- 238000000151 deposition Methods 0.000 description 18
- 230000008021 deposition Effects 0.000 description 17
- 239000007789 gas Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 9
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路等における素子分離絶縁膜あ
るいは眉間絶縁膜等を、段差を有する基体上に特にバイ
アス・エレクトロン・サイクロトロン・レゾナンス・プ
ラズマ気相成長法(以下バイアスECRプラズマCVD
法という)により形成する絶縁膜形成方法に係わる。[Detailed Description of the Invention] [Industrial Application Field] The present invention is directed to forming an element isolation insulating film or a glabella insulating film in a semiconductor integrated circuit, etc. on a substrate having a step using a bias, electron, cyclotron, resonance plasma, etc. Vapor phase growth method (hereinafter referred to as bias ECR plasma CVD)
It relates to a method of forming an insulating film by a method (referred to as a method).
本発明は1、絶縁膜形成方法に係わり、段差を有する基
体上に絶縁膜をバイアスECRプラズマCVD法により
形成する際、反応ガスとしてシラン系/N2Oを用い、
マイクロ波出力を制御してその絶縁膜のCVDを行うか
、あるいはその反応ガスのシラン系ガスとN、Oとの流
量比を制御して絶縁膜のCVDを行うようにして段差を
有する基体上にその段差内を良好に埋め込みオーバーハ
ングを生じさせることなく表面が平坦をなす良質な絶縁
膜を形成することができるようにする。The present invention relates to (1) a method for forming an insulating film, in which silane/N2O is used as a reactive gas when forming an insulating film on a substrate having steps by bias ECR plasma CVD method;
CVD of the insulating film is performed by controlling the microwave output, or CVD of the insulating film is performed by controlling the flow rate ratio of the silane gas of the reaction gas and N, O on a substrate having a step. To form a high-quality insulating film having a flat surface by filling the inside of the step well without causing overhang.
バイアスECRプラズマCVD法は、半導体集積回路に
おける、より高集積化の要求によフて表面平坦な絶縁膜
例えば眉間絶縁膜等の形成、すなわちこれの上に形成さ
れる例えば配線導電層の段切れの防止、微細パターンの
高精度形成等の要求に答える可能性を有する技術として
注目を浴びている。The bias ECR plasma CVD method is used to meet the demand for higher integration in semiconductor integrated circuits, and is used to form an insulating film with a flat surface, such as an insulating film between the eyebrows, or to form a step in, for example, a wiring conductive layer formed thereon. It is attracting attention as a technology that has the potential to meet demands such as the prevention of micropatterns and the high-precision formation of fine patterns.
このバイアスECRプラズマCVD法は、低圧で高密度
プラズマを形成できることから、アスペクト比の大なる
溝すなわち溝幅に対する深さが大なる溝内にも高速で絶
縁膜成長が可能となる。加えてこの場合、被CVD基体
すなわち例えば半導体ウェハーにRF(高周波)バイア
スを印加することによりエツチング効果と絶縁膜のデポ
ジット効果とが同時に生じ、これらの兼ね合いによって
溝の開口部を覆い込むオーバーハングを生ずることなく
溝内さらにその上のウェハー表面に平坦な絶縁膜の形成
が可能であるという利点を有する。Since this bias ECR plasma CVD method can form high-density plasma at low pressure, it is possible to grow an insulating film at high speed even in a trench with a large aspect ratio, that is, a trench with a large depth relative to the trench width. In addition, in this case, by applying an RF (radio frequency) bias to the CVD substrate, for example, a semiconductor wafer, an etching effect and an insulating film deposition effect occur simultaneously, and the combination of these causes an overhang that covers the trench opening. This method has the advantage that it is possible to form a flat insulating film within the trench and on the wafer surface above it without causing any formation.
しかも低温のプラズマを用いることによって絶縁膜の低
温成長が可能であるという利点をも有する。Moreover, it has the advantage that low-temperature growth of an insulating film is possible by using low-temperature plasma.
さらに、このようなバイアスECRプラズマCVD法の
特徴を生かして例えば半導体集積回路装置における半導
体素子間分離域の絶縁分離への適用、すなわち素子間分
離域にトレンチを形成し、そのトレンチ内にバイアスE
CRプラズマCVDでSiO□絶縁膜などを埋め込むと
いう研究開発が盛んに行われている。通常、このSi0
g絶縁膜の形成は、Sitlmlotの反応ガス系で行
われる。ところが、この反応ガス系による場合、第9図
に示すように例えばSi半導体ウェハー(1)に形成し
たトレンチ(2)内にSi0g膜(3)を生成していく
と、その過程でトレンチ(2)の開口部に覆い被さるオ
ーバーハング(4)が発生する。また、RFバイアスを
半導体ウェハー(1)に印加しないでその絶縁膜の形成
を行う場合、そのトレンチ(2)の側壁に形成されたS
iO□膜(3)が粗になってしまう。そこで、この種の
絶縁膜の形成に当たっては、高いRFバイアスを印加す
ることによってエツチング率(エツチング率とは、(エ
ツチング速度/デポジット速度)を指称するものとする
)を上げることで、オーバーハングの発生を抑制して絶
縁膜の生成を行うものであるが、このように高いRFバ
イアスをウェハーに印加すると、ウェハー加熱が問題と
なり、冷却手段を設けてもウェハーを充分に冷却できな
いという不都合が生じている。そしてまたこの場合に初
期過程ではArを印加すると、Siウェハーやトレンチ
内壁酸化膜がエツチングされてしまうことから初期時に
Arの添加を行うことができない。そこで、この場合マ
イクロ波パワーを増加させることによって、エツチング
成分(この場合のエッチャントは02゜などであると考
えられる)を増やし、このオーバーハングを削る効果を
得つつ、Si0g絶縁膜のデポジットを行っていくこと
になる。ところが、この場合、反応ガスが5il141
0x系の場合は、マイクロ波パワーを増大させると、例
えば第9図中曲線(32)に示されるように、そのエツ
チング速度(入/分)が上昇するが、これと共にデポジ
ション速度(入/分)も同図中曲線(31)に示すよう
に著しく上昇してしまうため、このオーバーハングの抑
制が困難である。このことは素子間分離における深いト
レンチ内への5iO1膜の充填におけるように、そのア
スペクト比が大きくなるほど顕著となる。Furthermore, by taking advantage of the characteristics of the bias ECR plasma CVD method, it is possible to apply the bias ECR plasma CVD method to, for example, insulation isolation of the isolation region between semiconductor elements in a semiconductor integrated circuit device.
Research and development on embedding SiO□ insulating films and the like using CR plasma CVD is actively being conducted. Usually, this Si0
The formation of the g insulating film is performed using a Sitlmlot reaction gas system. However, in the case of using this reactive gas system, as shown in FIG. 9, for example, when a Si0g film (3) is formed in a trench (2) formed in a Si semiconductor wafer (1), the trench (2) is formed in the process. ) An overhang (4) is generated that covers the opening of the hole. Furthermore, when forming the insulating film without applying RF bias to the semiconductor wafer (1), the S
The iO□ film (3) becomes rough. Therefore, when forming this type of insulating film, the overhang can be reduced by increasing the etching rate (etching rate refers to (etching rate/depositing rate)) by applying a high RF bias. However, applying such a high RF bias to the wafer causes the problem of wafer heating, and even if cooling means are provided, the wafer cannot be cooled sufficiently. ing. Furthermore, in this case, if Ar is applied in the initial process, the Si wafer and the oxide film on the inner wall of the trench will be etched, so Ar cannot be added in the initial process. Therefore, in this case, by increasing the microwave power, the etching component (the etchant in this case is thought to be 02°, etc.) is increased, and the Si0g insulating film is deposited while obtaining the effect of removing this overhang. I'm going to go there. However, in this case, the reaction gas is 5il141
In the case of the 0x system, when the microwave power is increased, the etching rate (input/min) increases, as shown for example by curve (32) in FIG. 9, but at the same time, the deposition rate (input/min) increases. minute) also rises significantly as shown by curve (31) in the figure, making it difficult to suppress this overhang. This becomes more noticeable as the aspect ratio increases, such as when filling a 5iO1 film into a deep trench for isolation between elements.
本発明は、上述した例えばアスペクト比の大きなトレン
チ、すなわち段差内へのシリコン酸化物(SiOx、5
iOxNy)絶縁膜の形成及びその表面の平坦化を良好
に行って信頼性の高い絶縁膜を形成することができるよ
うにすることをその主たる目的とする。The present invention is directed to the formation of silicon oxide (SiOx, 5
The main purpose of this method is to form an insulating film (iOxNy) and planarize its surface well to form a highly reliable insulating film.
本発明は、例えば第1図Aにその断面図を示すように段
差(10)を有する基体(11)上に絶縁膜をバイアス
ECRプラズマCVD法により形成する際、特に反応ガ
スとしてシラン系/N2Oを用いるものであり、このC
VD法において、そのマイクロ波出力を制御しであるい
は(及び)その反応ガスN2Oに対するシラン系の流量
比を制御して第1図Bにその断面図を示すようにシリコ
ン酸化物(SiOx。In the present invention, for example, when an insulating film is formed on a substrate (11) having a step (10) by bias ECR plasma CVD as shown in the cross-sectional view in FIG. This C
In the VD method, by controlling the microwave output or (and) controlling the flow rate ratio of the silane system to the reactant gas N2O, silicon oxide (SiOx) is deposited as shown in the cross-sectional view of FIG. 1B.
5iOxNy)絶縁膜(12)のCVDを行う。5iOxNy) CVD of the insulating film (12) is performed.
尚、ここにシラン系ガスとしては、5ixl(yXz
s例えばSin、、 Si、H,、5i)1.F、 5
iH3Ci’l 5tuzpz。Incidentally, as the silane gas here, 5ixl (yXz
For example, Sin, Si, H,, 5i)1. F, 5
iH3Ci'l 5tuzpz.
5iHzlJz等を用い得るものであり、更にシラン系
/N2OにおいてN2Oと共にArを混入させることも
できる。5iHzlJz etc. can be used, and Ar can also be mixed with N2O in the silane type/N2O.
上述の本発明方法によるときは、トレンチ等の段差(l
O)を有する基体(1)上に絶縁膜(12)をオーバー
ハングを生ずることなく、したがって表面を平坦に、か
つトレンチ内に空洞を発生させることなく緻密に絶縁膜
(12)の形成を行うことができた。When using the above-mentioned method of the present invention, the level difference (l) of the trench etc.
Forming the insulating film (12) densely on the substrate (1) having O) without overhanging the insulating film (12) so that the surface is flat and without creating a cavity in the trench. I was able to do that.
すなわち、本発明においては、マイクロ波出力の制御、
または(及び)反応ガス特にシラン系/Nz。That is, in the present invention, the control of microwave output,
or (and) a reactive gas, especially silane/Nz.
ガスの流量制御によってデポジションとエツチングとを
バランス良く同時に生じさせることができ両者の作用に
よってその平坦化生成が行われる。By controlling the gas flow rate, deposition and etching can occur simultaneously in a well-balanced manner, and the flattening is achieved by the action of both.
第2図はバイアスECRプラズマCVD装置の一例の路
線的構成図で、(21)は、反応室でこの反応室(21
)内には、基体(11)が配置される。 (22)はこ
の基体(11)を支持する支持体で、(23)はこれに
RFバイアスを印加する高周波発振器を示す。また、(
24)は反応ガスのシラン系ガス導入口で、(25)は
排気口を示す。(26)はプラズマ生成室で、(27)
はマイクロ波導入部、(28)は磁界発生コイル、(2
9)はNeoまたはN2OにArを混合したプラズマ性
成ガス導入口を示す。Figure 2 is a schematic diagram of an example of a bias ECR plasma CVD apparatus, where (21) is a reaction chamber;
), the base body (11) is arranged. (22) is a support that supports this base (11), and (23) is a high frequency oscillator that applies an RF bias to this. Also,(
24) is a silane-based gas inlet for the reaction gas, and (25) is an exhaust port. (26) is the plasma generation chamber, (27)
is the microwave introducing section, (28) is the magnetic field generating coil, (2
9) shows a plasma gas inlet in which Ar is mixed with Neo or N2O.
実施例1
第2図で説明した装置を用いて導入口(29)及び(2
4)からそれぞれN2Oを35 SCCM、 5iHa
を21 SCCMをもって導入し、圧カフ X 10−
’Torrで、RFパワーを500Wとしマイクロ波
を2O0〜100OWの範囲で変化させて、それぞれ基
体(11)としての第1図Aで示した段差(10)を有
する例えばシリコンウェハー上に絶縁膜(12)の生成
を行った。この場合の、マイクロ波パワーを変化させた
ときのデポジション速度とエツチング速度は、それぞれ
第3図中曲線(41)及び(42)に示すようになった
。Example 1 Using the apparatus explained in FIG.
4) respectively from 35 SCCM and 5iHa of N2O.
was introduced with 21 SCCM and pressure cuff x 10-
' Torr, the RF power is 500 W, and the microwave is varied in the range of 200 to 100 OW, and an insulating film ( 12) was produced. In this case, the deposition rate and etching rate when the microwave power was changed were as shown by curves (41) and (42) in FIG. 3, respectively.
第3図を第9図と比較して明らかなように、本発明実施
例の場合、すなわち、5iHn/NzO系の反応ガスに
よるときは、5iH410x系の反応ガスとする第9図
の場合に比し、マイクロ波パワーを上げるとき、デポジ
ション速度に対するエツチング速度の変化率、すなわち
エツチング率Rrを高めることができる。第4図は、こ
のエツチング率RFのマイクロ波パワーに対する依存性
を示したもので、第4図中曲線(43)は、第3図の場
合つまりSiH</N2O系反応ガスによる場合、曲線
(44)は第9図の場合つまり5iHa10x系反応ガ
スによる場合で、SiH4/N2O系反応ガスを用いる
ことによって5iH410□系ガスを用いる場合に比し
、マイクロ波パワーの依存性を強めることができること
がわかる。As is clear from comparing FIG. 3 with FIG. 9, in the case of the embodiment of the present invention, that is, when a 5iHn/NzO-based reaction gas is used, compared to the case of FIG. 9 where a 5iH410x-based reaction gas is used. However, when increasing the microwave power, it is possible to increase the rate of change of the etching rate with respect to the deposition rate, that is, the etching rate Rr. FIG. 4 shows the dependence of this etching rate RF on microwave power. The curve (43) in FIG. 4 is different from the curve (43) in the case of FIG. 44) is the case shown in Fig. 9, that is, the case using a 5iHa10x-based reaction gas, and it is found that by using a SiH4/N2O-based reaction gas, the dependence of the microwave power can be strengthened compared to the case where a 5iH410□-based gas is used. Recognize.
尚、ここにエツチング速度とは、基体(11)へのRF
バイアスをOWとしたとき(デポジションが住じない状
B)のエツチング速度をR1゜とし、RFバイアスを5
00Wとしたときのデポジション速度をR11とすると
きのR1゜−RDである。Note that the etching speed here refers to the RF speed to the substrate (11).
When the bias is set to OW (state B where no deposition occurs), the etching rate is set to R1°, and the RF bias is set to 5.
It is R1°-RD when the deposition speed is R11 when the power is 00W.
実施例2
第2図で説明した装置を用いて、導入口(29)及び(
24)からそれぞれN2Oを35 SCCM、 5iH
nを17.5SCCM、つまり、SiHmとN2Oとの
流量比F <5=Ha、7F <wzo> =0..5
とし、圧カフ Xl0−’Torr、 マイクロ波パワ
ーを1.000W、RFパワーを500Wとして、段差
(lO)を有するシリコン半導体より成る基体(11)
上に絶縁膜(12)の生成を行った。この場合、オーバ
ーハングを発生することなく、絶縁膜(12)を生成で
きた。この実施例2において、そのSiH4とNZOの
流量比F <s=wa>7F (N2O)を変化させて
、デポジション速度とエツチング速度を測定した。Example 2 The inlet (29) and (
24) respectively from 35 SCCM and 5iH of N2O.
n is 17.5SCCM, that is, the flow rate ratio of SiHm and N2O F <5=Ha, 7F <wzo> =0. .. 5
and a pressure cuff Xl0-'Torr, a microwave power of 1.000 W, an RF power of 500 W, and a base made of a silicon semiconductor having a step (lO) (11).
An insulating film (12) was formed thereon. In this case, the insulating film (12) could be formed without overhanging. In this Example 2, the deposition rate and etching rate were measured while changing the flow rate ratio F<s=wa>7F (N2O) of SiH4 and NZO.
第5図中曲線(51)及び(52)は、それぞれそのF
(tiH4) / F (82O1を変化させたとき
のデポジション速度とエツチング速度の測定結果を示し
たもので、第6図はF (s工□>/F(Nz。、に対
するエツチング率R,(エツチング速度/デポジション
速度)を示したもめである。これによれば、F (Si
H41/F(H□。、すなわち、5t)I<量の変化に
よってエツチング率の制御を行うことができる。Curves (51) and (52) in FIG.
(tiH4) / F (82) Figure 6 shows the measurement results of the deposition rate and etching rate when changing O1. According to this, F (Si
The etching rate can be controlled by changing the amount of H41/F (H□., ie, 5t)I<.
尚、上述した例ではシラン系ガスとしてモノシランSi
H4を用いた場合であるが、そのほか5iJi+SiH
3F、 5iHaα、 5fHth+ 5tthα等を
用いることができる。またN2OにArを加えて用いる
こともできる。In the above example, monosilane Si is used as the silane gas.
This is the case using H4, but in addition, 5iJi+SiH
3F, 5iHaα, 5fHth+5tthα, etc. can be used. Furthermore, it is also possible to use N2O in addition to Ar.
また、上述した実施例は、マイクロ波パワーの制御、或
いはF (siH1/ F (810)の制御によって
エツチング率を制御した場合であるが、両者を同時に制
御することもできる。Further, in the above embodiment, the etching rate is controlled by controlling the microwave power or by controlling F (siH1/F (810)), but it is also possible to control both at the same time.
上述したように本発明によれば、バイアスECRプラズ
マCVDにおいて、マイクロ波パワー或いは(及び)S
iN4の流量をもってエツチング率の制御を行うことが
できるようにし、このエツチング率の制御によって、オ
ーバーハング等を発生させずに段差(lO)、特にアス
ペクト比の大きい溝、例えば素子分離のトレンチ溝を有
する基体(11)上にトレンチ内を埋込むように絶縁膜
(12)の生成を良好に行うことができる。As described above, according to the present invention, in bias ECR plasma CVD, microwave power or/and S
The etching rate can be controlled by controlling the flow rate of iN4, and by controlling the etching rate, it is possible to form a step (lO), especially a groove with a large aspect ratio, such as a trench groove for element isolation, without causing an overhang. The insulating film (12) can be favorably formed on the substrate (11) having the structure so as to fill the inside of the trench.
すなわち、令弟7図にデポジションの入射角(絶縁膜生
成面に対する法線とのなす角θ)に対するデポジション
速度とエツチング速度の関係をみると、これらは第7図
中破線曲線(71)及び実線曲fi1 (72)に示す
ようになり、所定の入射角α及びβにおいて両者が一致
する点が生じ、θが0〜αとβ以上の範囲でデポジショ
ン速度が支配的になり、α−β間においてエツチング速
度が支配的になる。In other words, if we look at the relationship between the deposition rate and the etching rate with respect to the incident angle of deposition (the angle θ with the normal to the surface on which the insulating film is formed) of the deposition in Figure 7, these are shown by the broken line curve (71) in Figure 7. and solid curve fi1 (72), a point occurs where both coincide at predetermined incident angles α and β, and the deposition rate becomes dominant in the range of θ from 0 to α and β, and α -β, the etching rate becomes dominant.
したがって、合筆8図に示すように段差(10)を有す
る基体(11)上に順次その下層よりts、t□t。Therefore, as shown in Figure 8, ts and t□t are sequentially deposited on the base (11) having the step (10) from the lower layer.
・・・・t、をもって各時点t1〜L、での段差(10
)下と段差(10)上との積層態様を示すように、デポ
ジットの進行によってその傾斜面がα以上になると、こ
の傾斜面に対してのデポジットが殆ど停止し、結果とし
て表面が平坦な堆積膜すなわち絶縁膜(12)の生成が
行われる。....t, the step difference (10
) As shown in the stacked state between the lower part of the step (10) and the upper part of the step (10), when the slope becomes equal to or greater than α due to the progress of the deposit, the deposition on this slope almost stops, resulting in a flat surface of the deposit. A film, namely an insulating film (12), is produced.
したがって、本発明において、前述したようにマイクロ
波出力、或いは(及び)F (−114>/F (。。Therefore, in the present invention, as described above, the microwave output or (and) F (-114>/F (.).
。
の制御によって第7図におけるα及びβの角度を制御す
れば、大なる段差と頚もオーバーハングの発生を回避し
て、平坦な絶縁膜(12)の形成を行うことができるこ
とになる。. By controlling the angles α and β in FIG. 7, a flat insulating film (12) can be formed while avoiding large steps and neck overhangs.
このように本発明によれば、例えばトレンチ溝内を含ん
で全体として平坦な絶縁膜を形成できるので、半導体集
積回路等の製造に適用して信頼性の向上、占有面積の縮
小化、したがって高集積化をはかることができる。As described above, according to the present invention, it is possible to form an insulating film that is flat as a whole including the inside of a trench, so that it can be applied to the manufacture of semiconductor integrated circuits, etc., to improve reliability, reduce the occupied area, and therefore increase the Integration can be achieved.
第1図は本発明方法の一例の工程図、第2図は本発明方
法を実施するバイアスECRプラズマCVD装置の一例
の路線的構成図、第3図はマイクロ波パワーに対するデ
ポジット速度及びエツチング速度の関係の測定結果を示
す図、第4図はエツチング率のマイクロ波パワーに対す
る依存性の測定結果を示す図、第5図は5iHnとN2
Oの流量比に対するデポジション速度及びエツチング速
度との関係の測定結果を示す図、第6図は5iHaとN
、ioの流量比に対するエツチング率の測定結果を示す
図、第7図はエツチング速度とデポジット速度の入射角
の依存性を示す図、第8図はSiO□膜の生成態様を示
す断面図、第9図は5iH410x系絶縁膜形威のエツ
チング及びデポジット速度の測定結果を示す図、第10
図は従来方法のSiO□膜生t1.J!!様を示す断面
図である。
(lO)は段差、(11)は基体、(12)は絶縁膜で
ある。
代
理
人
松
隈
秀
盛
′@4図
堀′nR靜状n晴ル1會化4示Y図
県9図Fig. 1 is a process diagram of an example of the method of the present invention, Fig. 2 is a schematic diagram of an example of a bias ECR plasma CVD apparatus implementing the method of the present invention, and Fig. 3 is a graph showing the relationship between the deposition rate and the etching rate with respect to microwave power. Figure 4 shows the measurement results of the dependence of etching rate on microwave power. Figure 5 shows the relationship between 5iHn and N2.
Figure 6 shows the measurement results of the relationship between the O flow rate ratio and the deposition rate and etching rate.
FIG. 7 is a diagram showing the dependence of etching rate and deposit rate on the incident angle. FIG. 8 is a cross-sectional view showing the formation mode of SiO□ film. Figure 9 is a diagram showing the measurement results of etching and deposition speed of 5iH410x type insulating film, Figure 10.
The figure shows SiO□ film growth t1. J! ! FIG. (lO) is a step, (11) is a base, and (12) is an insulating film. Agent Hidemori Matsukuma'@4 Figure Hori'nR Seijo n Haruru 1 Meeting 4 Figure Y Figure Prefecture 9 Figure
Claims (1)
ロン・サイクロトロン・レゾナンス・プラズマ気相成長
法によって形成する絶縁膜形方法において、 反応ガスとしてシラン系/N_2Oを用い、マイクロ波
出力を制御して絶縁膜の気相成長を行うことを特徴とす
る絶縁膜形成方法。 2、段差を有する基体上に絶縁膜をバイアス・エレクト
ロン・サイクロトロン・レゾナンス・プラズマ気相成長
法によって形成する絶縁膜形成方法において、 反応ガスとしてシラン系/N_2Oを用い、前記反応ガ
スのシラン系ガスとN_2Oガスとの流量比を制御して
絶縁膜の気相成長を行うことを特徴とする絶縁膜形成方
法。[Claims] 1. In an insulating film method in which an insulating film is formed on a substrate having steps by bias electron cyclotron resonance plasma vapor phase epitaxy, using silane/N_2O as a reactive gas, An insulating film forming method characterized by performing vapor phase growth of an insulating film by controlling wave output. 2. In an insulating film forming method in which an insulating film is formed on a substrate having steps by bias electron cyclotron resonance plasma vapor phase epitaxy, silane/N_2O is used as a reactive gas, and the silane-based gas as the reactive gas is An insulating film forming method characterized by performing vapor phase growth of an insulating film by controlling the flow rate ratio of and N_2O gas.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17276489A JPH0338038A (en) | 1989-07-04 | 1989-07-04 | Formation of insulating film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17276489A JPH0338038A (en) | 1989-07-04 | 1989-07-04 | Formation of insulating film |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0338038A true JPH0338038A (en) | 1991-02-19 |
Family
ID=15947906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17276489A Pending JPH0338038A (en) | 1989-07-04 | 1989-07-04 | Formation of insulating film |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0338038A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970077502A (en) * | 1996-05-28 | 1997-12-12 | 김주용 | Device Separation Method of Semiconductor Device |
-
1989
- 1989-07-04 JP JP17276489A patent/JPH0338038A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970077502A (en) * | 1996-05-28 | 1997-12-12 | 김주용 | Device Separation Method of Semiconductor Device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110431661B (en) | Two-step process for gap filling high aspect ratio trenches with amorphous silicon films | |
JP3123061B2 (en) | Buried flattening method by bias ECR-CVD method | |
US6313010B1 (en) | Integrated circuit insulator and method | |
US6030881A (en) | High throughput chemical vapor deposition process capable of filling high aspect ratio structures | |
WO2012126268A1 (en) | Thin film filling method | |
US6982207B2 (en) | Methods for filling high aspect ratio trenches in semiconductor layers | |
US5242853A (en) | Manufacturing process for a semiconductor device using bias ecrcvd and an etch stop layer | |
KR100759649B1 (en) | Methods of filling gaps and methods of depositing materials using high density plasma chemical vapor deposition | |
US3698947A (en) | Process for forming monocrystalline and poly | |
US5525536A (en) | Method for producing SOI substrate and semiconductor device using the same | |
KR20210091825A (en) | Methods for Depositing Phosphorus Doped Silicon Nitride Films | |
KR20160146565A (en) | Systems and methods for eliminating seams in atomic layer deposition of silicon dioxide film in gap fill applications | |
JPH0338038A (en) | Formation of insulating film | |
JP3206943B2 (en) | Method of manufacturing SOI substrate and semiconductor device | |
JPH04343456A (en) | Manufacture of semiconductor device | |
JP2819774B2 (en) | Method of forming insulating film | |
JP3206944B2 (en) | Semiconductor device | |
TW424115B (en) | Method of producing silicon oxide layer | |
TW202414516A (en) | Substrate processing method | |
JPH03139860A (en) | Manufacture of semiconductor device | |
JPS6320018B2 (en) | ||
JPH03159124A (en) | Manufacture of semiconductor device | |
JPH07130847A (en) | Semiconductor device and its manufacture | |
JPH02277238A (en) | Formation of thin film | |
JPH0376577B2 (en) |