JPH0332066A - 半導体不揮発性記憶装置 - Google Patents
半導体不揮発性記憶装置Info
- Publication number
- JPH0332066A JPH0332066A JP1167594A JP16759489A JPH0332066A JP H0332066 A JPH0332066 A JP H0332066A JP 1167594 A JP1167594 A JP 1167594A JP 16759489 A JP16759489 A JP 16759489A JP H0332066 A JPH0332066 A JP H0332066A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- polarization
- lower electrode
- control gate
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 230000015654 memory Effects 0.000 claims abstract description 34
- 230000010287 polarization Effects 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims description 10
- 230000014759 maintenance of location Effects 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 7
- 230000006866 deterioration Effects 0.000 abstract description 4
- 150000002500 ions Chemical class 0.000 abstract description 4
- 230000003068 static effect Effects 0.000 abstract description 3
- 239000000126 substance Substances 0.000 abstract 3
- 239000002784 hot electron Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体記憶装置に関し、特に、電源を切って
もメモリ情報が揮発せず、かつ、任意のメモリ情報を自
由に複数回書き込むことのできるＦＲＯＭに関する。
もメモリ情報が揮発せず、かつ、任意のメモリ情報を自
由に複数回書き込むことのできるＦＲＯＭに関する。
読み出し専用メモリの内、複数回書き換え可能なＦＲＯ
Ｍの従来のものとして、ＥＰＲＯＭとＥＥＰＲＯＭがあ
る。
Ｍの従来のものとして、ＥＰＲＯＭとＥＥＰＲＯＭがあ
る。
第２図はＥＦＲＯＭのメモリトランジスタの断面図であ
る。
る。
図において、儲り１．？コントロールゲート、室はフロ
ーティングゲートである。メ、そりトランジスタに情報
を書き込む場合、ソースを接地し、ドレインとコントロ
ールゲート■に高電圧を印加する。
ーティングゲートである。メ、そりトランジスタに情報
を書き込む場合、ソースを接地し、ドレインとコントロ
ールゲート■に高電圧を印加する。
これにより、コントロールゲート（財）と基板、コント
ロールゲート（ハ）とフローティングゲート（２）およ
びフローティングゲート＠と基板のそれぞれの闇に容量
結合が生じ、ソース、ドレイン間にチャネルが形成され
、チャネル電流が流れる。ドレイン近傍の空乏周領域内
の高電界により、電子が加速されなだれ降伏が起きると
、ホットエレクトロンが生じる。このホットエレクトロ
ンは高いエネルギーを持りているため、Ｓｉ ５ｉ（
ｈ界面のエネルギー障壁を乗り越える。更に、このホッ
トエレクトロンは５ｔＣｈ 中の電界により ５ｉ０２
を通り抜け、フローティングゲートに？Ｊ′！ｉＩされ
る。この結果、コントロールゲートから見たしきい値電
圧は上昇し、読み出し電圧をコントロールゲートに印加
しても非導通のまま保つようになり、情報が記憶される
。記憶された情報を読み出す場合はコントロールゲート
（財）に読み出しゲート電圧（ＶＲ）を印加して行う。
ロールゲート（ハ）とフローティングゲート（２）およ
びフローティングゲート＠と基板のそれぞれの闇に容量
結合が生じ、ソース、ドレイン間にチャネルが形成され
、チャネル電流が流れる。ドレイン近傍の空乏周領域内
の高電界により、電子が加速されなだれ降伏が起きると
、ホットエレクトロンが生じる。このホットエレクトロ
ンは高いエネルギーを持りているため、Ｓｉ ５ｉ（
ｈ界面のエネルギー障壁を乗り越える。更に、このホッ
トエレクトロンは５ｔＣｈ 中の電界により ５ｉ０２
を通り抜け、フローティングゲートに？Ｊ′！ｉＩされ
る。この結果、コントロールゲートから見たしきい値電
圧は上昇し、読み出し電圧をコントロールゲートに印加
しても非導通のまま保つようになり、情報が記憶される
。記憶された情報を読み出す場合はコントロールゲート
（財）に読み出しゲート電圧（ＶＲ）を印加して行う。
電圧ＶＲにより、情報を書き込んでいないメモリトラン
ジスタはオンし、電流が流れるが、情報を書き込んだメ
モリトランジスタはしきい値電圧が上昇しているためオ
つしたままとなる。
ジスタはオンし、電流が流れるが、情報を書き込んだメ
モリトランジスタはしきい値電圧が上昇しているためオ
つしたままとなる。
読み出し動作はメモリセルを流れる電流を判別すること
により行われる。また、書き込んだ情報を消去するため
には、紫外線等Ｖ高エネルギー光線をメモリセルに照射
することにより、フローティングゲート＠に蓄積された
エレクトロンを放出して行われる。
により行われる。また、書き込んだ情報を消去するため
には、紫外線等Ｖ高エネルギー光線をメモリセルに照射
することにより、フローティングゲート＠に蓄積された
エレクトロンを放出して行われる。
第３図はフローティングゲート形のＥＥＰＲＯＭの断面
図で、ある。図において、ｃｌｌ）はコントロールゲー
ト、（２）はフローティングゲート、（至）はトンネル
酸化膜である。このＥＥＦＲＯＭにおいて書き込みを行
う場合、コントロールゲート（財）を接地し、ドレイン
に高電圧を印加して行う。この結果、フローティングゲ
ート（２）から電子が取り除かれ、しきい値電圧が低く
なり、情報を記憶することができる。また、記憶した情
報を消去する場合、コントロールゲー） ０１１に高電
圧を印加し、ドレインを接地して行う。フローティング
ゲートに電子が注入され、メモリトランジスタのしきい
（Ｏ１ｆｆ圧が高くなり記憶が消去される。
図で、ある。図において、ｃｌｌ）はコントロールゲー
ト、（２）はフローティングゲート、（至）はトンネル
酸化膜である。このＥＥＦＲＯＭにおいて書き込みを行
う場合、コントロールゲート（財）を接地し、ドレイン
に高電圧を印加して行う。この結果、フローティングゲ
ート（２）から電子が取り除かれ、しきい値電圧が低く
なり、情報を記憶することができる。また、記憶した情
報を消去する場合、コントロールゲー） ０１１に高電
圧を印加し、ドレインを接地して行う。フローティング
ゲートに電子が注入され、メモリトランジスタのしきい
（Ｏ１ｆｆ圧が高くなり記憶が消去される。
第４図はＭＮＯＳ形のＥＥＰＲＯＭである。図中、０は
窒化膜、婚は酸化膜、（財）はメモリトランジスタのコ
ントロールゲート、（財）はリード線で形成されている
選択トランジスタいゲートである。
窒化膜、婚は酸化膜、（財）はメモリトランジスタのコ
ントロールゲート、（財）はリード線で形成されている
選択トランジスタいゲートである。
このＥＥＰＲＯＭにおいて、情報を記憶させるにはウェ
ルを接地し、メモリトランジスタＶゲート（財）に高電
圧を印加して行う。この高電圧により、ウェルの電子や
ホールは酸化膜をトンネルし、窒化膜や窒化膜−酸化膜
界面に生じるトラップに捕獲される。この結果、メモリ
トランジスタのしきい値電圧は上昇し、不揮発な記憶が
行われる。また、記憶を消去する場合はウェルを高電圧
、ゲートを接地し、しきい値電圧を下げることにより行
う。
ルを接地し、メモリトランジスタＶゲート（財）に高電
圧を印加して行う。この高電圧により、ウェルの電子や
ホールは酸化膜をトンネルし、窒化膜や窒化膜−酸化膜
界面に生じるトラップに捕獲される。この結果、メモリ
トランジスタのしきい値電圧は上昇し、不揮発な記憶が
行われる。また、記憶を消去する場合はウェルを高電圧
、ゲートを接地し、しきい値電圧を下げることにより行
う。
従来のＦＲＯＭは以上のように構成されていたので、Ｅ
ＦＲＯＭにおいて記憶の消去を行う場合は、紫外紗を照
射して電子やホールをフローティングゲートから放出さ
せておこない。また、記憶させるたいには酸化膜に高電
界を印加し電子やホールをトンネルさせて行う。゛その
ため、多数回の記憶と消去の繰り返しを行うと、紫９Ｓ
線の高エネルギー粒子と高電界ストレスによりＥＰＲＯ
Ｍの特性劣化が生じてしまう。また、ＥＥＰＲＯＭにお
いても記憶と消去は、トンネル絶縁膜に高電界を印加し
て行うため、記憶０書き換え回数に制限があり、更に′
￥＄１込み時間も長くなる欠点を持つている。
ＦＲＯＭにおいて記憶の消去を行う場合は、紫外紗を照
射して電子やホールをフローティングゲートから放出さ
せておこない。また、記憶させるたいには酸化膜に高電
界を印加し電子やホールをトンネルさせて行う。゛その
ため、多数回の記憶と消去の繰り返しを行うと、紫９Ｓ
線の高エネルギー粒子と高電界ストレスによりＥＰＲＯ
Ｍの特性劣化が生じてしまう。また、ＥＥＰＲＯＭにお
いても記憶と消去は、トンネル絶縁膜に高電界を印加し
て行うため、記憶０書き換え回数に制限があり、更に′
￥＄１込み時間も長くなる欠点を持つている。
以上のことから、ＥＰＲＯＭとＥＥＰＲＯＭは情報の書
き換え回数に制限がなく、しかも高速に書き換えが可能
である不揮発性ＲＡＭとして用いることはできないとい
う問題点を有していた。
き換え回数に制限がなく、しかも高速に書き換えが可能
である不揮発性ＲＡＭとして用いることはできないとい
う問題点を有していた。
この発明は上記のような問題点を解決するだめになされ
たもので、書き換え回数の増加と書き換えの高速化を図
るために強誘電体の分極現象を用いた半導体不揮発性記
憶装置を得ることを目的とする。
たもので、書き換え回数の増加と書き換えの高速化を図
るために強誘電体の分極現象を用いた半導体不揮発性記
憶装置を得ることを目的とする。
この発明に係る半導体不揮発性記憶装置は、コントロー
ルゲートとＭＯＳ型トランジスタのチャネル部の間に下
部電極を有する強誘電体層を設け。
ルゲートとＭＯＳ型トランジスタのチャネル部の間に下
部電極を有する強誘電体層を設け。
コントロールゲートと強誘電体層の下部電極ｎｌ￥１１
に電圧を印加することにより生じる誘電分極を記憶の保
持に用いるものである。
に電圧を印加することにより生じる誘電分極を記憶の保
持に用いるものである。
この発明における半導体不揮発性記憶装置は、強誘電体
い固定された分極により、コントロールゲートから見た
ＭＯＳトランジスタのしきい値電圧を正方向にシフトさ
せ、そのＭＯＳトランジスタをあるゲート電圧でオンさ
せたときのドレイン・ソース間を流れる電流に変化をつ
けて％ｌ＃ ％０＃に対応づける情報が記憶できる。ま
た、この記憶装置では、Ｅ Ｐ ＲＯＭやＥＥＰＲＯＭ
のように電子あるいはホールのトンネル現象がないたい
酸化膜の特性劣化が少なくなり、更に、分極の配向が速
い強誘電体を用いた場合には高速な＠き換えが可能とな
るためスタティックなＲＡＭとして用いることができる
。
い固定された分極により、コントロールゲートから見た
ＭＯＳトランジスタのしきい値電圧を正方向にシフトさ
せ、そのＭＯＳトランジスタをあるゲート電圧でオンさ
せたときのドレイン・ソース間を流れる電流に変化をつ
けて％ｌ＃ ％０＃に対応づける情報が記憶できる。ま
た、この記憶装置では、Ｅ Ｐ ＲＯＭやＥＥＰＲＯＭ
のように電子あるいはホールのトンネル現象がないたい
酸化膜の特性劣化が少なくなり、更に、分極の配向が速
い強誘電体を用いた場合には高速な＠き換えが可能とな
るためスタティックなＲＡＭとして用いることができる
。
以下、この発明の一実施例を図を用いて説明する。
第１図はこの発明の一実施例によるメモリトランジスタ
の断面図である。
の断面図である。
図において、（１７はコントロールゲート、ｆ２１は強
誘電体層、（３）は下部電極である。メモリトランジス
タに情報を書き込む場合、コントロールゲート（１）と
下部電極（３）の間に高電圧を印加する。この高電圧に
より強誘電体（２１の有極性分子の双極子が印加電界方
向へ配向する双極子分極や、誘電体中のイオンが変位し
て生じるイオン空間電荷分極などを生じさせる。次に、
コントロールゲート（１） ト下部電極（３）との間に
印加した高電圧を取り去る。このとき強誘電体に・生じ
た分極の幾つかは消失せずに残り、その分極電荷により
、下部１ｆｔｉ！ｉｉに電子あるいはホールが誘起され
る。この結果１分極した強誘電体層（２）下部のトラン
ジスタのしきい値電圧が変化し、情報が記憶される。記
憶された情報を読み出す場合はコントロールゲート（１
）に読み出しゲート電圧（ＶＲ’）を印加する。この電
圧ＶＲ’は強誘電体（２）層が分極していないメモリト
ランジスタと分極しているメモリトランジスタのどちら
か一方をオンさせるように値を設定し、読み出し動作を
メモリセルを流れる端流を判別することにより行わせる
。また、Ｖき込んだ情報を消去するときは、情報を書き
込んだときと逆の高電圧を印加して行う。
誘電体層、（３）は下部電極である。メモリトランジス
タに情報を書き込む場合、コントロールゲート（１）と
下部電極（３）の間に高電圧を印加する。この高電圧に
より強誘電体（２１の有極性分子の双極子が印加電界方
向へ配向する双極子分極や、誘電体中のイオンが変位し
て生じるイオン空間電荷分極などを生じさせる。次に、
コントロールゲート（１） ト下部電極（３）との間に
印加した高電圧を取り去る。このとき強誘電体に・生じ
た分極の幾つかは消失せずに残り、その分極電荷により
、下部１ｆｔｉ！ｉｉに電子あるいはホールが誘起され
る。この結果１分極した強誘電体層（２）下部のトラン
ジスタのしきい値電圧が変化し、情報が記憶される。記
憶された情報を読み出す場合はコントロールゲート（１
）に読み出しゲート電圧（ＶＲ’）を印加する。この電
圧ＶＲ’は強誘電体（２）層が分極していないメモリト
ランジスタと分極しているメモリトランジスタのどちら
か一方をオンさせるように値を設定し、読み出し動作を
メモリセルを流れる端流を判別することにより行わせる
。また、Ｖき込んだ情報を消去するときは、情報を書き
込んだときと逆の高電圧を印加して行う。
以上のようにこの発明によれば、記憶装置の記憶手段に
強誘電体を用いることにより、情報の書き換えによる特
性劣化の少ない不揮発性メモリを得ることができ、更に
、分極の速い強誘電体を用いることにより、高速書き換
えが可能なスタティックＲＡＭを得ることができる。
強誘電体を用いることにより、情報の書き換えによる特
性劣化の少ない不揮発性メモリを得ることができ、更に
、分極の速い強誘電体を用いることにより、高速書き換
えが可能なスタティックＲＡＭを得ることができる。
【図面の簡単な説明】
第１図はこの発明の一実施例を示したトランジスタメモ
リの断面図、第２図は従来の不揮発性メモリであるＥＦ
ＲＯＭの断面図、第３図は従来の不揮発性メモリのフロ
ーティングゲート型のＥＥＦＲＯＭの断面図、第４図は
従来の不揮発性メモリのＮＭＯＳｍのＥＥＰＲＯＭの断
面図である。 図において、（ＩＪはコントロールゲート、（２＋は強
誘電体、（３）は下部電極を示す。
リの断面図、第２図は従来の不揮発性メモリであるＥＦ
ＲＯＭの断面図、第３図は従来の不揮発性メモリのフロ
ーティングゲート型のＥＥＦＲＯＭの断面図、第４図は
従来の不揮発性メモリのＮＭＯＳｍのＥＥＰＲＯＭの断
面図である。 図において、（ＩＪはコントロールゲート、（２＋は強
誘電体、（３）は下部電極を示す。
Claims (1)
- 【特許請求の範囲】 電圧印加により分極が生じ、電圧除去後も分極が消失し
ない強誘電体、 情報の書き込み時および記憶の消去時に高電圧あるいは
接地レベルとし、かつ、記憶の読み出し時に読み出し電
圧を印加するコントロールゲート、情報の書き込み時お
よび記憶の消去時に接地あるいは高電圧を印加し、かつ
、記憶の読み出し時および記憶の保持状態で前記強誘電
体の分極電荷に誘起される電荷を蓄える下部電極、 ＭＯＳ型トランジスタのしきい値を変化させるように、
チャネル形成部上に設けられた前記コントロールゲート
と前記下部電極に狭まれた前記強誘電体を有する半導体
不揮発性記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1167594A JPH0332066A (ja) | 1989-06-29 | 1989-06-29 | 半導体不揮発性記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1167594A JPH0332066A (ja) | 1989-06-29 | 1989-06-29 | 半導体不揮発性記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0332066A true JPH0332066A (ja) | 1991-02-12 |
Family
ID=15852659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1167594A Pending JPH0332066A (ja) | 1989-06-29 | 1989-06-29 | 半導体不揮発性記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0332066A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5505375A (en) * | 1993-05-31 | 1996-04-09 | Fuji Photo Film Co., Ltd. | Wrapped article |
| US5708284A (en) * | 1995-03-20 | 1998-01-13 | Sharp Kabushiki Kaisha | Non-volatile random access memory |
| US5721700A (en) * | 1996-01-26 | 1998-02-24 | Nec Corporation | Non-volatile semiconductor memory device in which applied voltage to ferroelectric capacitor is adjusted |
| US5753946A (en) * | 1995-02-22 | 1998-05-19 | Sony Corporation | Ferroelectric memory |
| US5768176A (en) * | 1996-06-06 | 1998-06-16 | Nec Corporation | Method of controlling non-volatile ferroelectric memory cell for inducing a large amount of electric charge representative of data bit |
| US6385120B1 (en) * | 2000-12-22 | 2002-05-07 | Texas Instruments Incorporated | Power-off state storage apparatus and method |
| US6853027B2 (en) | 1991-10-30 | 2005-02-08 | Rohm Company, Ltd. | Semiconductor nonvolatile memory with low programming voltage |
-
1989
- 1989-06-29 JP JP1167594A patent/JPH0332066A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6853027B2 (en) | 1991-10-30 | 2005-02-08 | Rohm Company, Ltd. | Semiconductor nonvolatile memory with low programming voltage |
| US5505375A (en) * | 1993-05-31 | 1996-04-09 | Fuji Photo Film Co., Ltd. | Wrapped article |
| US5753946A (en) * | 1995-02-22 | 1998-05-19 | Sony Corporation | Ferroelectric memory |
| US5708284A (en) * | 1995-03-20 | 1998-01-13 | Sharp Kabushiki Kaisha | Non-volatile random access memory |
| US5721700A (en) * | 1996-01-26 | 1998-02-24 | Nec Corporation | Non-volatile semiconductor memory device in which applied voltage to ferroelectric capacitor is adjusted |
| US5768176A (en) * | 1996-06-06 | 1998-06-16 | Nec Corporation | Method of controlling non-volatile ferroelectric memory cell for inducing a large amount of electric charge representative of data bit |
| US6385120B1 (en) * | 2000-12-22 | 2002-05-07 | Texas Instruments Incorporated | Power-off state storage apparatus and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5835409A (en) | Compact page-erasable EEPROM non-volatile memory | |
| JP2986359B2 (ja) | 低電圧メモリ | |
| EP0051158B1 (en) | Electrically alterable double dense memory | |
| JP4422936B2 (ja) | ツインｍｏｎｏｓメモリアレイの消去方法 | |
| US5659504A (en) | Method and apparatus for hot carrier injection | |
| KR100380266B1 (ko) | 비휘발성 ｐｍｏｓ 2 트랜지스터 메모리 셀 및 어레이 | |
| JP2965415B2 (ja) | 半導体記憶装置 | |
| US7903465B2 (en) | Memory array of floating gate-based non-volatile memory cells | |
| CA1149064A (en) | Low voltage electrically erasable programmable read only memory | |
| US7227786B1 (en) | Location-specific NAND (LS NAND) memory technology and cells | |
| US5790460A (en) | Method of erasing a flash EEPROM memory | |
| EP0042964B1 (en) | Memory matrix using one-transistor floating gate mos cells | |
| KR100861749B1 (ko) | 2ｔ ｎｏｒ형 비휘발성 메모리 셀 어레이, 2ｔ ｎｏｒ형비휘발성 메모리의 데이터 처리방법 | |
| JPH1070203A (ja) | Ｐｍｏｓ単一ポリ非揮発性メモリ構成体 | |
| EP1719185A1 (en) | Multi-state memory cell with asymmetric charge trapping | |
| JPH0332066A (ja) | 半導体不揮発性記憶装置 | |
| US6222761B1 (en) | Method for minimizing program disturb in a memory cell | |
| JP3001409B2 (ja) | ２層フローティングゲート構造のマルチビット対応セルを有する不揮発性メモリ及びそのプログラム／消去／読出方法 | |
| KR100523529B1 (ko) | 메모리 셀을 위한 향상된 프로그래밍 방법 | |
| JP2002043448A (ja) | 集積回路とメモリセルのトラップチャージ層のチャージ方法 | |
| JPS596581A (ja) | 半導体不揮発性記憶装置 | |
| US8482988B2 (en) | Method of operating a flash EEPROM memory | |
| US5208772A (en) | Gate EEPROM cell | |
| JP2004214506A (ja) | 不揮発性半導体メモリ装置の動作方法 | |
| US7319611B2 (en) | Bitline transistor architecture for flash memory |