JPH033190A

JPH033190A - 記憶装置

Info

Publication number: JPH033190A
Application number: JP1136979A
Authority: JP
Inventors: Akihiro Yamamoto; 章裕山本
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1989-05-30
Filing date: 1989-05-30
Publication date: 1991-01-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、半導体集積回路などに用いられる記憶装置に
関するものである。

従来の技術近年、半導体集積回路の高集積化大容量化が進展し、大
容量ＤＲＡＭなどダイナミック回路を用いた装置では、
瞬時電流により電源や信号線のノイズが増大し、高速化
への大きな障害となっている。

以下従来の記憶装置について説明する。第４図は従来の
記憶装置の構成図、第５図はＷＩＪ図における感知増幅
器の回路図、第６図は第４図の各ノードの電圧波形を模
式的に示した波形図である。

第４図において、１０はメモリーアレイで、ワード線２
１〜２４とデータｌｍ３１〜３８の交点に設けられたメ
モリセルを有している。ただし、メモリセルは、これら
の交点全てにあるのではなく２つの交点のうち１方に設
けられている。４１〜４４は２１１のデータ線３１．３
２．３３．３４．３５．３６．３７．３８に接続された
データ線予備充電回路で、各データ＄９！３１〜３８を
電源電圧（以下Ｖｃｃという）の１７２にプリチャージ
する。５０はワード１２１〜２４を選択するワード轢選
択器、７１〜７４はデータ線、３１．３２．３３．３４
．３５゜３６．３７．３１１にそれぞれ接続された感知
増幅器で、これら２組のデータ線の電位を差動的に検知
する。

８１〜８４はデータ＠３１〜３８が接続されるデータバ
ス、９１．９２４ｔチー’７１３１〜３４ト３５〜３８
ｔ３ｊｌ択ｔ８ｆ　−夕線選択器である。１０１〜１０
４はワード線選択器５０に入力される行アドレス線、１
０５　、１０６はデータ線選択Ｂ９１．９２に入力され
る列アドレス線である。１１１　、１１２　、１１４は
信号線であり、信号線１１１　、１１２は感知！！＠１
５７１〜７４に入力されている。

１２１〜１２８はデータ線３１〜３８の途中に介装され
たトランジスタ、１２９　、１３０は一端がトランジス
タ１２１〜１２４および１２５〜１２８のゲートにそれ
ぞれ接続され、他端が前記信号１Ｑ１１４に接続された
トランジスタで、そのゲートはデータ線選択器９１゜９
２に接続され、これらトランジスタ１２１〜１３０はデ
ータ線選択器９１．９２に選ばれたデータ線３１〜３８
をデータバス８１〜８４に接続するためのものである。

感知増幅器７１〜７４は第５図に示すように１３３゜１
３４のｐチャネル型トランジスタ２個と１３５゜１３６
のｎチャネル型トランジスタ２Ｉ！１により構成されて
いる。

このように構成された記憶装置について、データ線３１
にローレベル、データ線３３．３５．３７にハイレベル
が読み出され、データ線３１．３２．３３．３４のデー
タがデータバス８１．８２．８３．８４に転送される場
合の動作を第６図を参照しながら説明する。

まず時刻Ｔｏにはデータ線３１〜３８は全てＶｃｃ／２
にプリチャージされた状態にある。次に、時刻Ｔ１にワ
ード線が活性化し、メモリーセルのデータがデータ線に
読み出される。メモリーセル容量ヲｃｓ、　７’−夕線
容量をＣｂトシ、Ｃｂ／Ｃｓ　−９、Ｖｃｃ＝５ｖとし
たとき、データｌｉ！３１の電位は（Ｃｓ　　−０−Ｃ
ｂ−Ｖｃｃ／２）／（Ｃｓ＋Ｃｂ）＝０．４５Ｖｃｃ＝
２．２５ｖ！：なり、データ１ｍ１３３．３５．３７の
電位は（Ｃｓ　　　−Ｖｃｃ＋Ｃｂ−Ｖｃｃ／２）／（
Ｃｓ＋Ｃｂ）＝０．５５Ｖｃｃ＝２．７５ｖとなる。ま
た、データ線３２．３４．３６．３８は２．５ｖに保持
されたままである。そして、時刻Ｔ２に信号４１１１１
（７）電位が下がり始め、２．７５ｖ　−Ｖｔ　（Ｖｔ
ハｎチャネル型トランジスタのしきいｆｌｉＭ圧）の電
位になったとき感知増幅器７２．７３．７４のｎ′Ｆｔ
ｙネル型トランジスタ１３５がオンし、活性化する。時
刻Ｔ３に信号線１１１の電位がさらに下がり、２．５０
ｖ−Ｖｔの電位になったときｎチャネル型トランジスタ
１３６がオンし、感知増幅器７１が動作し始める。時刻
Ｔ４に信号線１１２の電位が上がり感知増＠１ａ７１〜
７４のｐチャネル型トランジスタ１３３゜１３４がオン
し、感知増幅動作が終了する。Ｉｋ侵に時刻Ｔ５に信号
線１１４の電位が上がり、データ線３１）３２．３３．
３４のデータがトランジスタ１２１゜１２２　、１２３
　、１２４を通りそれぞれデータバス８１゜８２、８３
．８４に転送される。

発明が解決しようとする課題しかしながら上記従来のような構成では、大部分の感知
層幅器７１〜７４が同時に起動されるため、記憶容量が
増大した場合、データ線３１〜３８から信号線１１１お
よび信号線１１２に六１？！１ｔｆｉ流れるという欠点
があった。すなわち、記憶容量が増大するにつれて信号
＠　１１１の電位が下がる（または信号線１１２の電位
が上がる）のが遅れるため、上記例では感知増幅器７１
の増幅動作が遅れ、メモリーのアクセスタイムも遅れて
しまうというＷＩＦＡがあワた。

本発明は上記従来のＦａＷｌを解決するもので、高速に
感知層幅動作を行うことができる記憶装置を提供するこ
とを目的とするものである。

課題を解決するための手段上記ｉ題を解決するために本発明の記ｇ１装置は、メモ
リーアレイの行方向に配置されて行アドレスにより選択
されるワード線と、前記メモリーアレイの列方向に配置
されたＷｌ数のデータ線と、前記データ線上の信号を検
知する複数の感知増幅器と、列アドレスにより前記デー
タ線を選択するデータ線選択器と、前記列アドレスによ
り選択されたデータ線に接続された感知増幅器を他の感
知増幅器に先だって動作させる感知増幅器活性化手段を
備えたものである。

作用この構成により、列アドレスにより選択されたデータ線
に接続された感知＃ｊ幅器が他の感知増幅器に先だって
動作するため、データ線の放電電流（または充電電流）
のピークを抑えることができ高速な感知増幅動作が得ら
れる。

実施例以下本発明の一実施例について、図面を参照しながら説
明する。

第１図は本発明の一実施例における記憶装置の構成図を
示す。第１図において、１０はメモリーアレイ、２１〜
２４はワード轢、３１〜３８はデータ線、４１〜４４は
データ線予備充電回路、５０はワード線選択器、８１〜
８４はデータバス、９１．９２はデータ線選択器、１０
１〜１０４は行アドレス線、１０５　、１０８は列アド
レス線、１２１〜１３０はトランジスタであり、これら
は第４図に示す従来例の構成と同じものである。従来例
では感知増幅器７１〜７４に信号＄！１１１　。

１１２が直接入力されていたのに対し、本実施例では新
たに感知増幅器選択回路６１．６２が設けられ、信号１
１１２　、１１３およびデータ線選択器９１．９２の出
力が感知増幅器選択回路６１．６２に入力され、その出
力および信号線１１１が感知増幅器７１〜７４に入力さ
れている。

第２図は本実施例の主要部である感知増幅器選択回路６
１．６２およびその周辺回路の詳細な回路図を示したも
のである。第２図におりて、感知増幅器７１．７２は１
３３　、１３４のｎチャネル型トランジスタと１３５　
、１３６のｎチャネル型トランジスタにより構成され、
感知増幅器活性化手段としての感知増幅器選択回路６１
は１３１　、１３２のｎチャネル型トランジスタにより
構成され、信号線１１１は感知増幅器７１．７２のトラ
ンジスタ１３５　、１３６に接続され、信号線１１２は
感知増幅器選択回路６１のトランジスタ１３１　、１３
２を介して感知増幅器７１．７２のトランジスタ１３３
　、１３４に接続され、信号５１１１３はトランジスタ
１３２のゲートに接続され、データ線選択器９１の出力
はトランジスタ１３１のゲートに入力され、さらに感知
増幅器選択回路６１のトランジスタ１３１　、１３２の
感知増幅器７１．７２に接続される端子側は互いに接続
されている。

このように構成された記憶装置について、データｌ！３
１にローレベル、データ線３３．３５．３７にハイレベ
ルが読み出され、データ１！３１．３２．３３．３４の
データがデータバス８１．８２．８３．８４に転送され
る場合の動作を第１図、第２図の各ノードの電圧波形を
模式的に示した第３図を参照して説明する。

まず時刻Ｔｏにはデータ線３１〜３８は全てＶｃｃ／２
にプＩＪチャージされた状態にある。次に、時刻Ｔ１に
ワード１１２１が活性化し・、メモリーセルのデータが
データｌ！３１〜３４に読み出される。従来例と同様に
メモリーセル容量をＣｓ、データ線容量をｃｂとし、Ｃ
ｂ／Ｃｓ−９、Ｖｃｃ−５ｖとしたとき、データ線３１
の電位は２．２５ｖ、データ１３３．３５．３７の電位
は２．７５ｖとなる。また、データ［１３２，３４，３
６，３８は２．５ｖに保持されたままである。゛そして
、時刻Ｔ２に信号線１１２の電位が上がり始め、感知増
幅器選択回路ｅ１によりトランジスタ１３１を介して選
ばれた感知増幅器７１．７２が活性化し、データ１１３
２゜３３の電位が上昇する。このとき、感知増幅器７３
゜７４は待機状態にあるため、信号＠１１２は２本のデ
ータ線を充電する電流のみが流れる。よりて信号線１１
２の電位は高速に立ち上がり、データ１１３２゜３３は
短時間にＶｃｃ　’Ｒ位となる。時刻Ｔ３に信号線１１
１の電位が下がり始め、データ線３１．３４の電位も下
がり始める。時刻Ｔ４に信号線１１１の電位が２、７５
ｖ−Ｖｔとなり、感知ｍ＠器７３．７４が動作し始める
。時刻Ｔ５に信号線１１４の電位が上がり、データ線３
１．３２．３３．３４のデータがそれぞれデータバス８
１．８２．８３．８４に転送される。最後に時刻Ｔ８に
信号線１１３の電位が下がり感知増幅器７３゜７４のｎ
チャネル型トランジスタがオンし、データｌ５３６．３
８の電位がＶＣＣに上昇しすべての感知増幅ｅ作が終了
する。

以上のように本実施例によれば、感知増幅器に感知増幅
器選択回路を接続し、データ線選択器の出力を感知増幅
器選択回路に入力したため、選択されたデータ線に接続
された感知増幅器を他の感知増幅器に先だって動作させ
ることができ、選択されたデータ線上のデータを高速に
感知増幅し、データバスへ転送することができる。

なお、本実施例では、選択された感知増幅器のｎチャネ
ル型トランジスタのみを先に動作させたが、ｎチャネル
型トランジスタを先に動作させてもよいし、またｎチャ
ネル型、ｎチャネル型の両方のトランジスタを他の感知
増幅器のトランジスタより先に動作させてもよいことは
いうまでもない。

また、記憶容量が増大するにつれて信５ｓ１１１および
信号線１１２の配線長が長くなり、配線抵抗が増大した
とき上記効果はさらに大きなものとなる。

発明の効果以上のように本発明によれば、列アドレスにより選択さ
れたデータ線に接続された感知増幅器を他の感知増幅器
に先だって動作させる感知増幅器活性化手段を備えたこ
とにより、データ線の放電電流（または充電電流）のピ
ークを抑えることができるとともに、選択されたデータ
線上のデータを高速に感知層幅し、データバスへ転送す
ることができる優れた効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例の記憶装置の構成図、第２図
は第１図における感知増幅器選択回路およびその周辺回
路の回路図、第３図は第１図、第２図における各ノード
の電圧波形を模式的に示す波形図、第４図は従来の記憶
装置の構成図、第５図は第４図における感知増幅器の回
路図、第６図は第４図、第５図における各ノードの電圧
波形を模式的に示す波形図である。１０・・・メモリーアレイ、２１〜２４・・・ワード線
、３１〜３８・・・データ線、４１〜４４・・・データ
線予備充電回路、５０・・・ワード線選択器、６１．６
２・・・感知増幅器選択回路、７１．７４・・・感知増
幅器、８１〜８４・・・データバス、９１）９２・・・
データ線選択器、１０１〜１０４・・・行アドレス線、
１０５　、１０６・・・列アドレス線、１１１〜１１４
・・・信号線、１２１〜１３６・・・トランジスタ。

Claims

【特許請求の範囲】

１）メモリーアレイの行方向に配置されて行アドレスに
より選択されるワード線と、前記メモリーアレイの列方
向に配置された複数のデータ線と、前記データ線上の信
号を検知する複数の感知増幅器と、列アドレスにより前
記データ線を選択するデータ線選択器と、前記列アドレ
スにより選択されたデータ線に接続された感知増幅器を
他の感知増幅器に先だって動作させる感知増幅器活性化
手段を備えたことを特徴とする記憶装置。