JPH03292539A - Fault test system for mpu mounted printed board - Google Patents

Fault test system for mpu mounted printed board

Info

Publication number
JPH03292539A
JPH03292539A JP2095534A JP9553490A JPH03292539A JP H03292539 A JPH03292539 A JP H03292539A JP 2095534 A JP2095534 A JP 2095534A JP 9553490 A JP9553490 A JP 9553490A JP H03292539 A JPH03292539 A JP H03292539A
Authority
JP
Japan
Prior art keywords
bus
printed board
control input
address
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2095534A
Other languages
Japanese (ja)
Inventor
Noboru Horiguchi
昇 堀口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2095534A priority Critical patent/JPH03292539A/en
Publication of JPH03292539A publication Critical patent/JPH03292539A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To test a printed board to be tested by outputting the addresses, data and control input signals to an address bus, a data bus, and a control input pin of the printed board from a started debug tool in a test state and then carrying out the test of the printed board. CONSTITUTION:In a restart state, the output (connection) of an address bus 21a, a data bus 21b, and other control input pins included in a debug tool 2 is suppressed to a printed board 1. A bus buffer 25 is provided with a function that can secure the output (connection) of the buses 21a and 21b and the control input pins in a normal working state. Then these buses and control input pins are separated between the tool 2 and the board 1. As a result, the hardware and firmware tests are attained at the side of the board 1 despite such faults as short circuits, disconnection, etc., occurred at the buses 21a and 21b and the control input pins.

Description

【発明の詳細な説明】 〔目 次〕 概要 産業上の利用分野 従来の技術と発明が解決しようとする課題課題を解決す
るための手段 作用 実施例 発明の効果 〔概要〕 マイクロプロセッサ(MPU)が搭載されたプリント板
の、該マイクロプロセッサ(MPU)の搭載ソヶットに
、デバッグツールを接続して、プリント板の障害を試験
する方式に関し、 プリント板側のアドレスバス、データバス、その他の制
御入力ピンに存在している「ショート」「断」障害に起
因して、デバッグツール自身が立ち上がることができず
、被試験プリント板を試験することができない問題を解
消することを目的とし、 該デバッグツールのアドレスバス、データバス。
[Detailed Description of the Invention] [Table of Contents] Overview Industrial Application Fields Conventional Technology and Problems to be Solved by the Invention Means for Solving the Problems Action Examples Effects of the Invention [Summary] Microprocessor (MPU) Regarding the method of testing printed circuit board failures by connecting a debugging tool to the socket on which the microprocessor (MPU) is mounted on the printed circuit board, it is necessary to connect the address bus, data bus, and other control input pins on the printed circuit board side. The purpose of this test is to solve the problem of the debug tool itself not being able to start up and testing the printed circuit board under test due to "short" or "break" faults that exist in the debug tool. address bus, data bus.

その他の制御入力ピンを、該試験のスタート時にはプリ
ント板に出力することを抑止し、該試験運用時には、該
アドレスバス、データバス、その他の制御入力ピンをプ
リント板に出力する機構を備えたバスバッファを設けて
、試験スタート時には、デバッグツール内のアドレスバ
ス、データバス。
A bus equipped with a mechanism that suppresses output of other control input pins to the printed board at the start of the test, and outputs the address bus, data bus, and other control input pins to the printed board during the test operation. A buffer is provided for the address bus and data bus in the debug tool at the start of the test.

制御入力ピンを用いて、該デバッグツールの試験プログ
ラムを立ち上げ、通常の試験時には、該立ち上がったデ
バッグツールからプリント板のアドレスバス、データバ
ス、制御入力ピンにアドレス。
The test program of the debug tool is started using the control input pin, and during normal testing, the started debug tool sends addresses to the address bus, data bus, and control input pins of the printed circuit board.

データ、制御入力信号を出力して、該プリント板を試験
するように構成する。
The circuit board is configured to output data and control input signals to test the printed circuit board.

〔産業上の利用分野〕[Industrial application field]

本発明は、マイクロプロセッサ(MPU)が搭載された
プリント板の、該マイクロプロセッサ(MPU)の搭載
ソケットに、デバッグツールを接続して、プリント板の
障害を試験する方式に関する。
The present invention relates to a method for testing a printed board for faults by connecting a debugging tool to a mounting socket of a printed board on which a microprocessor (MPU) is mounted.

最近の半導体技術の進歩に伴い、各種機能を備えたマイ
クロプロセッサ(MPU)が開発され、該各種のマイク
ロプロセッサ(MPU)を搭載したプリント板が、各種
の電子装置に用いられるようになってきた。
With recent advances in semiconductor technology, microprocessors (MPUs) with various functions have been developed, and printed circuit boards equipped with various types of microprocessors (MPUs) have come to be used in various electronic devices. .

該マイクロプロセッサ(MPU)には、8ビツト16ビ
ツト32ビツト等多品種があり、これらのマイクロプロ
セッサ(MPU)を搭載したプリント板の障害調査には
、通常、市販のデバッグツールが使用される。
There are various types of microprocessors (MPUs) such as 8 bits, 16 bits, and 32 bits, and commercially available debugging tools are usually used to investigate faults in printed circuit boards equipped with these microprocessors (MPUs).

この場合、試験対象のプリント板の該マイクロプロセッ
サ(MPU)が挿入されているソケットから、該マイク
ロプロセッサ(MPU)を外し、そこに、該市販のデバ
ッグツールを接続して、該デバッグツールのマイクロプ
ロセッサ(MPU)を、プリント板側のマイクロプロセ
ッサ(MPU)に見立てて、該プリント板のアドレスバ
ス、データバス、制御入力ピンに、アドレス、データ、
制御入力信号を出力して、該プリント板の試験を行うが
、該プリント板のアドレスバス、データバス、制御入力
ピンに「ショート」「断」等の障害があると、デバッグ
ツールの試験プログラムそのものが立ち上がることがで
きず、プリント板の試験が不可能となる問題・があり、
プリント板の障害状態に関わらず、該デバッグツールの
試験プログラムを、先ず、立ち上げ、試験可能状態とす
ることができる、MPU搭載のプリント板試験方式が必
要とされる。
In this case, remove the microprocessor (MPU) from the socket in which the microprocessor (MPU) is inserted on the printed circuit board under test, connect the commercially available debugging tool there, and The processor (MPU) is likened to a microprocessor (MPU) on the printed board side, and addresses, data, and
The printed board is tested by outputting control input signals, but if there is a problem with the address bus, data bus, or control input pin of the printed board such as a "short circuit" or "disconnection", the debug tool's test program itself There is a problem where the PCB cannot be started up, making it impossible to test the printed board.
What is needed is a printed board testing system equipped with an MPU that can first start up the test program of the debug tool and make it testable regardless of the fault state of the printed board.

〔従来の技術と発明が解決しようとする課題〕第2図は
従来のMPU搭載のプリント板試験方式を説明する図で
あり、(a)はマイクロプロセッサ(MPU)の動作概
要を示し、(b) 、 (C)は市販デバッグツールに
よるMPU搭載プリント板の試験方式を示している。
[Prior art and problems to be solved by the invention] Fig. 2 is a diagram explaining a conventional MPU-equipped printed board testing method, in which (a) shows an outline of the operation of a microprocessor (MPU), and (b) ) and (C) show a test method for an MPU-mounted printed board using a commercially available debugging tool.

先ず、マイクロプロセッサ(以下、MPUという)の動
作概要を説明する。
First, an overview of the operation of a microprocessor (hereinafter referred to as MPU) will be explained.

[初期動作1 (a)図に示したように、MPUはパワーオンリセット
等により、「リセット」信号を検出すると、MPUの内
部をイニシャライズし、該「リセット」信号の“オフ”
を検出すると、リスタート動作を開始する。
[Initial operation 1 (a) As shown in the figure, when the MPU detects a "reset" signal by power-on reset, etc., it initializes the inside of the MPU and turns the "reset" signal "off".
When detected, restart operation is started.

該リスタート動作は、(c)図に示したように、デバッ
グツール2のアドレスバス21aにリスタートアドレス
を出力し、例えば、制御メモリ(ROM)22から読み
出したプログラム・リスタート・アドレスをデータバス
21bを介して読み取り、このアドレスを以後のりスタ
ート処理ルーチンのアドレスとして、該リスタート処理
ルーチンを読み出し、各ステップを実行する。
The restart operation, as shown in FIG. This address is then used as the address of the restart processing routine to read the restart processing routine and execute each step.

具体例を、8ビツトのMPU (アドレスバス16ビツ
ト、データバス8ビツト)で説明すると、■ リセット
仲内部イニシャライズ呻リセットオフ待ち ■ リスタートアドレスX’FFFE’を出力→’FF
FE゛番地の制御メモリ(ROM) 22の内容を読み
込む。
To explain a specific example using an 8-bit MPU (address bus 16 bits, data bus 8 bits), ■ Reset Nakauchi initialization wait for reset off ■ Output restart address X'FFFE' → 'FF
Read the contents of the control memory (ROM) 22 at address FE.

■ リスク−ドアドレスX’FFFF“を出力=> ’
FFFF゛番地の制御メモリ(ROM) 22の内容を
読み込む。
■ Output risk address X'FFFF"=>'
Reads the contents of the control memory (ROM) 22 at address FFFF.

仮に、’FFFE”番地が“AO”で、 ’FFFF’
番地が°00゛ であったとすると、 ■ プログラム・スタートアドレスとして、X’AOO
O’を出力する。
Suppose that the address 'FFFE' is 'AO' and 'FFFF'
If the address is °00゛, ■ As the program start address, use X'AOO
Outputs O'.

■ 以後、該読み込まれたデータを命令として実行する
(2) Thereafter, the read data is executed as an instruction.

このとき、該MPU搭載のプリント板1が、以下の障害
を持っていたとしたら、リスタートは失敗し、以後の処
理ルーチンは正常に行われないことになる。
At this time, if the printed circuit board 1 on which the MPU is mounted has the following failure, the restart will fail and the subsequent processing routine will not be performed normally.

「初期障害事例」 MPU 20のリスタート動作時のハードウェア障害と
して、以下の事象が考えられる。
“Initial Failure Case” The following events are considered as hardware failures during the restart operation of the MPU 20.

(1)  リセット信号の「ショート」、又は、「断」
により、内部のイニシャライズが失敗すると、肝U 2
0はリスタートアドレス(’AOOO”)を出力するこ
とができず、「無応答」、「暴走」現象となる。
(1) “Short” or “disconnection” of reset signal
If the internal initialization fails, the liver U2
0 cannot output the restart address ('AOOO'), resulting in "no response" and "runaway" phenomena.

例えば、該リセット信号が、グランド(GND)とショ
ートしている場合には、リセット状態の優となる。
For example, if the reset signal is short-circuited to ground (GND), the reset state is excellent.

(2)  プリント板1のアドレスバスllaに、「シ
ョート」、又は、「断」があると、MPUは、上記リス
タートアドレスに対するデータバスllbの内容を「プ
ログラム・スタートアドレス」として処理を開始するた
め、結果として、正常なデータ、即ち、リスク−ドアド
レスX’AOOO’を読み込むことができず、「暴走」
現象となる。
(2) If there is a "short circuit" or "disconnection" in the address bus lla of the printed board 1, the MPU starts processing by setting the contents of the data bus llb for the restart address as the "program start address". As a result, normal data, that is, the risk address X'AOOO' cannot be read, resulting in a "runaway".
It becomes a phenomenon.

例えば、前述(D X’FFFE’=4X’FXFE’
 T:あると、“AO”を読み込むことができない。
For example, as mentioned above (D X'FFFE'=4X'FXFE'
T: If there is, "AO" cannot be read.

(3)上記アドレスバスllaが正常であっても、プリ
ント板1のデータバスllbに、「ショート」。
(3) Even if the address bus lla is normal, there is a "short circuit" in the data bus llb of the printed board 1.

又は、「断」があると、(2)と同様の現象となり、正
常なデータ、即ち、リスク−ドアドレスX’AOOO′
を読み込むことができず、「暴走」現象となる。
Or, if there is a "break", the same phenomenon as (2) will occur, and normal data, that is, risk address X'AOOO'
cannot be loaded, resulting in a "runaway" phenomenon.

例えば、前述のりスタートアドレスがX“FFFE”で
あっても、そのアドレスのデータとしてX’AO’では
なくて、X ’XO”を読み込むことになる。
For example, even if the above-mentioned start address is X "FFFE", X'XO' is read instead of X'AO' as the data at that address.

(4)  プリント板1のMPIJのアドレスバスll
aデータバスllb以外の制御入力ピン、例えば、ボル
ト(HALT)ビン、割込みピン等に、「ショート」。
(4) MPIJ address bus ll of printed board 1
a “Short” to control input pins other than data bus llb, such as volt (HALT) bins, interrupt pins, etc.

又は、「断」があると、その内容によって、MPUは「
暴走」、「無動作」等の現象を生む。
Or, if there is a "disconnect", depending on the content, the MPU will
This causes phenomena such as "out of control" and "no action".

このように、デバッグツール2のMPU 20のリスタ
ート動作時の障害は、「暴走」、「無動作jなどの現象
として現れ、この時、MPU 20は何も動作すること
ができず、その障害調査は外観目視チエツクによる等、
調査方法に「決めてJがないのが現状であり、経験者に
よる「実績」と「カン」に転っているのが実情である。
In this way, a failure during the restart operation of the MPU 20 of the debug tool 2 appears as a phenomenon such as "runaway" or "no operation," and at this time, the MPU 20 cannot perform any operation, and the failure occurs. Investigations include visual inspection of the exterior, etc.
The current situation is that there is no fixed J in the research method, and the reality is that it has turned to ``track record'' and ``kan'' by experienced people.

[リスタート処理完了後の障害1 デバッグツール2のMPU 20がリスタートできた後
の動作は、制御メモリ(ROM) 22に格納されてい
るファームウェアの内容に従う。
[Failure 1 After Completion of Restart Processing After the MPU 20 of the debug tool 2 is restarted, the operation follows the contents of the firmware stored in the control memory (ROM) 22.

このファームウェアを実行中で、考えられる障害として
は、 ■) プリント板1の一時メモリ(RAM) 13の障
害、例えば、リード/ライト動作不良、データ化は等。
Possible failures while this firmware is being executed include: (1) failure of the temporary memory (RAM) 13 of the printed board 1, such as read/write failure, data conversion, etc.

2) プリント板1の制御メモリ(ROM) 12の障
害、例えば、リード時のデータ化は等。
2) Failure of the control memory (ROM) 12 of the printed board 1, for example, data conversion during reading.

3) プリント板1の他のレジスタ(REG) 14.
高集積回路(LSI)等の障害、例えば、リード/ライ
ト動作不良、データ化は等。
3) Other registers (REG) on printed board 1 14.
Failures in highly integrated circuits (LSI), such as read/write malfunctions, data conversion, etc.

がある。然しなから、これらの障害は、デバッグツール
2の障害処理ルーチンがリスタートした後の障害であり
、リスタート処理の正常性の確認と、故障アドレスを認
識(例えば、アドレスX’AAAA’番地のデータが、
ファームウェアのリストと違っている等を認識)するこ
とにより、プリント板1例の障害を後述のデバッグツー
ルにより比較的容易に探すことができる。
There is. However, these failures occur after the failure handling routine of the debug tool 2 is restarted, and it is necessary to check the normality of the restart process and recognize the failed address (for example, the failure address at address X'AAAA'). The data is,
By recognizing that the firmware list is different from the firmware list, etc., it is possible to relatively easily find a fault in one printed board using a debugging tool, which will be described later.

[市販デバッグクールの機能1 プリント板1に搭載されているMPU (通常、MP[
+はソケット実装)をソケットから取り外し、代わって
、(b)図に示したように、デバッグツール2側のコネ
クタ■を、該プリント板1のMPU 10のソゲットに
接続し、該デバッグツール2内のMPU 20を使用し
て、プリント板1の試験を行う。
[Function 1 of commercially available debug cooler MPU mounted on printed board 1 (usually MP[
+ indicates socket mounting) from the socket, and instead connect the connector ■ on the debug tool 2 side to the soget of the MPU 10 on the printed board 1, as shown in the figure (b), and connect the connector inside the debug tool 2. The printed board 1 is tested using the MPU 20 of the following.

従って、前述の「初期障害事例」の項で説明した障害を
持つプリント板の場合には、リスタート動作の不良によ
り、デバッグツールとしての機能を果たすことができな
い。
Therefore, in the case of a printed circuit board having the fault described in the section of "Initial Failure Case" above, it cannot function as a debugging tool due to a failure in the restart operation.

つまり、ハードウェア障害を持つようなプリント板1の
場合の障害調査には不向きである。言い換えれば、これ
らのデバッグツール2は、ファームウェアの開発の為の
デバッグツールであり、ハードウェアは「正常」という
前提条件がある。
In other words, it is not suitable for fault investigation in the case of a printed circuit board 1 that has a hardware fault. In other words, these debugging tools 2 are debugging tools for developing firmware, and there is a precondition that the hardware is "normal".

即ち、現状のデバッグツール2では、(b)図に示した
ように、プリント板10MPU 10のソケットに、該
デバッグツール2のMPU 20のアドレスバス。
That is, in the current debugging tool 2, as shown in FIG.

デバッグバス、その他の制御入力ビン21が、プリント
板1のそれと直接接続となる為、「ショート」、「断」
等のプリント板1側の状態が、その優、デバッグツール
2内のアドレスバス、データバス、その他の制御入力ビ
ン21に伝わるため、デバッグツール2のアドレスバス
、データバス。
Since the debug bus and other control input bins 21 are directly connected to those on the printed board 1, "short" or "disconnection" may occur.
The state of the printed board 1 side, etc., is transmitted to the address bus, data bus, and other control input bins 21 in the debug tool 2.

制御入力ビン21の障害となり、該デバッグツール2の
試験プログラム自身のりスタート動作が正常に動作でき
なくなり、従って、操作パネルのスイッチや、キーボー
ド(KB)等からのキー人力も無効となり、該デバッグ
ツール2は何ら機能することができなくなるという問題
があった。
The control input bin 21 becomes obstructed, and the test program itself of the debugging tool 2 cannot start normally, and therefore, the switches on the operation panel and the keys from the keyboard (KB) etc. are also disabled, and the debugging tool 2 had the problem that it could no longer function at all.

本発明は上記従来の欠点に鑑み、マイクロプロセッサ(
MPU)が搭載されたプリント板の、該マイクロプロセ
ッサ(MPU)の搭載ソケットに、デバッグツールを接
続して、プリント板の障害を試験する場合に、プリント
板側のアドレスバス、データバス、その他の制御入力ビ
ンに存在している「ショート」 「断」障害に起因して
、デバッグツール自身が立ち上がることができず、プリ
ント板を試験できない問題を解消することができるデバ
ッグツールを提供することを目的とするものである。
In view of the above-mentioned conventional drawbacks, the present invention provides a microprocessor (
When connecting a debug tool to the socket on which a microprocessor (MPU) is mounted on a printed circuit board to test for faults on the printed circuit board, the address bus, data bus, and other The purpose of the present invention is to provide a debugging tool that can solve the problem of the debugging tool itself not being able to start up and testing the printed circuit board due to a "short" or "disconnection" fault that exists in the control input bin. That is.

〔課題を解決するための手段〕[Means to solve the problem]

上記の問題点は下記の如くに構成したMPU搭載プリン
)1の試験方式によって解決される。
The above-mentioned problems are solved by the test method of MPU-equipped printer) 1 configured as follows.

マイクロプロセッサ(MP[I)が搭載されたプリント
板の、該マイクロプロセッサ(MPU)の搭載ソケット
に、デバッグツールを接続して障害を試験する方式であ
って、 8亥デバッグ・クールのアドレスバス、データバス。
This method tests for faults by connecting a debugging tool to the socket on which a microprocessor (MP[I) is mounted, on a printed circuit board on which the microprocessor (MP[I) is mounted, and which includes an 8-bit debug cool address bus, data bus.

その他の制御入力ビンを、該試験スタート時にはプリン
ト板に出力することを抑止し、試験運用時には、該アド
レスバス、データバス、その他の制御入力ビンをプリン
ト板に出力する機構を備えたバスバッファを設けて、 試験スタート時には、デバッグツール内のアドレスバス
、データバス、制御入力を用いて、該デバッグクールの
試験プログラムを立ち上げ、通常の試験時には、該立ち
上がったデバッグツールからプリント板のアドレスバス
、データバス。
A bus buffer with a mechanism to suppress output of other control input bins to the printed board at the start of the test and to output the address bus, data bus, and other control input bins to the printed board during test operation is installed. At the start of a test, the debug program's test program is launched using the address bus, data bus, and control input in the debug tool, and during normal testing, the PC board's address bus, data bus.

制御入力ビンにアドレス、データ、制御入力信号を出力
して、該プリント板を試験するように構成する。
The circuit board is configured to output address, data, and control input signals to control input bins to test the printed board.

〔作用〕[Effect]

即ち、本発明によれば、該デバッグツール内のアドレス
バス、データバス、その他の制御入力ビンを、リスター
ト動作時には、プリント板側に出力(接続)することを
抑止し、通常動作時には、該アドレスバス、データバス
、その他の制御入力ビンをプリント板側に出力(接続)
することができる機構を備えたバスバッファを設けて、
該アドレスバス、データバス、制御入力ビンを、デバッ
グツール側とプリント板側に分離するようにしている。
That is, according to the present invention, the address bus, data bus, and other control input bins in the debug tool are inhibited from being output (connected) to the printed board side during restart operation, and are not output to (connected to) the printed board side during normal operation. Output (connect) address bus, data bus, and other control input bins to the printed board side
Provide a bus buffer with a mechanism that allows
The address bus, data bus, and control input bin are separated into the debug tool side and the printed board side.

具体的には、該バスバッファは、デバッグクールのアド
レスバスの内容によって、該アドレスバス、データバス
、制御入力ビンのプリント板への出力(接続)を開閉す
る。即ち、該アドレスバスの内容が、デバッグツールの
試験プログラム自身のアドレス、データ域内にあるとき
は、該マドレスバス、データバス、制御入力ビンをプリ
ント板側に出力(接続)することを抑止し、該アドレス
バスの内容が、試験対象のアドレス領域を指示している
ときには、該アドレスバス、データバス。
Specifically, the bus buffer opens and closes the output (connection) of the address bus, data bus, and control input bin to the printed circuit board depending on the contents of the address bus of the debug module. That is, when the contents of the address bus are within the address and data area of the test program of the debug tool, outputting (connecting) the address bus, data bus, and control input bin to the printed board side is inhibited, and When the contents of the address bus indicate the address area to be tested, the address bus and data bus.

制御入力ビンを、プリント板側に出力(接続)する。Output (connect) the control input bin to the printed board side.

従って、デバッグツールは、リスタート時には、プリン
ト板側のアドレスバス、データバスの状態には影響され
ることがなくなり、即、立ち上がることができる。
Therefore, when the debug tool is restarted, it is not affected by the states of the address bus and data bus on the printed board side, and can immediately start up.

そして、立ち上がった後の障害処理ルーチンが各命令を
実行して出力するアドレスになると、該バスバッファは
、デバッグツールが出力するアドレス、データをプリン
ト板側に出力するので、そのときの実行結果を認識する
ことにより、該プリント板内の障害を容易に探索するこ
とができる。
Then, when the fault handling routine after startup executes each instruction and reaches the output address, the bus buffer outputs the address and data output by the debug tool to the printed circuit board, so the execution result at that time is By recognizing this, it is possible to easily search for faults within the printed board.

従って、プリント板側のアドレスバス、データバス、制
御入力ピンに「ショート」「断」等の障害があっても、
該プリント板側のハードウェア。
Therefore, even if there is a failure such as a "short circuit" or "disconnection" in the address bus, data bus, or control input pin on the printed board side,
Hardware on the printed board side.

ファームウェアの試験が可能となる効果が得られる。This has the effect of making it possible to test firmware.

〔実施例〕〔Example〕

以下本発明の実施例を図面によって詳述する。 Embodiments of the present invention will be described in detail below with reference to the drawings.

第1図は本発明の一実施例を示した図であり、(a)は
全体構成例を示し、(b)はバスバッファの構成例を示
しており、デバッグツール2のアドレスバス21aの内
容が、デバッグツール2の試験プログラムで使用する領
域を指示しているとき、アドレスバス21a、データバ
ス21b等をプリント板1に出力(接続)するのを抑止
し、該アドレスが該デバッグ領域外にあるとき、該アド
レスバス21a+ データバス21b等をプリント板1
側に出力(接続)するバスバッファ25が本発明を実施
するのに必要な手段である。尚、全図を通して同じ符号
は同じ対象物を示している。
FIG. 1 is a diagram showing an embodiment of the present invention, in which (a) shows an example of the overall configuration, and (b) shows an example of the configuration of a bus buffer, in which the contents of the address bus 21a of the debug tool 2 are shown. indicates an area to be used in the test program of the debug tool 2, it suppresses output (connection) of the address bus 21a, data bus 21b, etc. to the printed circuit board 1, and prevents the address from going outside the debug area. At some point, the address bus 21a + data bus 21b etc. are connected to the printed board 1.
A bus buffer 25 output (connected) to the side is a necessary means for implementing the present invention. Note that the same reference numerals indicate the same objects throughout the figures.

以下、第1図により本発明のMPU搭載プリント板の障
害試験方式を説明する。
Hereinafter, a failure test method for a printed circuit board equipped with an MPU according to the present invention will be explained with reference to FIG.

先ず、前述のように、デバッグツール2においては、M
PU 20のリスタート動作が正常に終了することが、
以後の試験動作に必須条件である。
First, as mentioned above, in debug tool 2, M
The restart operation of PU 20 is completed normally.
This is an essential condition for subsequent test operations.

通常、 MPU 20が使用するアドレス領域には、障
害処理ルーチンが立ち上がるのに必要なプログラム領域
(デバッグ領域)と、試験対象をアクセスする領域とが
あることに着目して、本発明においては、(a)図に示
したように、デバッグツール2のアドレスバス、データ
バス21中に、該アドレスバス21a、データバス21
b、制御入力ピンを、リスタート動作時と9通常動作時
に分離するバスバッファ25を挿入する。
Focusing on the fact that the address area used by the MPU 20 normally includes a program area (debug area) necessary for starting a fault handling routine and an area for accessing the test object, the present invention provides the following: a) As shown in the figure, in the address bus 21a and data bus 21 of the debug tool 2, the address bus 21a and the data bus 21
b. Insert a bus buffer 25 that separates the control input pins during restart operation and during normal operation.

具体的には、(b)図に示した如く、アドレスバス21
aの値が、該障害処理ルーチンで使用しているアドレス
であることをデコーダ(DEC)で検出すると、該アド
レスバス21a、データバス21b、 制御入力ビンを
、コネクタ■側に出力するのを抑止する。
Specifically, as shown in figure (b), the address bus 21
When the decoder (DEC) detects that the value of a is the address used in the fault handling routine, it prevents the address bus 21a, data bus 21b, and control input bin from being output to the connector ■ side. do.

そして、該アドレスバス21aの値が、上記デバッグ領
域外、即ち、試験対象物をアクセスするものであるとき
には、該デコーダ(DEC)は検出出力がないので、該
アドレスバス21a、データバス2xb、 制御入力ビ
ンを、コネクタ■側に出力するように動作する。
When the value of the address bus 21a is outside the debug area, that is, the test object is accessed, the decoder (DEC) has no detection output, so the address bus 21a, the data bus 2xb, and the control It operates to output the input bin to the connector ■ side.

以下、本発明のデバッグツール2を使用したときの試験
方式を説明する。
Hereinafter, a test method when using the debug tool 2 of the present invention will be explained.

a、先ず、デバッグツール2に、肝U 20を実装し、
プリント板1のMPU 10を取り外す。
a. First, implement liver U 20 in debug tool 2,
Remove MPU 10 from printed board 1.

b、デバッグツール2を、コネクタ■を介して、プリン
ト板1の上記取り外したMPU 10のソケットに接続
する。
b. Connect the debug tool 2 to the socket of the removed MPU 10 on the printed circuit board 1 via the connector (2).

c、デバッグツール2に制御用のファームウェアが格納
されている制御メモリ(ROM) 22を組み込む。
c. A control memory (ROM) 22 in which control firmware is stored is incorporated into the debug tool 2.

d、該制御用ファームウェアとして、例えば、「ストッ
プ」 「アドレス比較ストップ」 「ストア」 「ロー
ド」等を用意する。
d. As the control firmware, for example, "stop", "address comparison stop", "store", "load", etc. are prepared.

e、 Mデバッグツール2を特定アドレスがらりスター
トしたとき、アドレスバス21a、データバス21bの
内容「A」は、本発明のバスバッファ25により、プリ
ント板1のアドレスバス11a、データバス11brB
Jと切り離されているので、該リスタート動作は正常に
終了し、試験可能の状態となる。
e, M When the debug tool 2 is started from a specific address, the contents "A" of the address bus 21a and data bus 21b are transferred to the address bus 11a and data bus 11brB of the printed board 1 by the bus buffer 25 of the present invention.
Since it is disconnected from J, the restart operation ends normally and the state becomes ready for testing.

10次に、MPU 20が制御メモリ(ROM) 22
をアクセスし、上記制御用ファームウェアを実行すると
、該アドレスバス21a、データバス21bには、デバ
ッグ領域外の値が出力されることになり、パスバ411
a、データバスllbに出力される。
10 Next, the MPU 20 controls the control memory (ROM) 22
When the control firmware is executed, values outside the debug area are output to the address bus 21a and data bus 21b, and the pass bar 411
a, output to data bus llb.

例えば、プリント板1に対して、X’AOOO’番地を
出力し、そのときのデータバスllbの値を、ファーム
ウェアリストと比較、照合することで、プリント板1例
の障害の有無を簡単に知ることができる。
For example, by outputting address X'AOOO' for printed board 1 and comparing and checking the value of data bus llb at that time with the firmware list, it is easy to know whether there is a failure in one printed board. be able to.

このように、本発明は、デバッグツール側の肝Uのアド
レスバスと、データバスとを、リスタート時には、被試
験プリント板のアドレスバス、データバスと分離して動
作させることで、プリント板側のアドレスバス、データ
バスに如何なる障害が存在していても、デバッグツール
のMPUをリスタートさせることができるようにした所
に特徴がある。
In this way, the present invention operates the main address bus and data bus on the debug tool side separately from the address bus and data bus of the printed board under test at the time of restart, thereby making it easier to operate the address bus and data bus on the printed board side. The feature is that the MPU of the debug tool can be restarted no matter what kind of failure exists in the address bus or data bus.

〔発明の効果〕〔Effect of the invention〕

以上、詳細に説明したように、本発明のMPU搭載のプ
リント板障害試験方式は、マイクロプロセッサ(MPU
)が搭載されたプリント板の、該マイクロプロセッサ(
MPU)の搭載ソケットに、デバッグツールを接続して
、プリント板の障害を試験する際に、該デバッグツール
のアドレスバス、データバス、その他の制御入力ピンを
、該試験スタート時にはプリント板側に出力(接続)す
ることを抑止し、試験運用時には、該アドレスバス、デ
ータバス、その他の制御入力びんをプリント板に出力(
接続)する機構を備えたバスバッファを設けて、該試験
スタート時には、デバッグツール内のアドレスバス、デ
ータバス、制御入力ピンを用いて、該デバッグツールプ
ログラムを立ち上げ、通常の試験時には、該立ち上がっ
たデバッグツールからプリント板のアドレスバス、デー
タバスにアドレス、データ制御入力信号を出力して、該
プリント板を試験するようにしたものであるので、被試
験プリント板側の障害状態の如何に関わらず、デバッグ
ツールを試験可能状態にして、該プリント板の試験を行
うことができる効果がある。
As explained above in detail, the MPU-equipped printed board failure testing method of the present invention is based on the microprocessor (MPU)
) of the printed board on which the microprocessor ( ) is mounted.
When a debug tool is connected to the socket mounted on the MPU to test for faults on the printed circuit board, the address bus, data bus, and other control input pins of the debug tool are output to the printed circuit board at the start of the test. During test operation, the address bus, data bus, and other control input bottles are output (connected) to the printed board.
At the start of the test, the debug tool program is started using the address bus, data bus, and control input pins in the debug tool, and during normal testing, the debug tool program is Since the debug tool outputs address and data control input signals to the address bus and data bus of the printed board to test the printed board, it is possible to test the printed board regardless of the fault status on the printed board under test. First, there is an advantage that the printed board can be tested with the debug tool in a testable state.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示した図。 第2図は従来のMPU搭載のプリント板試験方式を説明
する図。 である。 25はバスバッファ。 ■はコネクタ。 をそれぞれ示す。 図面において、 1、はプリント板、又は、被試験プリント板。 10はマイクロプロセッサ(MPU)。 11はアドレスバス、データバス(B)。 11a はアドレスバス、  llbはデータバス。 12は制御メモリ(ROM) 。 2はデバッグツール。 20はマイクロプロセッサ(MPU)。 21はアドレスバス、データバス(A)。 21aはアドレスバス、  21bはデータバス。 22は制御メモリ(ROM) 。 (c)
FIG. 1 is a diagram showing an embodiment of the present invention. FIG. 2 is a diagram illustrating a conventional MPU-equipped printed board testing method. It is. 25 is a bus buffer. ■ is a connector. are shown respectively. In the drawings, 1 is a printed board or a printed board to be tested. 10 is a microprocessor (MPU). 11 is an address bus and a data bus (B). 11a is an address bus, and llb is a data bus. 12 is a control memory (ROM). 2 is a debugging tool. 20 is a microprocessor (MPU). 21 is an address bus and a data bus (A). 21a is an address bus, and 21b is a data bus. 22 is a control memory (ROM). (c)

Claims (1)

【特許請求の範囲】 マイクロプロセッサ(MPU)(10)が搭載されたプ
リント板(1)の、該マイクロプロセッサ(MPU)(
10)の搭載ソケットに、デバッグツール(2)を接続
して障害を試験する方式であって、 該デバッグツール(2)のアドレスバス、データバス、
その他の制御入力端子(21)を、該試験のスタート時
にはプリント板(1)に出力することを抑止し、該試験
運用時には、該アドレスバス、データバス、その他の制
御入力端子(21)をプリント板(1)に出力する機構
を備えたバスバッファ(25)を設けて、 該試験のスタート時には、デバッグツール(2)内のア
ドレスバス、データバス、制御入力端子(21)を用い
て、該デバッグツールの試験プログラムを立ち上げ、 通常の試験時には、該立ち上がったデバッグツール(2
)からプリント板(1)のアドレスバス、データバス、
制御入力端子(11)にアドレス、データ、制御入力信
号を出力して、該プリント板(1)を試験することを特
徴とするMPU搭載プリント板の障害試験方式。
[Claims] The microprocessor (MPU) (10) of the printed board (1) on which the microprocessor (MPU) (10) is mounted;
This method tests for faults by connecting a debugging tool (2) to the mounting socket of the debugging tool (10), the debugging tool (2) having an address bus, a data bus,
The other control input terminals (21) are inhibited from being output to the printed board (1) at the start of the test, and the address bus, data bus, and other control input terminals (21) are printed during the test operation. A bus buffer (25) with a mechanism for outputting to the board (1) is provided, and at the start of the test, the address bus, data bus, and control input terminal (21) in the debug tool (2) are used to Start up the debug tool test program, and during normal testing, the debug tool (2
) to the printed board (1) address bus, data bus,
A fault testing method for a printed circuit board equipped with an MPU, characterized in that the printed circuit board (1) is tested by outputting address, data, and control input signals to a control input terminal (11).
JP2095534A 1990-04-11 1990-04-11 Fault test system for mpu mounted printed board Pending JPH03292539A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2095534A JPH03292539A (en) 1990-04-11 1990-04-11 Fault test system for mpu mounted printed board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2095534A JPH03292539A (en) 1990-04-11 1990-04-11 Fault test system for mpu mounted printed board

Publications (1)

Publication Number Publication Date
JPH03292539A true JPH03292539A (en) 1991-12-24

Family

ID=14140224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2095534A Pending JPH03292539A (en) 1990-04-11 1990-04-11 Fault test system for mpu mounted printed board

Country Status (1)

Country Link
JP (1) JPH03292539A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757811A (en) * 1996-01-10 1998-05-26 Mitsubishi Denki Kabushiki Kaisha System for testing a fault detecting means

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757811A (en) * 1996-01-10 1998-05-26 Mitsubishi Denki Kabushiki Kaisha System for testing a fault detecting means

Similar Documents

Publication Publication Date Title
US6330622B1 (en) Direct processor access via an external multi-purpose interface
US7069477B2 (en) Methods and arrangements to enhance a bus
KR20030022780A (en) System and method for testing signal interconnections using built-in self test
JPH1011319A (en) Method for maintaining multiprocessor system
US5940783A (en) Microprocessor and method of testing the same
US5751641A (en) Microprocessor memory test circuit and method
JPH03292539A (en) Fault test system for mpu mounted printed board
US6490694B1 (en) Electronic test system for microprocessor based boards
CN112486756A (en) Method for debugging chip by using extended I2C protocol, storage medium and electronic equipment
JPH08278924A (en) Adapter diagnostic system
JP3247974B2 (en) CPU device operation confirmation method
JPS5911452A (en) Test system of parity check circuit
JP2557941Y2 (en) CPU board debug device
KR100295348B1 (en) Semiconductor integrated circuit
JP3326546B2 (en) Computer system failure detection method
CN117909146A (en) Automatic test method and device based on CPLD
JP2861001B2 (en) I / O circuit
JPH04238278A (en) Semi-conductor device
JP3317648B2 (en) Semiconductor device analysis equipment
JPH0498555A (en) Bus interface check system
JP2001327188A (en) Self-diagnostic method for motor control system
JPS58109945A (en) Test method for microprocessor
JPH0662087A (en) On-line meintenance system for line adaptor
JPH0611533A (en) Fail-safe circuit of connection of a plurality of electronic circuits
JPS61188637A (en) In-circuit emulator