JPH0329026A - マイクロコンピュータの命令コード - Google Patents
マイクロコンピュータの命令コードInfo
- Publication number
- JPH0329026A JPH0329026A JP16471589A JP16471589A JPH0329026A JP H0329026 A JPH0329026 A JP H0329026A JP 16471589 A JP16471589 A JP 16471589A JP 16471589 A JP16471589 A JP 16471589A JP H0329026 A JPH0329026 A JP H0329026A
- Authority
- JP
- Japan
- Prior art keywords
- instruction code
- instruction
- byte
- microcomputer
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000694 effects Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 21
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000009191 jumping Effects 0.000 abstract 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発ＥＪＡハマイクロコンピュータのプログラムに係
り、特にその命令コードに関するものである。
り、特にその命令コードに関するものである。
第８図は判断によって別の処理金行う場合での従来のプ
ログラム処理のフローチャートであ９％２ケ所にブラン
チ命令＋！） ＋５１ ｆ使用することにより、プログ
ラム金動作させている。
ログラム処理のフローチャートであ９％２ケ所にブラン
チ命令＋！） ＋５１ ｆ使用することにより、プログ
ラム金動作させている。
次にプログラムの動作について説明する。
判断…の結果によって処理Ａ１３｝又は処理Ｂ（４１を
行い、その後処理Ｃ（６１を′行う。
行い、その後処理Ｃ（６１を′行う。
そのために、ブランチ命令（！｝と１５１の２カ所に２
バイト又は８バイトのブク／チ命令を使用されている。
バイト又は８バイトのブク／チ命令を使用されている。
従来のプログラムではある条件判断によって別の処理を
行い、その後１た同じ処理を行う場合２バイト（８バイ
ト）のブランチ命令金使用しなければならず，そのため
プログラムのステップ数が増えてし１い％１た、飛び先
のラベル名を考える必要が生じるなどの問題点があった
。
行い、その後１た同じ処理を行う場合２バイト（８バイ
ト）のブランチ命令金使用しなければならず，そのため
プログラムのステップ数が増えてし１い％１た、飛び先
のラベル名を考える必要が生じるなどの問題点があった
。
この発明は上記のような問題点を解消するためになされ
たもので、少ないバイト数で効率的に次の館令を読みと
ばすマイクロコンピュータの命令コードを得ろこと金目
的とする。
たもので、少ないバイト数で効率的に次の館令を読みと
ばすマイクロコンピュータの命令コードを得ろこと金目
的とする。
この発明に係るマイクロコンピュータの命令コードは、
泪対又は絶対ブランチ命令の代りに置くことにより，ス
テータスフラグ全変化させずに次の２バイト又は８バイ
トｃ個定長）金読みとばすようにしたものである。
泪対又は絶対ブランチ命令の代りに置くことにより，ス
テータスフラグ全変化させずに次の２バイト又は８バイ
トｃ個定長）金読みとばすようにしたものである。
金使用した時に比べて，ステップ数を削減できるととも
に飛び先のラベルも不必要となる。
に飛び先のラベルも不必要となる。
以下、この発明の一実施列ｔｔＶについて説明丁る。
第１図にかいて，判断１！１の結果により処理Ａ（３｛
又は、処理Ｂ １４１ ｉ行い，その後処理０ １６＋
ｉ行いたい場合、処理Ｂを行う時ＶＣは判断…からブ
ランチ命令｛！■により処理Ｂ １４１ １でジャンプ
し、その後処理０（６）を行って終了する。
又は、処理Ｂ １４１ ｉ行い，その後処理０ １６＋
ｉ行いたい場合、処理Ｂを行う時ＶＣは判断…からブ
ランチ命令｛！■により処理Ｂ １４１ １でジャンプ
し、その後処理０（６）を行って終了する。
しかし，処理Ａ １３１ １行う時には処理Ａ ｉｌｌ
ｉ行った後に、次の命令金無効にする１バイトの命令
を加えることＩｃより処理Ｂ １４＋ ｆｔ飛ばして、
処理Ｂ１６１を行い終了する。
ｉ行った後に、次の命令金無効にする１バイトの命令
を加えることＩｃより処理Ｂ １４＋ ｆｔ飛ばして、
処理Ｂ１６１を行い終了する。
即ち、この実施例にかけるマイクロコンピュータの命令
コードは．次に続くｚバイト又は８バイトを読み飛ばす
ための１バイトの命令コードであυ．その使用前後でス
テータスフラグは変化しない。
コードは．次に続くｚバイト又は８バイトを読み飛ばす
ための１バイトの命令コードであυ．その使用前後でス
テータスフラグは変化しない。
以上のようにこの発明によれば，ブランチ命令４１ ｆ
１バイトの命令コードｌ’ｌｔき力１えることにより
，従来のプログラムに比べて，プログラムのステップ数
が削減され、ｆたラベル数も削減されるという効果があ
る。
１バイトの命令コードｌ’ｌｔき力１えることにより
，従来のプログラムに比べて，プログラムのステップ数
が削減され、ｆたラベル数も削減されるという効果があ
る。
第１図はこの発明の一実施例によるブランチの方法金示
すフローチャート、第８図は従来のブランチの方法金示
すフローチャートである。 図にかいて，田は比較．判断命令，］２｛ぱブランチ命
令．（３１は処ｇＪＡ ， ＋４１は処理Ｂ ， ＋６
１は処理０１ｋ示す。 なか、図中，同一符号は同一，又は相当部分金示す。
すフローチャート、第８図は従来のブランチの方法金示
すフローチャートである。 図にかいて，田は比較．判断命令，］２｛ぱブランチ命
令．（３１は処ｇＪＡ ， ＋４１は処理Ｂ ， ＋６
１は処理０１ｋ示す。 なか、図中，同一符号は同一，又は相当部分金示す。
Claims (1)
- プログラムを格納するＲＯＭとプログラム中に使用する
データ等を格納するＲＡＭが同一空間上に存在し、２バ
イト長の相対ブランチ命令、３バイト長の絶対ジャンプ
命令を持つマイクロプロセッサにおいて、次の２バイト
を無視することによりジャンプ命令又は、ブランチ命令
と同じ効力を持つ１バイトのマイクロコンピュータの命
令コード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16471589A JPH0329026A (ja) | 1989-06-27 | 1989-06-27 | マイクロコンピュータの命令コード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16471589A JPH0329026A (ja) | 1989-06-27 | 1989-06-27 | マイクロコンピュータの命令コード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0329026A true JPH0329026A (ja) | 1991-02-07 |
Family
ID=15798513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16471589A Pending JPH0329026A (ja) | 1989-06-27 | 1989-06-27 | マイクロコンピュータの命令コード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0329026A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100876905B1 (ko) * | 2007-02-21 | 2009-01-09 | (주)럭스맥스 | 엘이디 전광판의 연결장치 |
-
1989
- 1989-06-27 JP JP16471589A patent/JPH0329026A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100876905B1 (ko) * | 2007-02-21 | 2009-01-09 | (주)럭스맥스 | 엘이디 전광판의 연결장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0220684B1 (en) | Data processing system | |
| JP2000267862A (ja) | 資源の消費を最小限にするハイブリッド式ジャストインタイム・コンパイラ | |
| EP0220682B1 (en) | Data processing system | |
| JP3619939B2 (ja) | 中央処理装置 | |
| JPH05224948A (ja) | コンピュータプログラムを処理する方法およびシステム | |
| EP0173466B1 (en) | Microprogram control | |
| US4933847A (en) | Microcode branch based upon operand length and alignment | |
| JPS63226732A (ja) | シーケンサ回路 | |
| JPH0329026A (ja) | マイクロコンピュータの命令コード | |
| JPH0795278B2 (ja) | 処理装置の割込制御方式 | |
| US6120552A (en) | Method to exhibit parallelism for computer implementation of computational processing | |
| JPS62226231A (ja) | プロセツサ | |
| JP2538053B2 (ja) | 制御装置 | |
| JPS57161943A (en) | Data processing device | |
| JP2002279371A (ja) | Ｉｃカードのアプリケーション起動制御システム | |
| JP2843844B2 (ja) | 並列演算処理装置 | |
| JPS63178330A (ja) | 演算フラグ制御装置 | |
| JPH01142942A (ja) | レジスタ退避方式 | |
| JPH0575130B2 (ja) | ||
| JPS63240633A (ja) | 中央処理装置 | |
| JPS622332B2 (ja) | ||
| JPH01130227A (ja) | マイクロプログラム制御方式 | |
| Williamson et al. | Assembly Language Explained | |
| JPS63141131A (ja) | パイプライン制御方式 | |
| JPS5971547A (ja) | マイクロプログラム制御方式 |