JPH0328578Y2 - - Google Patents

Info

Publication number
JPH0328578Y2
JPH0328578Y2 JP4334685U JP4334685U JPH0328578Y2 JP H0328578 Y2 JPH0328578 Y2 JP H0328578Y2 JP 4334685 U JP4334685 U JP 4334685U JP 4334685 U JP4334685 U JP 4334685U JP H0328578 Y2 JPH0328578 Y2 JP H0328578Y2
Authority
JP
Japan
Prior art keywords
transistor
modulation
signal
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4334685U
Other languages
Japanese (ja)
Other versions
JPS61158717U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP4334685U priority Critical patent/JPH0328578Y2/ja
Publication of JPS61158717U publication Critical patent/JPS61158717U/ja
Application granted granted Critical
Publication of JPH0328578Y2 publication Critical patent/JPH0328578Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Amplitude Modulation (AREA)

Description

【考案の詳細な説明】 A 産業上の利用分野 本考案は、MOSトランジスタを変調用素子と
して用いた変調回路に関する。
[Detailed Description of the Invention] A. Field of Industrial Application The present invention relates to a modulation circuit using a MOS transistor as a modulation element.

B 考案の概要 本考案はMOSトランジスタを変調用素子とし
て用いた変調回路において、各ボルテージフオロ
ワ回路内の出力用MOSトランジスタにより差動
トランジスタ対を構成すると共に、上記各ボルテ
ージフオロワ回路間に変調用のMOSトランジス
タを設け該トランジスタに無歪みのドレイン電流
を流すことにより、直流成分の変動がなくかつ歪
みのない変調出力を得ることができるようにした
ものである。
B. Summary of the invention In a modulation circuit using MOS transistors as modulation elements, the invention consists of a differential transistor pair composed of output MOS transistors in each voltage follower circuit, and modulation between each voltage follower circuit. By providing a MOS transistor for this purpose and allowing a distortion-free drain current to flow through the transistor, it is possible to obtain a modulated output without fluctuations in the DC component and without distortion.

C 従来の技術 従来より、入力信号を変調信号に応じて振幅変
調して出力する変調回路として、たとえば第5図
に示すようなMOSトランジスタを変調用素子と
して用いたものが一般に知られている。この変調
回路は、トランジスタ101とトランジスタ10
2から成つており、ソースフオロワのトランジス
タ101のソースが変調用のトランジスタ102
のドレインに接続されている。また、上記トラン
ジスタ101は飽和領域で使用され、トランジス
タ102は非飽和領域で使用される。
C. Prior Art Conventionally, as a modulation circuit that amplitude-modulates an input signal according to a modulation signal and outputs the resultant signal, a circuit using a MOS transistor as a modulation element as shown in FIG. 5, for example, is generally known. This modulation circuit consists of a transistor 101 and a transistor 10.
2, the source of the source follower transistor 101 is connected to the modulation transistor 102.
connected to the drain of Further, the transistor 101 is used in a saturated region, and the transistor 102 is used in a non-saturated region.

そして、入力信号VIがトランジスタ101の
ゲートに供給されると、該入力信号VIが変調信
号EMにより変調され該トランジスタ101のソ
ースから出力信号VOが出力されるようになつて
いる。すなわち、トランジスタ102が非飽和領
域で使用されるため、該トランジスタ102のド
レインから見たインピーダンスrd2は変調信号EM
に応じて変化することとなり、結果的に、入力信
号VIが変調信号EMにより変調されるということ
である。入力信号VIと出力信号VOの関係を式で
表すと次式のようになる。
When the input signal V I is supplied to the gate of the transistor 101, the input signal V I is modulated by the modulation signal EM , and the output signal V O is output from the source of the transistor 101. That is, since the transistor 102 is used in a non-saturation region, the impedance r d2 seen from the drain of the transistor 102 is equal to the modulation signal E M
As a result, the input signal V I is modulated by the modulation signal EM . The relationship between the input signal V I and the output signal V O can be expressed as the following formula.

VO=rd2/rs1+rd2VI ここで、rs1はトランジスタ101のソースか
ら見たインピーダンスである。
V O =r d2 /r s1 +r d2 V Iwhere, r s1 is the impedance seen from the source of the transistor 101.

D 考案が解決しようとする問題点 ところで、上述した従来の変調回路において、
入力信号VIは変調信号EMにより変調され、トラ
ンジスタ101のソースに出力信号VOが得られ
るが、該出力信号VOの直流成分が変動してしま
うという問題点がある。また、上記トランジスタ
101の出力インピーダンス、すなわち上記rs1
はバイポーラトランジスタと比べ大きな値である
等の理由により出力信号VOに歪みが発生し易い
という問題点がある。
D Problems to be solved by the invention By the way, in the conventional modulation circuit mentioned above,
The input signal V I is modulated by the modulation signal EM , and an output signal V O is obtained at the source of the transistor 101, but there is a problem that the DC component of the output signal V O fluctuates. Furthermore, the output impedance of the transistor 101, that is, the r s1
There is a problem that distortion is likely to occur in the output signal V O due to the fact that V O has a larger value than that of a bipolar transistor.

そこで、本考案は上述した従来の問題点に鑑み
て提案されたものであり、直流成分の変動がなく
かつ歪みのない出力信号(変調出力)が得られる
ような変調回路を提供することを目的とする。
Therefore, the present invention was proposed in view of the above-mentioned conventional problems, and the purpose is to provide a modulation circuit that can obtain an output signal (modulated output) without fluctuations in the DC component and without distortion. shall be.

E 問題点を解決するための手段 本考案に係る変調回路は、上述した目的を達成
するために、一対の入力信号をそれぞれ各ボルテ
ージフオロワ回路を介してMOSトランジスタの
両端に供給すると共に、上記各ボルテージフオロ
ワ回路内の各出力用MOSトランジスタにより差
動トランジスタ対を構成し、上記各ボルテージフ
オロワ回路間のMOSトランジスタのゲートに変
調信号を供給して変調動作を行わせるようにした
ことを特徴とする。
E Means for Solving the Problems In order to achieve the above-mentioned object, the modulation circuit according to the present invention supplies a pair of input signals to both ends of the MOS transistor through each voltage follower circuit, and Each output MOS transistor in each voltage follower circuit constitutes a differential transistor pair, and a modulation signal is supplied to the gate of the MOS transistor between each voltage follower circuit to perform a modulation operation. Features.

F 作用 本考案によれば、各ボルテージフオロワ回路間
に設けられたMOSトランジスタのゲートに変調
信号を供給することにより、該MOSトランジス
タは可変抵抗として動作し上記各ボルテージフオ
ロワ回路内の各出力用MOSトランジスタのドレ
インより変調出力が得られる。
F Effect According to the present invention, by supplying a modulation signal to the gate of the MOS transistor provided between each voltage follower circuit, the MOS transistor operates as a variable resistor, and each output in each voltage follower circuit is operated as a variable resistor. Modulated output is obtained from the drain of the MOS transistor.

G 実施例 以下、本考案に係る変調回路の実施例につい
て、図面を用いて詳細に説明する。なお、第1お
よび第2の実施例中におけるトランジスタはすべ
てMOSトランジスタである。
G. Embodiments Hereinafter, embodiments of the modulation circuit according to the present invention will be described in detail with reference to the drawings. Note that all transistors in the first and second embodiments are MOS transistors.

G−1 実施例1 第1図は第1の実施例の変調回路を示す回路図
である。第1図において、第1の信号入力端子1
は第1のボルテージフオロワ回路10を介して変
調用のトランジスタ31のソースに接続されてお
り、第2の信号入力端子2は第2のボルテージフ
オロワ回路20を介して該トランジスタ31のド
レインに接続されている。上記トランジスタ31
のゲートには変調信号EMが供給されるようにな
つている。また、上記ボルテージフオロワ回路1
0,20内の各出力用トランジスタ16,26
(図中、破線で示す)により差動トランジスタ対
が構成されており、該各トランジスタ16,26
の各ドレインはそれぞれ負荷抵抗32,33を介
して電源端子34に接続されていると共に、信号
出力端子35,36にそれぞれ接続されている。
なお、上記トランジスタ31は非飽和領域で動作
させることが必要である。
G-1 Embodiment 1 FIG. 1 is a circuit diagram showing a modulation circuit of a first embodiment. In FIG. 1, the first signal input terminal 1
is connected to the source of the modulation transistor 31 via the first voltage follower circuit 10, and the second signal input terminal 2 is connected to the drain of the transistor 31 via the second voltage follower circuit 20. It is connected. The transistor 31
A modulation signal EM is supplied to the gate of the . In addition, the voltage follower circuit 1
Each output transistor 16, 26 within 0,20
(indicated by broken lines in the figure) constitute a differential transistor pair, and each transistor 16, 26
The respective drains are connected to a power supply terminal 34 via load resistors 32 and 33, respectively, and are also connected to signal output terminals 35 and 36, respectively.
Note that the transistor 31 needs to be operated in a non-saturation region.

ここで、上記各ボルテージフオロワ回路10,
20としては、たとえば、いわゆるバートン回路
を用いれば良い。このバートン回路を用いた場合
の回路全体の具体的構成を第2図に示す。なお、
この第2図は第1図と対応しており、各部の参照
番号については第1図と同一のものを付す。
Here, each of the voltage follower circuits 10,
As the circuit 20, for example, a so-called Burton circuit may be used. FIG. 2 shows a specific configuration of the entire circuit when this Burton circuit is used. In addition,
This FIG. 2 corresponds to FIG. 1, and the same reference numbers as in FIG. 1 are used for each part.

まず、第1のボルテージフオロワ回路10(バ
ートン回路)について説明する。第1の信号入力
端子1はトランジスタ11のゲートに接続されて
いる。このトランジスタ11とトランジスタ12
は差動トランジスタ対となつており、各ソースが
電流源用のトランジスタ13に共通接続されてい
る。上記トランジスタ11,12の各ドレインは
カレントミラー構成のトランジスタ14,15を
介してそれぞれ電源端子34に接続されている。
また、トランジスタ12のドレイン・ゲート間に
はソースフロワ(出力用)のトランジスタ16が
接続されており、該トランジスタ16のソースは
電流源用のトランジスタ17に接続されている。
First, the first voltage follower circuit 10 (Burton circuit) will be explained. The first signal input terminal 1 is connected to the gate of the transistor 11. These transistors 11 and 12
form a differential transistor pair, and each source is commonly connected to a current source transistor 13. The drains of the transistors 11 and 12 are respectively connected to a power supply terminal 34 via transistors 14 and 15 having a current mirror configuration.
Further, a source floor (output) transistor 16 is connected between the drain and gate of the transistor 12, and the source of the transistor 16 is connected to a current source transistor 17.

第2のボルテージフオロワ回路20(バートン
回路)も上記第1のボルテージフオロワ回路10
と同様の構成を有している。すなわち、第2の信
号入力端子2はトランジスタ21のゲートに接続
されており、このトランジスタ21とトランジス
タ22が差動トランジスタ対となつている。上記
トランジスタ21,22の各ソースは電流源用の
トランジスタ23に共通接続されており、各ドレ
インはカレントミラー構成のトランジスタ24,
25を介してそれぞれ電源端子34に接続されて
いる。また、トランジスタ22のドレイン・ゲー
ト間にはソースフオロワ(出力用)のトランジス
タ26が接続されており、該トランジスタ26の
ソースは電流源用のトランジスタ27に接続され
ている。
The second voltage follower circuit 20 (Burton circuit) is also the same as the first voltage follower circuit 10.
It has a similar configuration. That is, the second signal input terminal 2 is connected to the gate of the transistor 21, and the transistor 21 and the transistor 22 form a differential transistor pair. The sources of the transistors 21 and 22 are commonly connected to a current source transistor 23, and the drains of the transistors 24 and 22 have a current mirror configuration.
25 to the power supply terminals 34, respectively. Further, a source follower (output) transistor 26 is connected between the drain and gate of the transistor 22, and the source of the transistor 26 is connected to a current source transistor 27.

また、上記出力用の各トランジスタ16,26
により差動トランジスタ対が構成されており、該
トランジスタ16,26の各ソース間には上記変
調用のトランジスタ31が接続されている。更
に、上記トランジスタ16,26の各ドレインは
それぞれ負荷抵抗32,33を介して電源端子3
4に接続されていると共に、信号出力端子35,
36にそれぞれ接続されている。
In addition, each of the above-mentioned output transistors 16, 26
A differential transistor pair is constituted by the transistors 16 and 26, and the modulation transistor 31 is connected between the sources of the transistors 16 and 26. Furthermore, the drains of the transistors 16 and 26 are connected to the power supply terminal 3 via load resistors 32 and 33, respectively.
4, and the signal output terminal 35,
36, respectively.

次に、この実施例の変調回路の動作説明に先立
ち、MOSトランジスタの可変抵抗としての動作
について第3図を参照しながら説明する。第3図
において、MOSトランジスタ40(以下、単に
トランジスタという。)の各端子41,43に供
給される信号(電圧)をそれぞれV1,V3とし、
端子42(すなわち、ゲート)に供給される信号
(電圧)をV2とする。端子41をソースとし、端
子43をドレインとすると、ゲート・ソース間電
圧VGSおよびドレイン・ソース間電圧VDSはそれ
ぞれ次のように表される。
Next, prior to explaining the operation of the modulation circuit of this embodiment, the operation of the MOS transistor as a variable resistor will be explained with reference to FIG. In FIG. 3, the signals (voltages) supplied to the terminals 41 and 43 of the MOS transistor 40 (hereinafter simply referred to as a transistor) are V 1 and V 3 , respectively.
Let the signal (voltage) supplied to the terminal 42 (ie, the gate) be V2 . When the terminal 41 is the source and the terminal 43 is the drain, the gate-source voltage V GS and the drain-source voltage V DS are expressed as follows.

VGS=V2−V1 …… VDS=V3−V1 …… また、トランジスタ40は、条件式 VGS>VDS+VT …… を満足させることにより非飽和領域で動作させる
ことができ、この時のドレイン電流IDSは次式に
よつて与えられる。
V GS = V 2 - V 1 ... V DS = V 3 - V 1 ... In addition, the transistor 40 can be operated in a non-saturation region by satisfying the conditional expression V GS > V DS + V T ... The drain current I DS at this time is given by the following equation.

IDS=k{(VGS−VT)VDS −1/2VDS 2} …… ここで、kはチヤンネル長、チヤンネル幅等に
よつて決定される定数であり、VTはしきい値電
圧である。
I DS = k {(V GS − V T ) V DS −1/2V DS 2 } ... Here, k is a constant determined by the channel length, channel width, etc., and V T is the threshold value. It is voltage.

次に、V1,V3をそれぞれ直流成分V0と交流成
分xとに分解して V1=V0(1+x) …… V3=V0(1−x) …… とすると、VGSおよびVDSはそれぞれ式および
式より VGS=V2−V0(1+x) …… VDS=−2V0x …… となる。よつて、これら式、式を式に代入
すると、ドレイン電流IDSは次式のようになる。
Next, V 1 and V 3 are decomposed into DC component V 0 and AC component and V DS are as follows from formula and formula, respectively: V GS =V 2 -V 0 (1+x) ... V DS = -2V 0 x .... Therefore, by substituting these equations into the equation, the drain current I DS becomes as shown in the following equation.

IDS=2xV0(V0−V2+VT) …… 一方、トランジスタ40の端子41をドレイン
とし、端子43をソースとすると、VGSおよび
VDSはそれぞれ次のように表される。
I DS = 2xV 0 (V 0 −V 2 +V T )... On the other hand, if the terminal 41 of the transistor 40 is the drain and the terminal 43 is the source, V GS and
V DS is expressed as follows.

VGS=V2−V3 …… VDS=V1−V3 …… この場合には、上記式に対応するドレイン電
流IDSは次式のようになる。
V GS = V 2 - V 3 ... V DS = V 1 - V 3 ... In this case, the drain current I DS corresponding to the above equation is as follows.

IDS=−2xV0(V0−V2+VT) …… そして、V0−V2=VC(制御電圧)とすると、
ドレイン電流IDSは上記式および上記式より IDS=±2xV0(VC+VT) …… と表される。ここで、xV0=△V0とすると IDS=±2△V0(VC+VT) …… となる。この式から、ドレイン電流IDSは制御
電圧VCに応じて略直線的に変化することが分か
る。これは、トランジスタ40が可変抵抗(線形
抵抗)として動作することを意味している。
I DS = −2xV 0 (V 0 −V 2 +V T )...And if V 0 −V 2 = V C (control voltage),
The drain current I DS is expressed as I DS = ±2xV 0 (V C +V T ) from the above formula and the above formula. Here, if xV 0 =△V 0 , then I DS =±2△V 0 (V C +V T )... From this equation, it can be seen that the drain current I DS changes approximately linearly according to the control voltage V C. This means that the transistor 40 operates as a variable resistance (linear resistance).

本考案に係る変調回路は、このようにMOSト
ランジスタが可変抵抗として動作することを利用
したものである。
The modulation circuit according to the present invention utilizes the fact that the MOS transistor operates as a variable resistor in this way.

続いて、第2図を参照しながら動作説明を行
う。まず、第1の信号入力端子1に入力信号+
VIが、第2の信号入力端子2に入力信号−VIが、
そしてトランジスタ31のゲートに変調信号EM
がそれぞれ供給される。そうすると、第1のボル
テージフオロワ回路10側では、トランジスタ1
4,15がいわゆるアクテイブロードとなつて差
動トランジスタ対11,12が動作し、トランジ
スタ12のドレインに得られた出力がトランジス
タ16を介してトランジスタ31のソースに供給
されると共に、該トランジスタ12のゲートに帰
還される。一方、第2のボルテージフオロワ回路
20側でも同様の動作が行われ、トランジスタ2
2のドレインに得られた出力がトランジスタ26
を介してトランジスタ31のドレインに供給され
る。この時、トランジスタ31のソースに供給さ
れる信号は入力信号+VIに略等しくなり、ドレ
インに供給される信号は入力信号−VIに略等し
くなる。これは、トランジスタ16,26の各出
力インピーダンスが帰還の作用によつて非常に小
さくなつているからである。
Next, the operation will be explained with reference to FIG. First, input the input signal + to the first signal input terminal 1.
V I is input to the second signal input terminal 2, and the input signal −V I is
And the modulation signal E M is applied to the gate of the transistor 31.
are supplied respectively. Then, on the first voltage follower circuit 10 side, the transistor 1
4 and 15 become a so-called active load, and the differential transistor pair 11 and 12 operate, and the output obtained at the drain of transistor 12 is supplied to the source of transistor 31 via transistor 16, and the output of transistor 12 is supplied to the source of transistor 31 via transistor 16. Returned to the gate. On the other hand, a similar operation is performed on the second voltage follower circuit 20 side, and the transistor 2
The output obtained at the drain of transistor 26
is supplied to the drain of the transistor 31 via. At this time, the signal supplied to the source of the transistor 31 becomes approximately equal to the input signal +V I , and the signal supplied to the drain becomes approximately equal to the input signal -V I. This is because the output impedances of the transistors 16 and 26 are extremely small due to the feedback effect.

そして、トランジスタ31にはソースおよびド
レインに供給される信号に応じたドレイン電流が
流れる。このドレイン電流は更にゲートに供給さ
れる変調信号EMによつて変化する。よつて、抵
抗32,33にそれぞれ流れる電流が変調信号
EMによつて変調されることになり、信号出力端
子35,36間に変調出力として出力信号V0
得られるようになつている。
A drain current flows through the transistor 31 according to a signal supplied to the source and drain. This drain current is further varied by the modulation signal EM supplied to the gate. Therefore, the current flowing through each of the resistors 32 and 33 is a modulation signal.
EM , and an output signal V 0 is obtained as a modulated output between signal output terminals 35 and 36.

このように、差動トランジスタ対16,26か
ら出力信号V0を得る構成のため、直流成分が変
動するようなことはない。また、上記差動トラン
ジスタ対16,26の各出力インピーダンスは帰
還の作用により非常に小さくなつており、非飽和
領域で動作する変調用のトランジスタ31に無歪
みのドレイン電流を流せるため、歪みのない出力
信号V0を得ることができる。
In this way, since the output signal V 0 is obtained from the differential transistor pair 16 and 26, the DC component does not fluctuate. In addition, the output impedance of the differential transistor pair 16, 26 is extremely small due to the feedback effect, and a distortion-free drain current can flow through the modulation transistor 31 that operates in the non-saturation region. An output signal V 0 can be obtained.

G−2 実施例2 次に、第2の実施例の変調回路について第4図
を参照しながら説明する。この変調回路は上述し
た第1の実施例の変調回路を2つ組合せたもので
あり、平衡変調回路を構成している。すなわち、
各信号入力端子51,52はそれぞれ各ボルテー
ジフオロワ回路60,70を介して変調用のトラ
ンジスタ53に接続されていると共に、各ボルテ
ージフオロワ回路80,90を介して変調用のト
ランジスタ54に接続されている。上記各ボルテ
ージフオロワ回路60,70内の各出力用トラン
ジスタ61,71および上記各ボルテージフオロ
ワ回路80,90内の各出力用トランジスタ8
1,91はそれぞれ差動トランジスタ対となつて
いる。上記トランジスタ71とトランジスタ81
の各ドレインは共に負荷抵抗55を介して電源端
子56に接続されており、上記トランジスタ61
とトランジスタ91の各ドレインは共に負荷抵抗
57を介して電源端子56に接続されている。ま
た、上記各負荷抵抗55,57はそれぞれ信号出
力端子58,59に接続されている。
G-2 Example 2 Next, a modulation circuit according to a second example will be described with reference to FIG. 4. This modulation circuit is a combination of two modulation circuits of the first embodiment described above, and constitutes a balanced modulation circuit. That is,
Each signal input terminal 51, 52 is connected to a modulation transistor 53 via each voltage follower circuit 60, 70, and is also connected to a modulation transistor 54 via each voltage follower circuit 80, 90. has been done. Each output transistor 61, 71 in each of the voltage follower circuits 60, 70 and each output transistor 8 in each voltage follower circuit 80, 90
Reference numerals 1 and 91 each serve as a differential transistor pair. The above transistor 71 and transistor 81
Both drains of the transistor 61 are connected to a power supply terminal 56 via a load resistor 55.
and the drains of transistor 91 are both connected to power supply terminal 56 via load resistor 57. Further, each of the load resistors 55 and 57 is connected to signal output terminals 58 and 59, respectively.

そして、各信号入力端子51,52に各入力信
号+VI,−VIがそれぞれ供給され、トランジスタ
53,54の各ゲートに各変調信号+EM,−EM
それぞれ供給されることにより、変調動作が行わ
れ信号出力端子58,59間に出力信号V0が得
られるようになつている。この実施例の変調回路
においても、前述した第1の実施例の変調回路と
同様に、直流成分の変動がなくかつ歪みのない出
力信号V0を得ることができる。
The input signals +V I and -V I are supplied to the signal input terminals 51 and 52, respectively, and the modulation signals +E M and -E M are supplied to the gates of the transistors 53 and 54, respectively, resulting in modulation. The operation is performed so that an output signal V 0 is obtained between the signal output terminals 58 and 59. Similarly to the modulation circuit of the first embodiment described above, the modulation circuit of this embodiment can also obtain an output signal V 0 without fluctuation in the DC component and without distortion.

H 考案の効果 上述した実施例の説明から明らかなように、本
考案によれば、各ボルテージフオロワ回路内の各
出力用MOSトランジスタにより差動トランジス
タ対を構成しこのトランジスタ対より出力信号を
取り出すようにしているため、直流成分の変動が
ない変調出力を得ることができる。また、上記出
力用MOSトランジスタは帰還の作用により出力
インピーダンスが非常に小さくなつており、非飽
和領域で動作する変調用のMOSトランジスタに
無歪みのドレイン電流を流せるため、歪みのない
変調出力を得ることができる。
H. Effects of the invention As is clear from the description of the embodiments described above, according to the invention, each output MOS transistor in each voltage follower circuit constitutes a differential transistor pair, and an output signal is extracted from this transistor pair. Therefore, it is possible to obtain a modulated output without fluctuations in the DC component. In addition, the output impedance of the output MOS transistor mentioned above is extremely small due to the feedback effect, and a distortion-free drain current can be passed through the modulation MOS transistor that operates in the non-saturation region, so a distortion-free modulation output can be obtained. be able to.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本考案に係る変調回路の第1の実施例
を示す回路図、第2図は第1図におけるボルテー
ジフオロワ回路にバートン回路を用いた場合の具
体的構成を示す回路図、第3図はMOSトランジ
スタの可変抵抗としての動作を説明するための回
路図、第4図は本考案に係る変調回路の第2の実
施例を示す回路図である。第5図は変調回路の従
来例を示す回路図である。 10,20,60,70,80,90……ボル
テージフオロワ回路、16,26,31,53,
54,61,71,81,91……トランジス
タ。
FIG. 1 is a circuit diagram showing a first embodiment of the modulation circuit according to the present invention, FIG. 2 is a circuit diagram showing a specific configuration when a Burton circuit is used as the voltage follower circuit in FIG. 1, and FIG. FIG. 3 is a circuit diagram for explaining the operation of a MOS transistor as a variable resistor, and FIG. 4 is a circuit diagram showing a second embodiment of the modulation circuit according to the present invention. FIG. 5 is a circuit diagram showing a conventional example of a modulation circuit. 10, 20, 60, 70, 80, 90... Voltage follower circuit, 16, 26, 31, 53,
54, 61, 71, 81, 91...transistor.

Claims (1)

【実用新案登録請求の範囲】 一対の入力信号をそれぞれ各ボルテージフオロ
ワ回路を介してMOSトランジスタの両端に供給
すると共に、 上記各ボルテージフオロワ回路内の各出力用
MOSトランジスタにより差動トランジスタ対を
構成し、 上記各ボルテージフオロワ回路間のMOSトラ
ンジスタのゲートに変調信号を供給して変調動作
を行わせるようにしたことを特徴とする変調回
路。
[Claims for Utility Model Registration] A pair of input signals are supplied to both ends of the MOS transistor through each voltage follower circuit, and each output signal in each of the voltage follower circuits is
A modulation circuit comprising a differential transistor pair composed of MOS transistors and configured to perform a modulation operation by supplying a modulation signal to the gates of the MOS transistors between the respective voltage follower circuits.
JP4334685U 1985-03-26 1985-03-26 Expired JPH0328578Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4334685U JPH0328578Y2 (en) 1985-03-26 1985-03-26

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4334685U JPH0328578Y2 (en) 1985-03-26 1985-03-26

Publications (2)

Publication Number Publication Date
JPS61158717U JPS61158717U (en) 1986-10-01
JPH0328578Y2 true JPH0328578Y2 (en) 1991-06-19

Family

ID=30554930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4334685U Expired JPH0328578Y2 (en) 1985-03-26 1985-03-26

Country Status (1)

Country Link
JP (1) JPH0328578Y2 (en)

Also Published As

Publication number Publication date
JPS61158717U (en) 1986-10-01

Similar Documents

Publication Publication Date Title
KR0143322B1 (en) Mos operational transconductance amplifier using an adaptively-biased differential pair
US5043599A (en) CMOS differential comparator with offset voltage
US4477782A (en) Compound current mirror
US4459555A (en) MOS Differential amplifier gain control circuit
JPH0577208B2 (en)
US5021730A (en) Voltage to current converter with extended dynamic range
CA1229138A (en) Amplifier arrangement
CA1169488A (en) Differential load circuit equipped with field-effect transistors
JPH0693248B2 (en) Variable resistance type MOSFET analog multiplier
US4403198A (en) Biasing circuit for MOSFET power amplifiers
EP0618674B1 (en) Voltage-to-current conversion circuit
JPH0328578Y2 (en)
JPH0269007A (en) Differential amplifier
KR930001294B1 (en) Current mirror
JP2542375B2 (en) Operational amplifier
JP2586171B2 (en) Operational amplifier
JPH0470204A (en) Bias voltage generation circuit and operational amplifier
JPH06119070A (en) Constant current circuit
JP2730489B2 (en) Differential amplifier circuit
JPH02124609A (en) Current mirror circuit
JPH07112136B2 (en) Differential input differential output amplifier
JPS5819855Y2 (en) FET amplifier
JPS61192122A (en) Unidirectional switch
JPS6177405A (en) Bias circuit for field effect transistor
CS233646B1 (en) Connexion for stabilizer of d.c. voltage with increased filtering effect