JPH03284052A - Method and apparatus for phase synchronizing control - Google Patents

Method and apparatus for phase synchronizing control

Info

Publication number
JPH03284052A
JPH03284052A JP2086240A JP8624090A JPH03284052A JP H03284052 A JPH03284052 A JP H03284052A JP 2086240 A JP2086240 A JP 2086240A JP 8624090 A JP8624090 A JP 8624090A JP H03284052 A JPH03284052 A JP H03284052A
Authority
JP
Japan
Prior art keywords
clock
measurement time
precision
signal
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2086240A
Other languages
Japanese (ja)
Other versions
JP2672686B2 (en
Inventor
Takeo Nishijima
丈夫 西島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba TEC Corp
Original Assignee
Tokyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electric Co Ltd filed Critical Tokyo Electric Co Ltd
Priority to JP2086240A priority Critical patent/JP2672686B2/en
Publication of JPH03284052A publication Critical patent/JPH03284052A/en
Application granted granted Critical
Publication of JP2672686B2 publication Critical patent/JP2672686B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Facsimile Transmission Control (AREA)

Abstract

PURPOSE:To attain accurate information transmission reception through the use of a low accuracy clook by comparing a measured time of the low accuracy clock with a measured time of a high accuracy clock and calculating the error of the measured time by the low accuracy clock and correcting the measured time and applying phase synchronizing control based on the clock resulting from the correction. CONSTITUTION:A CPU 1 forming a microcomputer for a facsimile equipment or the like together with a ROM 2 and a RAM 3 or the like counts a low accuracy clock and a high accuracy clock from crystal oscillators 4, 6 respectively to measure the time, the result of both measurements is compared and the measured time error by the low accuracy clock is calculated to correct the measured time. Then the clock corresponding to the result of correction is used and the phase synchronization with an external clock for other facsimile equipment or the like and the transmission reception of facsimile information or the like is implemented accurately without making the constitution complicated.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ファクシミリ等における位相同期制御方法及
びその装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a phase synchronization control method and apparatus for facsimiles and the like.

従来の技術 一般に、従来のファクシミリには、送受信開始時におけ
る送信側のファクシミリに配設されたモデムと受信側の
ファクシミリに配設されたモデムとの同期制御を行うた
めに専用の高精度クロックが設けられ、また、画像デー
タの受信時におけるライン同期を行うために高精度クロ
ックが内蔵されたCPUが設けられ、さらに、イメージ
センサ専用の高精度クロック等が設けられている。
Conventional technology In general, conventional facsimile machines have a dedicated high-precision clock in order to synchronize the modem installed in the sending facsimile and the modem installed in the receiving facsimile at the beginning of transmission and reception. In addition, a CPU with a built-in high-precision clock is provided to perform line synchronization when receiving image data, and a high-precision clock dedicated to the image sensor is also provided.

このようなファクシミリにおいて、相手先のファクシミ
リからグループ2通信により送信された画像データの変
調信号を受信する場合には、CPUに内蔵された高精度
クロックを用いて1ラインに要する所定の時間を計測し
、この計測結果に基づいて受信した画像データの変調信
号に対するライン同期を行っている。
In such a facsimile, when receiving a modulated signal of image data transmitted from the other party's facsimile using Group 2 communication, a predetermined time required for one line is measured using a high-precision clock built into the CPU. Based on this measurement result, line synchronization with respect to the modulation signal of the received image data is performed.

ここで、上述のグループ2通信とは、第8図に示すよう
に、イメージセンサにより読取られた画像データを送信
データとしてその読取部からモデムに直接8力し、また
、モデムに入力された相手先のファクシミリからの受信
データを画像データとして直接サーマルヘッドパルス印
加部に入力する通信方式である。但し、前記モデムとは
、送信データを変調した信号を相手先のファクシミリの
モデムに送信し、また、相手先のファクシミリから送信
された信号を復調して受信データに変換するものである
(以下同様)。
Here, the above-mentioned group 2 communication means, as shown in FIG. This is a communication method in which the data received from the previous facsimile is directly input to the thermal head pulse applying section as image data. However, the above-mentioned modem is a device that transmits a signal obtained by modulating transmission data to the modem of the other party's facsimile machine, and also demodulates the signal transmitted from the other party's facsimile machine and converts it into received data (hereinafter the same shall apply). ).

一方、上述と異なる通信方式として、グループ3通信が
ある。このグループ3通信とは、第9図に示すように、
イメージセンサにより読取られた画像データを符号化手
段により符号化したものを送信データとしてモデムに出
力し、また、モデムに入力された相手先のファクシミリ
からの受信データを復号化手段により画像データとして
サーマルヘッドパルス印加部に入力する通信方式である
On the other hand, there is group 3 communication as a communication method different from the above. This group 3 communication is as shown in Figure 9.
The image data read by the image sensor is encoded by the encoding means and output to the modem as transmission data, and the received data inputted to the modem from the recipient's facsimile is thermally encoded as image data by the decoding means. This is a communication method that inputs to the head pulse application section.

但し、モデムが受信した画像データの変調信号に対する
ライン同期を行う場合、グループ3通信では高精度のク
ロック信号を必要としない。
However, when performing line synchronization with the modulation signal of image data received by the modem, group 3 communication does not require a highly accurate clock signal.

発明が解決しようとする課題 このようなファクシミリの場合、特に、グループ2通信
を行うファクシミリの場合には、高精度クロックが内蔵
されたCPU、モデムの同期制御専用の高精度クロック
、イメージセンサ専用の高精度クロック等、各種処理に
対応してそれぞれ異なる高精度クロック(発振子)を設
けなければ正確な画像データの送受信を行うことが出来
ない。
Problems to be Solved by the Invention In the case of such a facsimile, especially in the case of a facsimile that performs Group 2 communication, a CPU with a built-in high-precision clock, a high-precision clock dedicated to synchronous control of the modem, and a dedicated clock dedicated to the image sensor are required. Accurate transmission and reception of image data cannot be performed unless different high-precision clocks (oscillators), such as high-precision clocks, are provided for each type of processing.

さらに、高価な高精度クロックが複数個配設されている
為、装置の製造コストが高くなる。
Furthermore, since a plurality of expensive high-precision clocks are provided, the manufacturing cost of the device increases.

課題を解決するための手段 請求項1記載の発明は、低精度のクロックによる計測時
間と高精度のクロックによる計測時間とを比較する計測
時間比較工程と、この計測時間比較工程による比較結果
に基づき前記低精度のクロックによる計測時間の誤差を
算出する計測誤差算出工程と、この計測誤差算出工程に
よる算出結果に基づき前記低精度のクロックによる計測
時間の補正を行う計測時間補正工程と、この計測時間補
正工程による補正結果としてのクロック信号に基づき外
部からのクロック信号との位相同期制御を行う位相同期
制御工程とより構成した。
Means for Solving the Problems The invention according to claim 1 includes a measurement time comparison step of comparing a measurement time using a low-precision clock with a measurement time using a high-precision clock, and a method based on the comparison result of the measurement time comparison step. a measurement error calculation step of calculating an error in the measurement time by the low-precision clock; a measurement time correction step of correcting the measurement time by the low-precision clock based on the calculation result of the measurement error calculation step; and the measurement time. The present invention is comprised of a phase synchronization control step for performing phase synchronization control with an external clock signal based on the clock signal as a result of the correction in the correction step.

また、請求項2記載の発明は、低精度の発振子により形
成された第一のクロックと、高精度の発振子により形成
された第二のクロックと、前記第一のクロックによる計
測時間と前記第二のクロックによる計測時間とを比較す
る計測時間比較手段と、この計測時間比較手段による比
較結果に基づき前記第一のクロックによる計測時間の誤
差を算出する計測誤差算出手段と、この計測誤差算出手
段による算出結果に基づき前記第一のクロックによる計
測時間の補正を行う計測時間補正手段と、この計測時間
補正手段による補正結果としてのクロック信号に基づき
外部からのクロック信号との位相同期制御を行う位相同
期制御手段とより構成した。
Further, the invention according to claim 2 provides a first clock formed by a low-precision oscillator, a second clock formed by a high-precision oscillator, a time measured by the first clock, and a second clock formed by a high-precision oscillator. measurement time comparison means for comparing the time measured by the second clock; measurement error calculation means for calculating the error in the time measured by the first clock based on the comparison result by the measurement time comparison means; and the measurement error calculation means. A measurement time correction means for correcting the measurement time by the first clock based on a calculation result by the measurement time correction means, and a phase synchronization control with an external clock signal based on a clock signal as a correction result by the measurement time correction means. It consists of a phase synchronization control means.

作用 低精度のクロックによる計測時間と高精度のグロックに
よる計測時間との比較に基づいて補正を行うことにより
、低精度のクロックによるクロック信号が高精度のクロ
ックによるクロック信号と路間等の精度を有するものと
なり、この補正結果のクロック信号を用いて外部からの
クロック信号との位相同期制御を行うので、低精度のク
ロックを用いて情報の送受信を正確に行うことができ、
さらに、高精度のクロックの個数を必要最小限にして装
置の製造コストを低減することが出来る。
By making corrections based on the comparison between the time measured by the low-precision clock and the time measured by the high-precision clock, the clock signal from the low-precision clock has the same accuracy as the clock signal from the high-precision clock. Since the clock signal resulting from this correction is used to perform phase synchronization control with an external clock signal, it is possible to accurately transmit and receive information using a low-precision clock.
Furthermore, the manufacturing cost of the device can be reduced by minimizing the number of high-precision clocks.

実施例 本発明の一実施例を第1図ないし第7図に基づいて説明
する。本実の位相同期制御装置はファクシミリに配設さ
れたものである。このファクシミリは、第1図に示すよ
うに、CPU1にROM2とRAM3とが接続されてマ
イクロコンピュータが形成されており、さらに、前記C
PUIには、第一のクロックとしての低精度の水晶発振
子4と、分周器5を介して第二のクロックとしての高精
度の水晶発振子6に接続されたイメージセンサ7と、前
記水晶発振子6に接続されたモデム8と、サーマルヘッ
ド9と、記録紙モータ10及び原稿モータ11に接続さ
れたモータ駆動回路12とが接続されている。但し、前
記モデム8は、一般に、そのスペック上の問題から高精
度の発振子を接続しなければならないものである。
Embodiment An embodiment of the present invention will be explained based on FIGS. 1 to 7. The actual phase synchronization control device is installed in a facsimile machine. As shown in FIG. 1, this facsimile includes a CPU 1 connected to a ROM 2 and a RAM 3 to form a microcomputer.
The PUI includes a low-precision crystal oscillator 4 as a first clock, an image sensor 7 connected to a high-precision crystal oscillator 6 as a second clock via a frequency divider 5, and the crystal oscillator 7. A modem 8 connected to an oscillator 6, a thermal head 9, and a motor drive circuit 12 connected to a recording paper motor 10 and a document motor 11 are connected. However, the modem 8 generally requires a high-precision oscillator to be connected due to its specifications.

このような構成において、CPUIは、サーマルヘッド
9、記録紙モータ10、原稿モータ11のそれぞれの出
力制御と、イメージセンサ7の読取管理と、モデム8の
制御とを行い、また、イメージセンサ7から、その読取
結果の画像データと1ライン毎の読取開始信号とが入力
される。
In such a configuration, the CPUI controls the output of the thermal head 9, the recording paper motor 10, and the document motor 11, manages the reading of the image sensor 7, and controls the modem 8. , the image data of the reading result and a reading start signal for each line are input.

一方、このファクシミリは画像データの送受信をグルー
プ2通信により行うものである。
On the other hand, this facsimile machine transmits and receives image data using group 2 communication.

一般に、グループ2通信は、CCITT T、3の勧告
に規定されている残留側波帯振幅変調−位相変調方式を
採用した通信方式である。
Generally, Group 2 communication is a communication method that employs the vestigial sideband amplitude modulation-phase modulation method specified in the CCITT T.3 recommendation.

このグループ2通信により画像データの送受信を行う場
合には、第2図に示すように、このファクシミリと相手
先のファクシミリとの間でトーナル手順が行われる。
When transmitting and receiving image data using this group 2 communication, a tonal procedure is performed between this facsimile machine and the other party's facsimile machine, as shown in FIG.

すなわち、画像データの送信側のファクシミリは、GC
信号とLC3信号(回線調整信号)とフェージング信号
とを上述の順に受信側のファクシミリに送信する。
In other words, the facsimile on the sending side of image data is
The signal, LC3 signal (line adjustment signal), and fading signal are transmitted to the receiving facsimile in the above order.

但し、フェージング信号とは、第3図に示すように、振
幅のないノーキャリア部(約159m5ec)と振幅の
あるフルキャリア部(約8 m5ec)とをl単位(1
/6sec)として形成される信号を約6秒間送信した
ものである。
However, as shown in Figure 3, a fading signal is defined as a no-carrier part with no amplitude (approximately 159 m5ec) and a full-carrier part with amplitude (approximately 8 m5ec) in l units (1
/6sec) was transmitted for about 6 seconds.

また、上述のメツセージ信号とは、画像データの1ライ
ンを1単位(1/6sec)として送信されるものであ
り、第4図に示すように、送信対象となる画像の1ライ
ンにおける白い部分に対応するフルキャリア部とその黒
い部分に対応するノーキャリア部とにより形成されたも
のである。
In addition, the above-mentioned message signal is transmitted in units of one line (1/6 sec) of image data, and as shown in Figure 4, the message signal is transmitted in the white part of one line of the image to be transmitted. It is formed by a corresponding full carrier portion and a no carrier portion corresponding to the black portion.

そして、GC信号とLC8信号(回線調整信号)とフェ
ージング信号とを受信した受信側のファクシミリは、送
信側のファクシミリがグループ2通信の対応機であるこ
とを認識する。
Then, the facsimile on the receiving side that receives the GC signal, the LC8 signal (line adjustment signal), and the fading signal recognizes that the facsimile on the transmitting side is compatible with Group 2 communication.

さらに、受信側のファクシミリは、上述のフェージング
信号に基づいて送信側のファクシミリと、の位相同期が
成功した場合に送信側のファクシミリにCFR信号を送
信し、受信準備が出来たという応答を行う。
Furthermore, if the receiving facsimile succeeds in phase synchronization with the transmitting facsimile based on the above-mentioned fading signal, it transmits a CFR signal to the transmitting facsimile to respond that it is ready for reception.

二〇〇FR信号を受信した送信側のファクシミリは、こ
のCFR信号の送信が終了したことを確認した後にメツ
セージ信号(画像データ)を受信側のファクシミリに送
信する。
After receiving the 200FR signal, the sending facsimile confirms that the transmission of the CFR signal has been completed, and then transmits a message signal (image data) to the receiving facsimile.

ここで、受信側のファクシミリは、送信側のファクシミ
リに対して位相同期を行う場合に、上述のフェージング
信号に基づいて搬送波の開始点を捜し、この搬送波の開
始点に基づき1ラインの開始点、すなわち、原稿の左端
とするタイミングを判断しなければならない。
Here, when the receiving facsimile performs phase synchronization with the transmitting facsimile, it searches for the starting point of the carrier wave based on the above-mentioned fading signal, and based on the starting point of the carrier wave, the starting point of one line, That is, it is necessary to judge the timing to set the left edge of the document.

このlラインの開始点は、第5図に示すように、フェー
ジング信号に基づいて発見した開始点(送信側のファク
シミリからのフェージング信号に対する位相同期が成功
した瞬間)から、1周期である1 / 6 (see)
の整数倍のカウント後を仮想した点であり、これを仮想
開始点とする。
As shown in FIG. 5, the starting point of this l line is 1/1 period, which is one period from the starting point discovered based on the fading signal (the moment when phase synchronization with respect to the fading signal from the sending facsimile is successful). 6 (see)
This is the virtual point after counting an integer multiple of , and this is the virtual starting point.

すなわち、CPUがフェージング信号に基づいて発見し
た開始点から (n−1) X 166.7 (ms)(以下、1 /
 6 (sec)を166. 7  (ms)とする)
経過後にメツセージ信号を検出し、 nX 166.7 (Ink) 経過後を画像データの1ライン目の開始点とじてメツセ
ージ信号の受信を開始する。
That is, from the starting point discovered by the CPU based on the fading signal (n-1) x 166.7 (ms) (hereinafter 1/
6 (sec) to 166. 7 (ms))
A message signal is detected after the elapse of nX 166.7 (Ink), and reception of the message signal is started with the time after the elapse of nX 166.7 (Ink) set as the starting point of the first line of image data.

このようなファクシミリにおいては、上述の166、 
7 (ms)の周期を有する信号はCPUのクロックを
用いたものであり、この信号に誤差がある場合には、画
像の左端が主走査方向にずれてしまうため、CPUのク
ロックには高精度のものが必要となる。
In such a facsimile, the above-mentioned 166,
The signal with a period of 7 (ms) uses the CPU clock, and if there is an error in this signal, the left edge of the image will shift in the main scanning direction. You will need something like this.

一方、本実施例では、CPUのクロックとして低精度の
水晶発振子4を用いているため、計測時間比較手段によ
り、この水晶発振子4によるクロックと水晶発振子6に
よるクロックとを比較しく計測時間比較工程)、その誤
差を求める。
On the other hand, in this embodiment, since a low-precision crystal oscillator 4 is used as the CPU clock, the measurement time comparison means compares the clock produced by the crystal oscillator 4 with the clock produced by the crystal oscillator 6. comparison process), and find the error.

例えば、水晶発振子4を用い、計算上の2秒をタイマー
に設定した場合、水晶発振子4の誤差により、その値は
水晶発振子6の値(正確な2秒)と異なる値となる。こ
の水晶発振子6の値と水晶発振子4の値との差をΔT(
μs)としたとき、1ライン(正確には166、666
 (ms) )当りの誤差Δt (μs)は、 となる。
For example, if the crystal oscillator 4 is used and a calculated time of 2 seconds is set on the timer, the value will be different from the value of the crystal oscillator 6 (accurate 2 seconds) due to an error in the crystal oscillator 4. The difference between the value of the crystal oscillator 6 and the value of the crystal oscillator 4 is ΔT(
μs), one line (to be exact, 166, 666
(ms) ) per error Δt (μs) is as follows.

この計算式に基づき、計測誤差算出手段により1ライン
当りの誤差Δ直μs)が算出される(計測誤差算出工程
)。
Based on this calculation formula, the measurement error calculation means calculates the error Δdirect μs) per line (measurement error calculation step).

さらに、この算出結果を用いて計測時間補正手段が水晶
発振子4の誤差を補正する(計測時間補正工程)。この
補正結果に基づき、位相同期制御手段により、第6図に
示すように、CPUがフェージング信号に基づいて発見
した開始点から(n−1)X(166,7(ms)−Δ
t(μs)X 10−”)(ms)経過後が仮想開始点
とされて位相同期が行われる(位相同期制御工程)。
Furthermore, using this calculation result, the measurement time correction means corrects the error of the crystal oscillator 4 (measurement time correction step). Based on this correction result, the phase synchronization control means calculates (n-1)X(166,7(ms)-Δ
Phase synchronization is performed after t (μs) x 10-” (ms) has elapsed as a virtual starting point (phase synchronization control step).

また、この水晶発振子4による誤差ΔT(μs)を測定
するため、CPUのタイマの未使用期間が2〜3秒だけ
必要となる。この時間は、第7図に示すように、受信側
のファクシミリではGI倍信号送出期間中、送信側のフ
ァクシミリではGC信号の送出期間中が使用される。
Furthermore, in order to measure the error ΔT (μs) caused by the crystal oscillator 4, only 2 to 3 seconds of unused period of the CPU timer are required. As shown in FIG. 7, this time is used during the GI double signal transmission period in the receiving facsimile, and during the GC signal transmission period in the transmitting facsimile.

このように、低精度の水晶発振子4による計測時間と高
精度の水晶発振子6による計測時間との比較に基づいて
補正を行うことにより、水晶発振子4によるクロック信
号が水晶発振子6によるクロック信号と路間等の精度を
有するものとなり、この補正結果のクロック信号を用い
て相手先のファクシミリとの位相同期制御を行うので、
低精度の水晶発振子4を用いて情報の送受信を正確に行
うことができ、さらに、高精度の水晶発振子の個数を必
要最小限にして装置の製造コストを低減することが出来
る。
In this way, by performing correction based on the comparison between the measurement time by the low-precision crystal oscillator 4 and the measurement time by the high-precision crystal oscillator 6, the clock signal from the crystal oscillator 4 is The clock signal has the same accuracy as the clock signal, and the clock signal resulting from this correction is used to perform phase synchronization control with the other party's facsimile.
Information can be transmitted and received accurately using the low-precision crystal oscillator 4, and the manufacturing cost of the device can be reduced by minimizing the number of high-precision crystal oscillators.

発明の効果 請求項1記載の発明は上述のように、低精度のクロック
による計測時間と高精度のクロックによる計測時間とを
比較する計測時間比較工程と、この計測時間比較工程に
よる比較結果に基づき前記低精度のクロックによる計測
時間の誤差を算出する計測誤差算出工程と、この計測誤
差算出工程による算出結果に基づき前記低精度のクロッ
クによる計測時間の補正を行う計測時間補正工程と、こ
の計測時間補正工程による補正結果としてのクロック信
号に基づき外部からのクロック信号との位相同期制御を
行う位相同期制御工程とより構成し、また、請求項2記
載の発明は上述のように、低精度の発振子により形成さ
れた第一のクロックと、高精度の発振子により形成され
た第二のクロックと、前記第一のクロックによる計測時
間と前記第二のグロックによる計測時間とを比較する計
測時間比較手段と、この計測時間比較手段による比較結
果に基づき前記第一のクロックによる計測時間の誤差を
算出する計測誤差算出手段と、この計測誤差算出手段に
よる算出結果に基づき前記第一のクロックによる計測時
間の補正を行う計測時間補正手段と、この計測時間補正
手段による補正結果としてのクロック信号に基づき外部
からのクロック信号との位相同期制御を行う位相同期制
御手段とより構成したので、低精度のクロックによる計
測時間と高精度のクロックによる計測時間との比較に基
づいて補正を行うことにより、低精度のクロックによる
クロック信号が高精度のクロックによるクロック信号と
路間等の精度を有するものとなり、この補正結果のクロ
ック信号を用いて外部からのクロック信号との位相同期
制御を行うので、低精度のクロックを用いて情報の送受
信を正確に行うことができ、さらに、高精度のクロック
の個数を必要最小限にして装置の製造コストを低減する
ことが出来る。
Effects of the Invention As described above, the invention according to claim 1 includes a measurement time comparison step of comparing a measurement time using a low-precision clock with a measurement time using a high-precision clock, and a method based on the comparison result of this measurement time comparison step. a measurement error calculation step of calculating an error in the measurement time by the low-precision clock; a measurement time correction step of correcting the measurement time by the low-precision clock based on the calculation result of the measurement error calculation step; and the measurement time. and a phase synchronization control step of performing phase synchronization control with an external clock signal based on the clock signal as a correction result of the correction step. a first clock formed by a clock, a second clock formed by a high-precision oscillator, and a measurement time comparison that compares the measurement time by the first clock and the measurement time by the second clock. means, a measurement error calculation means for calculating an error in the time measured by the first clock based on the comparison result by the measurement time comparison means, and a time measured by the first clock based on the calculation result by the measurement error calculation means. A clock signal with low precision By making corrections based on the comparison between the time measured by the clock and the time measured by the high-precision clock, the clock signal from the low-precision clock becomes one that has the same accuracy as the clock signal from the high-precision clock. Since the clock signal resulting from the correction is used to perform phase synchronization control with an external clock signal, information can be sent and received accurately using a low-precision clock, and the number of high-precision clocks is not required. By minimizing this, it is possible to reduce the manufacturing cost of the device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例におけるハードウェア構成を
示すブロック図、第2図はトーナル手順を示すブロック
図、第3図はフェージング信号を示すブロック図、第4
図はメツセージ信号を示すブロック図、第5図は高精度
の発振子を用いた場合にフェージング信号が送信されて
から位相同期が行われるまでの過程を示すブロック図、
第6図は低精度の発振子を用いその誤差の補正を行った
た場合にフェージング信号が送信されてから位相同期が
行われるまでの過程を示すブロック図、第7図はクロッ
ク補正実行タイミングを示すブロック図、第8図はグル
ープ2通信におけるデータの流れを示すブロック図、第
9図はグループ3通信におけるデータの流れを示すブロ
ック図である。 4・・・第一のクロック、6・・・第二のクロック出 
願 人   東京電気株式会社
FIG. 1 is a block diagram showing the hardware configuration in an embodiment of the present invention, FIG. 2 is a block diagram showing a tonal procedure, FIG. 3 is a block diagram showing a fading signal, and FIG.
The figure is a block diagram showing a message signal, and Figure 5 is a block diagram showing the process from when a fading signal is transmitted until phase synchronization is performed when a high-precision oscillator is used.
Figure 6 is a block diagram showing the process from when a fading signal is transmitted until phase synchronization is performed when a low-precision oscillator is used to correct the error, and Figure 7 shows the clock correction execution timing. FIG. 8 is a block diagram showing the flow of data in group 2 communication, and FIG. 9 is a block diagram showing the flow of data in group 3 communication. 4...First clock, 6...Second clock output
Requester Tokyo Electric Co., Ltd.

Claims (1)

【特許請求の範囲】 1、低精度のクロックによる計測時間と高精度のクロッ
クによる計測時間とを比較する計測時間比較工程と、こ
の計測時間比較工程による比較結果に基づき前記低精度
のクロックによる計測時間の誤差を算出する計測誤差算
出工程と、この計測誤差算出工程による算出結果に基づ
き前記低精度のクロックによる計測時間の補正を行う計
測時間補正工程と、この計測時間補正工程による補正結
果としてのクロック信号に基づき外部からのクロック信
号との位相同期制御を行う位相同期制御工程とよりなる
ことを特徴とする位相同期制御方法。 2、低精度の発振子により形成された第一のクロックと
、高精度の発振子により形成された第二のクロックと、
前記第一のクロックによる計測時間と前記第二のクロッ
クによる計測時間とを比較する計測時間比較手段と、こ
の計測時間比較手段による比較結果に基づき前記第一の
クロックによる計測時間の誤差を算出する計測誤差算出
手段と、この計測誤差算出手段による算出結果に基づき
前記第一のクロックによる計測時間の補正を行う計測時
間補正手段と、この計測時間補正手段による補正結果と
してのクロック信号に基づき外部からのクロック信号と
の位相同期制御を行う位相同期制御手段とよりなること
を特徴とする位相同期制御装置。
[Claims] 1. A measurement time comparison step of comparing a measurement time using a low-precision clock with a measurement time using a high-precision clock, and a measurement using the low-precision clock based on the comparison result of this measurement time comparison step. a measurement error calculation step that calculates a time error; a measurement time correction step that corrects the measurement time using the low-accuracy clock based on the calculation result of this measurement error calculation step; A phase synchronization control method comprising a phase synchronization control step of performing phase synchronization control with an external clock signal based on a clock signal. 2. A first clock formed by a low-precision oscillator, a second clock formed by a high-precision oscillator,
measurement time comparison means for comparing the measurement time by the first clock and the measurement time by the second clock; and calculating an error in the measurement time by the first clock based on the comparison result by the measurement time comparison means. measurement error calculation means; measurement time correction means for correcting the measurement time by the first clock based on the calculation result by the measurement error calculation means; 1. A phase synchronization control device comprising: phase synchronization control means for performing phase synchronization control with a clock signal.
JP2086240A 1990-03-30 1990-03-30 Phase synchronization control method and apparatus for facsimile Expired - Lifetime JP2672686B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2086240A JP2672686B2 (en) 1990-03-30 1990-03-30 Phase synchronization control method and apparatus for facsimile

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2086240A JP2672686B2 (en) 1990-03-30 1990-03-30 Phase synchronization control method and apparatus for facsimile

Publications (2)

Publication Number Publication Date
JPH03284052A true JPH03284052A (en) 1991-12-13
JP2672686B2 JP2672686B2 (en) 1997-11-05

Family

ID=13881281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2086240A Expired - Lifetime JP2672686B2 (en) 1990-03-30 1990-03-30 Phase synchronization control method and apparatus for facsimile

Country Status (1)

Country Link
JP (1) JP2672686B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729722A (en) * 1995-01-27 1998-03-17 Nippondenso Co., Ltd. Semiconductor integrated circuit and communication control apparatus
WO2022123651A1 (en) * 2020-12-08 2022-06-16 日本電信電話株式会社 Measurement system, measurement method, measurement device, and program

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729722A (en) * 1995-01-27 1998-03-17 Nippondenso Co., Ltd. Semiconductor integrated circuit and communication control apparatus
WO2022123651A1 (en) * 2020-12-08 2022-06-16 日本電信電話株式会社 Measurement system, measurement method, measurement device, and program

Also Published As

Publication number Publication date
JP2672686B2 (en) 1997-11-05

Similar Documents

Publication Publication Date Title
JP2658962B2 (en) Network time information synchronization method
JPH03284052A (en) Method and apparatus for phase synchronizing control
JPH077971B2 (en) Original transmission code rate recovery device and method
JP2897684B2 (en) Wireless transceiver
US4835609A (en) Data processing device for reading coded signals in synchronization with the display frequencies
US4080632A (en) System and method for facsimile framing
US3937883A (en) Braking circuit for use with phase synchronizing circuitry
US4051537A (en) Facsimile receiving apparatus
JPS642304B2 (en)
JP2535226B2 (en) Selective call receiver
US4023080A (en) Phase synchronizing circuit
JP2766838B2 (en) Time data receiving device
JPS5810900B2 (en) Isou Saisei Gohoshiki
KR100281377B1 (en) Data transmission method and apparatus for performing same
JPS6025171Y2 (en) fax receiver
KR100224578B1 (en) Method and apparatus for timing recovery using a digital phase locked loop
JP2729958B2 (en) Frequency synthesizer correction method
JP2766837B2 (en) Time data transmission device
EP0402918B1 (en) Static image video telephone transmission and reception system
SU1462498A1 (en) Arrangement for transmitting information via mutually two-sided radio channel
JP2002341072A (en) Method for correcting time
JPS6019869B2 (en) Phase calibration method for facsimile equipment
JP2002071850A (en) Method for setting data sampling interval in measuring device
JPS6253071A (en) Facsimile equipment
JPS61222367A (en) Read control system in facsimile equipment