JPH03283932A - Frame phase conversion system - Google Patents
Frame phase conversion systemInfo
- Publication number
- JPH03283932A JPH03283932A JP2084068A JP8406890A JPH03283932A JP H03283932 A JPH03283932 A JP H03283932A JP 2084068 A JP2084068 A JP 2084068A JP 8406890 A JP8406890 A JP 8406890A JP H03283932 A JPH03283932 A JP H03283932A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- frame phase
- input
- circuit
- phase conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 claims description 4
- 238000013459 approach Methods 0.000 abstract description 3
- 238000012508 change request Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル信号路においてフレーム位相を変換
するフレーム位相変換方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a frame phase conversion method for converting a frame phase in a digital signal path.
従来、ディジタル信号路において外部装置のフレーム位
相を装置内部のフレーム位相へ変換する場合、位相変換
回路を２面設けてフレーム変換を行っていた。Conventionally, when converting a frame phase of an external device to a frame phase inside the device in a digital signal path, two phase conversion circuits are provided to perform the frame conversion.
上述した従来のフレーム変換においては、位相変換回路
を２面設けるなめ高価格化を招く。In the conventional frame conversion described above, phase conversion circuits are provided on two sides, which increases the price.
本発明はディジタル信号路における外部入力信号のフレ
ーム位相を装置内部のフレーム位相に変換するフレーム
位相変換方式において、入力フレーム位相変換指示回路
、入力フレーム位相遅延回路及びセレクタ回路を有し、
入力フレーム位相と内部フレーム位相との位相関係が位
相変換不可領域になった場合、フレーム位相変換回路よ
り位相変更指示要求信号を出力し、この信号により前記
入力フレーム位相変換指示回路が入力フレーム位相変換
指示信号を出力し、前記入力フレーム位相遅延回路及び
前記セレクタ回路によって入力フレーム位相を強制的に
変化させる構成である。The present invention provides a frame phase conversion method for converting the frame phase of an external input signal in a digital signal path into a frame phase inside the device, which includes an input frame phase conversion instruction circuit, an input frame phase delay circuit, and a selector circuit.
When the phase relationship between the input frame phase and the internal frame phase is in the phase conversion impossible region, the frame phase conversion circuit outputs a phase change instruction request signal, and this signal causes the input frame phase conversion instruction circuit to perform input frame phase conversion. The configuration is such that an instruction signal is output and the input frame phase is forcibly changed by the input frame phase delay circuit and the selector circuit.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
本発明の一実施例を示す第１図を参照すると、１は入力
フレーム位相遅延回路、２はセレクタ回路、３はフレー
ム位相変換回路、４は入力フレーム位相変換指示回路、
５は入力位相変更要求線、６は入力フレーム位相変更指
示線、７は入力フレーム位相線、８は出力フレーム位相
線をそれぞれ示す。外部装置（対向装置）からのフレー
ム信号は入力フレーム位相線７及びセレクタ回路２を経
由してフレーム位相変換回路３に入力される。フレーム
位相変換回路３は内部フレーム位相に変換してフレーム
信号を出力フレーム位相線８に出力する。この状態でフ
レーム位相変換回路３では、入力フレームと内部フレー
ムとのフレーム位相においてフレーム変換できない位相
関係に近づいた時、入力位相変換要求線５を通して入力
フレーム位相変換指示回路４に対し入力位相の変更要求
信号を出力する。入力フレーム位相変換指示回路４は変
更要求信号を受信すると、入力フレーム位相変更指示線
６を介してセレクタ回路２に対し入力フレーム位相の変
更指示を出力する。セレクタ回路２は変更指示信号を受
信すると、外部装置からのフレーム信号を入力フレーム
位相遅延回路１を経由してフレーム位相変換回路３に入
力する。これにより、フレーム位相変換回路３では入力
／出力の位相関係が変化し、安定して位相変換できる状
態になり、入力フレーム位相変換指示回路４への位相変
更要求を止める。その後、再びフレーム位相変換回路３
によって入力フレームと内部フレームとのフレーム位相
においてフレーム変換できない位相に近づいた時、入力
フレーム位相変換指示回路４に対し位相変更要求信号を
出力する。入力フレーム位相変換指示回路４では変更要
求信号を受信すると、セレクタ回路２への入力フレーム
位相変更指示を解除する。これにより、セレクタ回路２
では入力フレームを入力フレーム遅延回路１を経由せず
にフレーム位相変換回路３に入力する。フレーム位相変
換回路３では入力／出力関係が変化し、安定して位相変
換できるようになり、入力フレーム位相変更指示回路４
への位相変更要求を止める。Referring to FIG. 1 showing an embodiment of the present invention, 1 is an input frame phase delay circuit, 2 is a selector circuit, 3 is a frame phase conversion circuit, 4 is an input frame phase conversion instruction circuit,
Reference numeral 5 indicates an input phase change request line, 6 an input frame phase change instruction line, 7 an input frame phase line, and 8 an output frame phase line. A frame signal from an external device (counter device) is input to a frame phase conversion circuit 3 via an input frame phase line 7 and a selector circuit 2. The frame phase conversion circuit 3 converts the frame signal into an internal frame phase and outputs the frame signal to the output frame phase line 8. In this state, when the frame phase of the input frame and the internal frame approaches a phase relationship in which frame conversion is not possible, the frame phase conversion circuit 3 sends the input frame phase conversion instruction circuit 4 via the input phase conversion request line 5 to change the input phase. Outputs a request signal. When the input frame phase conversion instruction circuit 4 receives the change request signal, it outputs an input frame phase change instruction to the selector circuit 2 via the input frame phase change instruction line 6. When the selector circuit 2 receives the change instruction signal, it inputs the frame signal from the external device to the frame phase conversion circuit 3 via the input frame phase delay circuit 1. As a result, the input/output phase relationship changes in the frame phase conversion circuit 3, and a stable phase conversion is achieved, and the phase change request to the input frame phase conversion instruction circuit 4 is stopped. After that, the frame phase conversion circuit 3
When the frame phase between the input frame and the internal frame approaches a phase where frame conversion is not possible, a phase change request signal is output to the input frame phase conversion instruction circuit 4. When the input frame phase conversion instruction circuit 4 receives the change request signal, it cancels the input frame phase change instruction to the selector circuit 2. As a result, the selector circuit 2
Then, the input frame is input to the frame phase conversion circuit 3 without passing through the input frame delay circuit 1. In the frame phase conversion circuit 3, the input/output relationship changes to enable stable phase conversion, and the input frame phase change instruction circuit 4
Stop phase change requests to.
以上説明したように本発明によれば、安価な回路構成に
よって入力フレーム位相を内部フレーム位相に安定して
変換できる。As described above, according to the present invention, an input frame phase can be stably converted into an internal frame phase with an inexpensive circuit configuration.
第１図は本発明の一実施例を示す構成図である。
１・・・入力フレーム位相遅延回路、２１１．セレクタ
回路、３・・・フレーム位相変換回路、４・・・入力フ
レーム位相変換指示回路、５・・・入力フレーム位相変
更指示線、６・・・入力フレーム位相変更指示線、７・
・・入力フレーム位相線、
８・・・出力フレーム位相
線。FIG. 1 is a block diagram showing an embodiment of the present invention. 1... Input frame phase delay circuit, 211. Selector circuit, 3... Frame phase conversion circuit, 4... Input frame phase conversion instruction circuit, 5... Input frame phase change instruction line, 6... Input frame phase change instruction line, 7.
...Input frame phase line, 8...Output frame phase line.
Claims (1)
を装置内部のフレーム位相に変換するフレーム位相変換
方式において、入力フレーム位相変換指示回路、入力フ
レーム位相遅延回路及びセレクタ回路を有し、入力フレ
ーム位相と内部フレーム位相との位相関係が位相変換不
可領域になった場合、フレーム位相変換回路より位相変
更指示要求信号を出力し、この信号により前記入力フレ
ーム位相変換指示回路が入力フレーム位相変換指示信号
を出力し、前記入力フレーム位相遅延回路及び前記セレ
クタ回路によつて入力フレーム位相を強制的に変化させ
ることを特徴とするフレーム位相変換方式。In a frame phase conversion method that converts the frame phase of an external input signal in a digital signal path to a frame phase inside the device, the input frame phase conversion instruction circuit, the input frame phase delay circuit, and the selector circuit are used. When the phase relationship with the phase is in a phase conversion impossible region, the frame phase conversion circuit outputs a phase change instruction request signal, and in response to this signal, the input frame phase conversion instruction circuit outputs an input frame phase conversion instruction signal, A frame phase conversion method characterized in that the input frame phase is forcibly changed by the input frame phase delay circuit and the selector circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2084068A JPH03283932A (en) | 1990-03-30 | 1990-03-30 | Frame phase conversion system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2084068A JPH03283932A (en) | 1990-03-30 | 1990-03-30 | Frame phase conversion system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03283932A true JPH03283932A (en) | 1991-12-13 |
Family
ID=13820179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2084068A Pending JPH03283932A (en) | 1990-03-30 | 1990-03-30 | Frame phase conversion system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03283932A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6370162B1 (en) | 1997-07-02 | 2002-04-09 | Nec Corporation | Frame aligner including two buffers |
-
1990
- 1990-03-30 JP JP2084068A patent/JPH03283932A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6370162B1 (en) | 1997-07-02 | 2002-04-09 | Nec Corporation | Frame aligner including two buffers |
| CN1106097C (en) * | 1997-07-02 | 2003-04-16 | 日本电气株式会社 | Frame aligner including two buffers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW340262B (en) | Semiconductor device, system consisting of semiconductor devices and digital delay circuit | |
| KR950035441A (en) | Frame to Frequency Inverter | |
| KR930005478A (en) | Copper detection method and apparatus for television images obtained after film-to-TV conversion | |
| JPH03283932A (en) | Frame phase conversion system | |
| KR890001379A (en) | Video signal processing method and converter for same | |
| KR950005029A (en) | Digital Signal Processing Chip Controller | |
| KR970004088B1 (en) | Digital signal processor for simultaneously processing left and right signals | |
| TW260845B (en) | Synchronous counter and carry propagation method thereof | |
| KR920700426A (en) | Method and apparatus for processing one or more signals through a single high speed input terminal of a microprocessor | |
| JP2663487B2 (en) | Digital communication equipment | |
| JPH0746991Y2 (en) | Communication controller | |
| JPS6240514A (en) | Bidirectional buffer circuit | |
| JPH05100817A (en) | Memory circuit with data conversion function | |
| KR950022785A (en) | Video signal converter | |
| JPH0397340A (en) | Data bus width conversion circuit | |
| JPS6288485A (en) | Video switching device | |
| JPH01185050A (en) | Signal processing circuit | |
| JPH0456517A (en) | Analog data input circuit | |
| KR940017189A (en) | Register Circuit Performs FIFO Function | |
| JPH03127558A (en) | Video signal processing unit | |
| JPH0879019A (en) | Gate pulse generating circuit | |
| JPS5899977U (en) | Video signal processing circuit | |
| JP2002358129A (en) | Method for stabilizing d/s converter output at the time of switching input data | |
| JPH10207711A (en) | Sequence control method and device therefor | |
| JPH03113443U (en) |