JPH0456517A - Analog data input circuit - Google Patents
Analog data input circuitInfo
- Publication number
- JPH0456517A JPH0456517A JP16700890A JP16700890A JPH0456517A JP H0456517 A JPH0456517 A JP H0456517A JP 16700890 A JP16700890 A JP 16700890A JP 16700890 A JP16700890 A JP 16700890A JP H0456517 A JPH0456517 A JP H0456517A
- Authority
- JP
- Japan
- Prior art keywords
- data
- section
- analog
- analog data
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ伝送システムに用いられるアナログデー
タ入力回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an analog data input circuit used in a data transmission system.
従来、データ伝送システムに用いられるアナログデータ
入力回路では、第2図に示すように、入力端子1a、l
bから入力されたアナログデータあるいは基準データ発
生部2で発生された基準データはアナログデータ切替部
3で切替えられ、アンプ11を介してA/D変換器5に
入力されている。そして、A/D変換器5によりディジ
タルデータに変換され、論理部8及び回線インタフェー
ス部9を経由し出力端子10にディジタルデータが出力
されている。Conventionally, in an analog data input circuit used in a data transmission system, as shown in FIG.
The analog data input from b or the reference data generated by the reference data generating section 2 are switched by the analog data switching section 3 and input to the A/D converter 5 via the amplifier 11. Then, it is converted into digital data by the A/D converter 5, and the digital data is outputted to the output terminal 10 via the logic section 8 and line interface section 9.
上述したようにデータ伝送システムにおける従来のアナ
ログデータ入力回路では、入力されたアナログデータあ
るいは基準データはアンプを介してA/D変換器に入力
され、A/D変換器5によりディジタルデータに変換出
力されて出力回路に伝送されるのみでアンプの利得が補
正できないなめ、誤ったディジタルデータを出力回路へ
伝送し、結果的に誤ったアナログデータを出力するとい
う欠点が有る。As mentioned above, in the conventional analog data input circuit in the data transmission system, the input analog data or reference data is input to the A/D converter via the amplifier, and is converted into digital data by the A/D converter 5 and output. Since the gain of the amplifier cannot be corrected because it is only transmitted to the output circuit, it has the disadvantage that erroneous digital data is transmitted to the output circuit, resulting in erroneous analog data being output.
本発明の目的は、正確なアナログデータを出力すること
ができるアナログデータ入力回路を提供することにある
。An object of the present invention is to provide an analog data input circuit that can output accurate analog data.
本発明のアナログデータ入力回路は、データを発生する
基準データ発生部と、前記基準データ発生部によって発
生された基準データと入力されたアナログデータとを切
替えるアナログ切替部と、アナログデータをディジタル
データに変換するA/D変換器とを含んで構成されるア
ナログデータ入力回路において、前記アナログ切替部か
ら出力されるアナログデータの自動利得制御を行い前記
A/D変換器へ入力するバッファアンプと、前記A/D
変換器からの前記基準データのディジタル出力を任意の
設定値と比較し所定の範囲以上の不一致があることを検
出したときには前記バッファアンプに制御信号を送出す
るデータ比較部とを備える構成である。The analog data input circuit of the present invention includes a reference data generating section that generates data, an analog switching section that switches between the reference data generated by the reference data generating section and input analog data, and converting the analog data into digital data. An analog data input circuit configured to include an A/D converter for conversion, a buffer amplifier that performs automatic gain control of analog data output from the analog switching section and inputs it to the A/D converter; A/D
The configuration includes a data comparison section that compares the digital output of the reference data from the converter with an arbitrary set value and sends a control signal to the buffer amplifier when a discrepancy exceeding a predetermined range is detected.
次に、本発明の実施例について図面を参照して説明する
。Next, embodiments of the present invention will be described with reference to the drawings.
本発明の一実施例を示す第1図を参照すると、アナログ
データ入力回路は、データを発生する基準データ発生部
2と、アナログデータ切替部3と、AGC(Autom
aLic Ga1n Control;自動利得制御
)アンプ4と、A/D変換器5と、データ比較部6と、
バッファ7と、論理部8と、回線インタフェース部9と
を備える。Referring to FIG. 1 showing one embodiment of the present invention, an analog data input circuit includes a reference data generation section 2 that generates data, an analog data switching section 3, and an AGC (Auto
aLic Ga1n Control; automatic gain control) amplifier 4, A/D converter 5, data comparison section 6,
It includes a buffer 7, a logic section 8, and a line interface section 9.
以下に、動作を説明する。アナログデータは入力端子1
a、lbから入力され、アナログデータ切替部3及びA
GCアンプ4を介してA/D変換器5に入力される。A
/D変換器5に入力されたアナログデータは、ディジタ
ルデータに変換され論理部8を介し、回線インタフェー
ス部9を通じて出力端子10から回線に出力される。The operation will be explained below. Analog data is input terminal 1
input from analog data switching section 3 and A.
The signal is input to the A/D converter 5 via the GC amplifier 4. A
The analog data inputted to the /D converter 5 is converted into digital data, passed through the logic section 8, and then outputted to the line from the output terminal 10 through the line interface section 9.
一方、基準データは、基準データ発生部2で常時発生し
ており、論理部8の制御によりアナログデータ切替部3
を切替えてAGCアンプ4を介してA/D変換器5に入
力される。そして、A/D変換器5に入力された基準デ
ータは、ディジタルデータに変換されて論理部8の制御
によりデータ比較部6に導かれる。このデータをデータ
比較部6は予め任意に設定されたデータと比較し、所定
の範囲以上の不一致が検出された場合には、AGCアン
プ4の利得を自動的に補正するための制御信号を送出す
る。On the other hand, the reference data is constantly generated in the reference data generation section 2, and is generated in the analog data switching section 3 under the control of the logic section 8.
is input to the A/D converter 5 via the AGC amplifier 4. The reference data input to the A/D converter 5 is converted into digital data and guided to the data comparison section 6 under the control of the logic section 8. The data comparison unit 6 compares this data with data arbitrarily set in advance, and if a discrepancy exceeding a predetermined range is detected, it sends out a control signal to automatically correct the gain of the AGC amplifier 4. do.
なお、第1図においては、入力端子数が2つの例を示し
たが、特に限定されるものではない。Although FIG. 1 shows an example in which the number of input terminals is two, this is not particularly limited.
本発明は以上説明したように、A/D変換した基準デー
タのディジタルデータを常時データ比較部で予め任意に
設定したデータと比較し、入力されたアナログデータの
ディジタルデータへの変換精度を検出しバッファアンプ
の利得を補正するように構成したので、正確なアナログ
データを出力することができる。As explained above, the present invention constantly compares digital data of A/D converted reference data with data arbitrarily set in advance in a data comparison section to detect the conversion accuracy of input analog data to digital data. Since the gain of the buffer amplifier is configured to be corrected, accurate analog data can be output.
第1図は本発明の一実施例を示す構成図、第2図は従来
のアナログデータ入力回路を示す構成図である。
la、lb・・・・・・入力端子、2・−・・・・基準
データ発生部、3・・・・・・アナログデータ切替部、
4・・・・・・AGCアンプ、5・・・−・A/D変換
器、6・・・・・・データ比較部、7・・・・・・バッ
ファ、8・・・・・・論理部、9・・・・・・回線イン
タフェース部、10・・・・・・出力端子、11・・・
・・・アンプ。FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a block diagram showing a conventional analog data input circuit. la, lb...input terminal, 2...reference data generation section, 3...analog data switching section,
4...AGC amplifier, 5...-A/D converter, 6...Data comparison section, 7...Buffer, 8...Logic section, 9... line interface section, 10... output terminal, 11...
···Amplifier.
Claims (1)
タ発生部によって発生された基準データと入力されたア
ナログデータとを切替えるアナログ切替部と、アナログ
データをディジタルデータに変換するA/D変換器とを
含んで構成されるアナログデータ入力回路において、前
記アナログ切替部から出力されるアナログデータの自動
利得制御を行い前記A/D変換器へ入力するバッファア
ンプと、前記A/D変換器からの前記基準データのディ
ジタル出力を任意の設定値と比較し所定の範囲以上の不
一致があることを検出したときには前記バッファアンプ
に制御信号を送出するデータ比較部とを備えたことを特
徴とするアナログデータ入力回路。a reference data generation section that generates data, an analog switching section that switches between the reference data generated by the reference data generation section and input analog data, and an A/D converter that converts the analog data into digital data. An analog data input circuit comprising: a buffer amplifier that performs automatic gain control of analog data output from the analog switching section and inputs it to the A/D converter; and a buffer amplifier that inputs the analog data from the A/D converter. An analog data input circuit comprising: a data comparison unit that compares a digital output of data with an arbitrary set value and sends a control signal to the buffer amplifier when a discrepancy exceeding a predetermined range is detected. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16700890A JPH0456517A (en) | 1990-06-26 | 1990-06-26 | Analog data input circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16700890A JPH0456517A (en) | 1990-06-26 | 1990-06-26 | Analog data input circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0456517A true JPH0456517A (en) | 1992-02-24 |
Family
ID=15841672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16700890A Pending JPH0456517A (en) | 1990-06-26 | 1990-06-26 | Analog data input circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0456517A (en) |
-
1990
- 1990-06-26 JP JP16700890A patent/JPH0456517A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
IE901815A1 (en) | An analog to digital converter | |
JPS6159913A (en) | Ad converting circuit | |
JPH02250564A (en) | Clamp device and automatic gain controller | |
JPH0456517A (en) | Analog data input circuit | |
JPH02156728A (en) | Bias circuit for a/d converter | |
JPS6220406A (en) | Automatic gain controller for muse system | |
JP2685636B2 (en) | Disconnection detection device for analog input signal line | |
JPH03101315A (en) | Automatic switching system for coding system | |
JPH03157045A (en) | Line control system by data terminal | |
JPH03214816A (en) | Analog data input circuit | |
JP2681388B2 (en) | Automatic white balance adjustment device | |
JPH01193653A (en) | Power source apparatus for measuring machine | |
JPS62183614A (en) | Automatic gain control amplifier | |
JP2001211125A (en) | Detector circuit | |
JP2692135B2 (en) | Load control device | |
JPH01311612A (en) | Wide dynamic linear amplifier circuit | |
KR950009826Y1 (en) | Signal proceseur apparatus | |
JPS63209351A (en) | Telephone set circuit | |
KR0138211B1 (en) | Video compact disc player controller | |
JPH0177923U (en) | ||
KR960036339A (en) | Parallel / Sequential Mixed Analog / Digital Conversion Circuit | |
JPH04364611A (en) | Abnormality detector for d/a converter | |
JPH09321636A (en) | Transmission output level control circuit | |
JPH02100531A (en) | Light-receiving circuit | |
JPS5988712U (en) | Control voltage output circuit |