JPH03283556A - Ic lead frame - Google Patents

Ic lead frame

Info

Publication number
JPH03283556A
JPH03283556A JP8315990A JP8315990A JPH03283556A JP H03283556 A JPH03283556 A JP H03283556A JP 8315990 A JP8315990 A JP 8315990A JP 8315990 A JP8315990 A JP 8315990A JP H03283556 A JPH03283556 A JP H03283556A
Authority
JP
Japan
Prior art keywords
plating
lead frame
plating layer
lead
glossy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8315990A
Other languages
Japanese (ja)
Inventor
Ryoichi Koizumi
小泉 良一
Osamu Yoshioka
修 吉岡
Satoshi Chinda
聡 珍田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP8315990A priority Critical patent/JPH03283556A/en
Publication of JPH03283556A publication Critical patent/JPH03283556A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

PURPOSE:To improve solderability and corrosion resistance without spoiling appearance due to Ag replacement precipitation to outer leads by depositing a glossy Ni plating layer on a lead frame and Pd plating layers at least on outer leads located thereon. CONSTITUTION:A lead frame 1 with specified patterns is spread wholly with glossy Ni plating to form a glossy Ni plating layer 14, which is then treated with Pd strike plating as required. Thereafter, the glossy Ni plating layer at least on outer leads 3 is Pd-plated to form a Pd plating layer 15, and an Ag plating layer 9 is formed at tip 6 of an inner lead 5 by Ag plating. Finally, extra Cu strike plating for Ag plating and Ag plating precipitated on the side face of the inner lead 5 are stripped off to attain a lead frame 1. Hereupon, the thickness of a Pd plating layer 15 is preferably 0.1mum or more. Its reason is that sufficient solderability and corrosion resistance can be attained.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、IC用リードフレームに関する。[Detailed description of the invention] <Industrial application field> The present invention relates to a lead frame for IC.

〈従来の技術〉 般に、樹脂封止型の半導体集積回路装置(以下、ICと
称する)は、第1図および第3図に示すようにIcチッ
プ載置部7上にICチップ12をボンディングしたのち
、ICチップ12の電極部とインナーリード5の先端部
6のAgめっぎ層9をAuなどの極細線11でワイヤボ
ンディングしたのち、モールド樹脂13でモールドされ
、さらにICパッケージをプリント基板上に取り付ける
際の接着性を良くするために、リードフレーム1の外枠
部2を切ったのち、アウターリード部3を含む部分に、
はんだめっき層10を設けて完成品としている。
<Prior Art> In general, a resin-sealed semiconductor integrated circuit device (hereinafter referred to as an IC) is manufactured by bonding an IC chip 12 onto an IC chip mounting portion 7, as shown in FIGS. 1 and 3. After that, the electrode part of the IC chip 12 and the Ag plating layer 9 of the tip part 6 of the inner lead 5 are wire-bonded with a very fine wire 11 such as Au, and then molded with a molding resin 13, and the IC package is attached to a printed circuit board. In order to improve the adhesion when attaching to the top, after cutting the outer frame part 2 of the lead frame 1, cut the part including the outer lead part 3.
A solder plating layer 10 is provided to complete the product.

4はダムバー 8はパイロットホールである。4 is a dam bar and 8 is a pilot hole.

しかし、このようなプロセスでは、組立後にアウターリ
ード部をデイツプする溶融めっき時において、200℃
を越える加熱のため熱衝撃を受け、レジンモールドにク
ラックが発生する場合がある。 また、この方法は、生
産性も悪くコスト高となる。 さらに溶融めフぎ時に使
用するフラックスによりICパッケージやアウターリー
ド部などが汚染され、これがICの信頼性を低下させる
原因になっている。
However, in such a process, during hot-dip plating to dip the outer lead part after assembly, the temperature is 200°C.
The resin mold may crack due to thermal shock due to heating exceeding Furthermore, this method has poor productivity and high cost. Furthermore, the IC package, outer leads, etc. are contaminated by the flux used during melting, which causes a decrease in the reliability of the IC.

このような問題を解決するために、近年あらかじめイン
ナーリード先端部6にAgめつき層9を形成し、アクタ
−リード部にはんだめ−)ぎ層10を設けたリードフレ
ームにICチップ12を取り付け、リードフレームのイ
ンナーリード先端部6とICチップ12の電極部をAu
なとの金属細線11で接続したのち、モールド樹脂13
で一体的にモールドされた半導体装置が開発されている
In order to solve such problems, in recent years, IC chips 12 have been mounted on lead frames in which an Ag plating layer 9 has been formed on the inner lead tips 6 and a soldering layer 10 has been provided on the actor leads. Attach the inner lead tips 6 of the lead frame and the electrodes of the IC chip 12 using Au.
After connecting with the thin metal wire 11, mold resin 13
Integrated molded semiconductor devices have been developed.

〈発明が解決しようとする課題〉 あらかじめインナーリード先端部にAgめつき層、アウ
ターリード部にはんだめっき層の両方を設けたのち、I
Cチップを取り付け、インナーリード先端部と前記IC
チップとの間が金属細線で接続され、これらがモールド
樹脂で一体的にモールドされた半導体装置の製造工程は
般に以下に示す通りである。  リードフレームのアウ
ターリード部にはんだめつき層を設け、その後Agめつ
き密着性向上のため少なくともAgめっぎすべき部分に
Cuストライクめっぎを設け、次にインナーリード先端
部にのみAgめっぎを設け、その後ICチップを取り付
け、ICを組立てる。
<Problem to be solved by the invention> After providing both an Ag plating layer on the tip of the inner lead and a solder plating layer on the outer lead, the I
Attach the C-chip and connect the inner lead tip and the above IC.
The manufacturing process of a semiconductor device which is connected to a chip by a thin metal wire and which are integrally molded with a molding resin is generally as shown below. A solder plating layer is provided on the outer lead portion of the lead frame, and then Cu strike plating is provided on at least the portion where Ag plating should be applied to improve the adhesion of Ag plating, and then Ag plating is applied only to the tip of the inner lead. After that, attach the IC chip and assemble the IC.

しかし、この方法はAgめつき液中にはんだが溶出しめ
つき液を汚染すること、またはんだ上にAgが置換し外
観を悪化させるなどの問題がある。  リードフレーム
にAgめつきのみ、または八8めっきとはんだめっき両
方を設けたのちに、ICチップを取り付け、インナーリ
ード先端部とICチップ電極部をAuなとの金属細線で
接続し、モールド樹脂で一体的にモールドされた半導体
装置の製造においては、以上に述べたような問題が存在
する。
However, this method has problems such as the solder eluting into the Ag plating solution and contaminating the plating solution, and the substitution of Ag on the solder, which deteriorates the appearance. After providing Ag plating only or both 88 plating and solder plating on the lead frame, attach the IC chip, connect the inner lead tip and the IC chip electrode with a thin metal wire such as Au, and mold resin. The above-mentioned problems exist in the manufacture of integrally molded semiconductor devices.

また従来は、ICパッケージ組立後に溶融はんだまたは
電気めっきを行なっていた。 しかし、この方法は熱衝
撃によるモールド樹脂のクラック発生、フラックス汚染
によるIC信頼性の低下、また下請は業者への外注機会
が増えるため時間面およびコスト面に関して問題があっ
た。  また、あらかじめリードフレームのインナーリ
ード部にAgめっき、アウターリード部にはんだめっき
を設けた後、IC組立を行なった半導体装置も開発され
てきた。 しかし、これはリードフレーム製造段階での
製造工程が複雑なうえ、インナーリード部とアウターリ
ード部という機能部へ2極類のめつき層を設けるために
外観と特性を共に満足させることが困難であった。
Furthermore, conventionally, molten soldering or electroplating has been performed after IC package assembly. However, this method has problems in terms of time and cost, as cracks occur in the mold resin due to thermal shock, IC reliability decreases due to flux contamination, and opportunities for subcontracting to subcontractors increase. Furthermore, a semiconductor device has been developed in which an IC is assembled after providing Ag plating on the inner lead portion of a lead frame and solder plating on the outer lead portion. However, this requires a complicated manufacturing process at the lead frame manufacturing stage, and it is difficult to satisfy both appearance and characteristics because bipolar plating layers are provided on the functional parts of the inner lead and outer lead. there were.

本発明は、このような従来技術の欠点を解消し、はんだ
によるAgめっき液を汚染することがなく、またアウタ
ーリード部への八8の置換析出により外観をそこなうこ
とがく、安定したはんだ付性、耐食性などの信頼性の高
いIC用リードフレームを提供することを目的としてい
る。
The present invention eliminates these drawbacks of the conventional technology, does not contaminate the Ag plating solution with solder, does not damage the appearance due to substitutional precipitation of 88 on the outer lead part, and provides stable solderability. The purpose is to provide an IC lead frame with high reliability such as corrosion resistance.

く課題を解決するための手段〉 上記目的を達成するために本発明によれば、ICチップ
を載置するIfit部とアウターリード部とを有するリ
ードフレームにおいて、前記リードフレーム上に光沢N
iめっき層を設け、その上の少なくとも前記アウターリ
ード部にPdめっぎ層を設けてなることを特徴とするI
C用リードフレームが提供される。
Means for Solving the Problems> In order to achieve the above object, the present invention provides a lead frame having an Ifit part on which an IC chip is placed and an outer lead part.
An I plating layer is provided, and a Pd plating layer is provided on at least the outer lead portion above the I plating layer.
A lead frame for C is provided.

前記Pdめっぎ層の厚さは、0.1μm以上とするのが
好ましい。
The thickness of the Pd plating layer is preferably 0.1 μm or more.

また、前記リードフレーム材として、Cu。Further, the lead frame material may be Cu.

Cu合金またはFe合金が好ましい。Cu alloy or Fe alloy is preferred.

また、前記リードフレームの表面に設ける光沢Niめっ
ぎ層の厚さは、0.1〜5.0μmとするのが好ましい
Further, the thickness of the glossy Ni plating layer provided on the surface of the lead frame is preferably 0.1 to 5.0 μm.

また、前記アウターリード部のPdめフか層を設ける前
にこの部分にCuストライクめっぎを設けることが好ま
しい。
Further, it is preferable to provide Cu strike plating on this portion before providing the Pd metal layer of the outer lead portion.

以下に、本発明を添付の図面に示す好適実施例を参照し
ながらさらに詳細に説明する。 本発明は、その目的を
そこなわない限りこれらの図面に限定されるものではな
い。
In the following, the invention will be explained in more detail with reference to preferred embodiments shown in the accompanying drawings. The present invention is not limited to these drawings unless the purpose thereof is impaired.

第1図は本発明および一般のICリードフレームを示す
平面図、第2図は、本発明に係るICリードフレームを
用いたICパッケージの一実施例を示す断面図である。
FIG. 1 is a plan view showing the present invention and a general IC lead frame, and FIG. 2 is a sectional view showing an embodiment of an IC package using the IC lead frame according to the present invention.

リードフレーム1は、外枠部2、リード部16および載
置部7を具える。
The lead frame 1 includes an outer frame portion 2, a lead portion 16, and a mounting portion 7.

外枠部2には、通常ワイヤボンディング、モールドなど
の際の位置決めのため1個または2個以上のパイロット
ホール8が穿設されている。
One or more pilot holes 8 are usually bored in the outer frame 2 for positioning during wire bonding, molding, etc.

リード部16は、ボンディングワイヤ11の接続部であ
るインナーリード部5とアウターリード部3とを有する
The lead portion 16 has an inner lead portion 5 and an outer lead portion 3, which are connection portions of the bonding wires 11.

リードフレーム1のリード部16のアウターリード部3
には光沢Niめっき層14が設けられており、その上に
Pdめっき層15が設けられている。 一方、インナー
リード部5の先端部6の表面には光沢Niめっぎ層14
上にCuストライクめっぎ(図示せず)を介してAgめ
っき層9が設けられている。
Outer lead portion 3 of lead portion 16 of lead frame 1
A bright Ni plating layer 14 is provided thereon, and a Pd plating layer 15 is provided thereon. On the other hand, a glossy Ni plating layer 14 is formed on the surface of the tip portion 6 of the inner lead portion 5.
An Ag plating layer 9 is provided thereon via Cu strike plating (not shown).

本発明に用いられるリードフレーム1の材料としてはC
u、Cu合金、およびFe合金等の通常のリードフレー
ム材として用いられるものであれば何でもよい、  ま
た、本発明のリードフレーム1はリードフレーム1の拡
散防止および耐食性改善のため、インナーリード部5の
Agめっき層9およびアウターリード部3のPdめっき
層15を形成する前にリードフレーム1の全面に予め光
沢Niめっきを施すことが必要である。
The material of the lead frame 1 used in the present invention is C.
Any material used as a normal lead frame material such as U, Cu alloy, and Fe alloy may be used. Furthermore, the lead frame 1 of the present invention has an inner lead portion 5 to prevent diffusion and improve corrosion resistance of the lead frame 1. Before forming the Ag plating layer 9 and the Pd plating layer 15 of the outer lead portion 3, it is necessary to apply bright Ni plating to the entire surface of the lead frame 1 in advance.

ここで、リードフレーム1に光沢N1めりぎ層14、P
dめっき層15およびAgめっき層9を形成する方法と
しては、まず所定パターンが形成されたリードフレーム
1の全面に光沢Niめっきして光沢Niめっき層14を
形成し、次に必要に応じてPdストライクめっきを施し
た後、−少なくとも前記アウターリード部3の光沢Ni
めっき層上にPdめっきを行ないPdめっき層15を形
成し、インナーリード部5の先端部6にAgめっきによ
りAgめっき層9を形成する。 最後に、Agめフきの
際の余分なCuストライクめっき(全面めっぎ)および
インナーリード部5の側面部に析出したAgめっぎを剥
Ill埋して除去し、本発明のリードフレーム1を得る
ことができる。
Here, the lead frame 1 has a glossy N1 layer 14, P
As a method for forming the d plating layer 15 and the Ag plating layer 9, first, the entire surface of the lead frame 1 on which a predetermined pattern has been formed is plated with bright Ni to form the bright Ni plating layer 14, and then Pd is applied as necessary. After applying strike plating, - at least the bright Ni of the outer lead portion 3
Pd plating is performed on the plating layer to form a Pd plating layer 15, and Ag plating layer 9 is formed on the tip end portion 6 of the inner lead portion 5 by Ag plating. Finally, excess Cu strike plating (full surface plating) during Ag plating and Ag plating deposited on the side surface of the inner lead part 5 are removed by stripping and filling. 1 can be obtained.

ここで、Pdめっ籾層15の厚さは0.1μm以上とす
るのが好ましい。 この理由は、Pdめっきが0.1μ
m以上あれば、はんだ付性および耐食性が十分に得られ
るからである。
Here, the thickness of the Pd plating layer 15 is preferably 0.1 μm or more. The reason for this is that Pd plating is 0.1μ
This is because if it is at least m, sufficient solderability and corrosion resistance can be obtained.

上限は特に限定する必要はないが、Pdめっきを必要以
上に厚くするとコストアップとなるばかりか、リードフ
レーム1の色調がPdめっぎの色調となってしまい外観
が変ってしまうので、外観を問題にする場合は、上限は
0.3μmとするのが好ましい。
There is no need to limit the upper limit, but if the Pd plating is thicker than necessary, not only will the cost increase, but the color tone of lead frame 1 will become the color tone of the Pd plating, changing the appearance. In this case, the upper limit is preferably 0.3 μm.

また、光沢Niめっき層14の厚さは0. 1〜5.0
μmとするのが好ましい、0.1μm未満では、はんだ
付性が十分でない、 また、5.0μm超でもよいが経
済性を考慮して5.0μmとした。 なお、10μm以
上になると曲げ加工時にめっぎにクラックが発生する恐
れがある。
Moreover, the thickness of the bright Ni plating layer 14 is 0. 1-5.0
Preferably, the thickness is 5.0 μm, as if it is less than 0.1 μm, the solderability is not sufficient.Although it may be more than 5.0 μm, it is set to 5.0 μm in consideration of economical efficiency. Note that if the thickness exceeds 10 μm, cracks may occur in the plating during bending.

また、Agめっき層9の厚さは、全く制限的ではなく、
IC基板への実装およびワイヤボンディングに必要な厚
さであればよく、通常のリードフレームにおいて施され
るめっき厚さで十分である。
Further, the thickness of the Ag plating layer 9 is not limited at all,
The thickness may be sufficient as long as it is necessary for mounting on an IC board and wire bonding, and the plating thickness applied to a normal lead frame is sufficient.

さらに、必要に応じて施されるPdストライクめっき厚
さも特に制限的ではないが、目的とする効果が得られる
厚さがあればよく、できるだけ薄いのが好ましい。
Further, the thickness of the Pd strike plating applied as needed is not particularly limited, but it is sufficient as long as the desired effect can be obtained, and it is preferably as thin as possible.

さらに、光沢Niめっき、Pdめつき、Agめつき、P
dストライクめっき等のめつき方法は、通常公知のめつ
き方法を用いることができる。
Furthermore, gloss Ni plating, Pd plating, Ag plating, P
As the plating method such as d-strike plating, a commonly known plating method can be used.

アウターリード部3に光沢Niめっき層4の後に設けら
れるPdめつき層15は、少なくともアクタ−リード部
3の光沢Niめっき層4上に設けられていればよいが、
リードフレーム1の全面に設けられていてもよい、 本
発明においてははんだ付性のよいPdめっき層15をア
ウターリード部3に設けることにより、従来のはんだに
よるAgめっき液の汚染、はんだめっき層上へのAgの
置換による外観不良が防止でき、すぐれたリードフレー
ムを提供することがで幹る。
The Pd plating layer 15 provided after the bright Ni plating layer 4 on the outer lead portion 3 may be provided at least on the bright Ni plating layer 4 of the actor lead portion 3.
In the present invention, by providing the Pd plating layer 15 with good solderability on the outer lead part 3, which may be provided on the entire surface of the lead frame 1, contamination of the Ag plating solution by conventional solder and the contamination of the Ag plating solution on the solder plating layer are avoided. It is possible to prevent poor appearance due to the substitution of Ag with , and to provide an excellent lead frame.

また、Pdめっき層15の下地に設ける光沢Niめっ籾
層14は、無光沢Niめっきに比べて結晶が微細で制御
しやすく、またリードフレーム素材金属の拡散防止層と
なり、加えて耐食性に優れていることから、該リードフ
レーム1にICチップ12を取り付け、金属細線でリー
ドフレーム1のインナーリード部の先端部6とICチッ
プ12電極部を接続し、モールド樹脂13で一体化され
た半導体装置のはんだ付性などのIC信頼性向上に役立
つ。
In addition, the glossy Ni plating layer 14 provided under the Pd plating layer 15 has finer crystals and is easier to control than matte Ni plating, and also serves as a diffusion prevention layer for the lead frame material metal, and has excellent corrosion resistance. Therefore, the IC chip 12 is attached to the lead frame 1, the tip part 6 of the inner lead part of the lead frame 1 and the electrode part of the IC chip 12 are connected with a thin metal wire, and the semiconductor device is integrated with the mold resin 13. Useful for improving IC reliability such as solderability.

また、必要に応じてPdめつき層15の下地として形成
されるPdストライクめフき層はリードフレーム1の全
面または少なくともPdめっき層15の下地部分に設け
てよい。
Further, if necessary, a Pd strike-muffing layer formed as a base for the Pd plating layer 15 may be provided on the entire surface of the lead frame 1 or at least on the base portion of the Pd plating layer 15.

本発明のリードフレーム1は、第2図に示すようにIC
チップ載置部7にICチップ12を載置し、ボンディン
グワイヤ11を用いてインナーリード部の先端部6およ
びICチップ12にワイヤボンディングし、最後にモー
ルド樹脂13をモールドしてICパッケージを組立て、
外枠部2およびアウターリード部3のダムバー4を切断
し、アウターリード部3を曲げ加工して用いることがで
きる。
The lead frame 1 of the present invention has an IC as shown in FIG.
The IC chip 12 is placed on the chip placement part 7, wire bonded to the tip part 6 of the inner lead part and the IC chip 12 using the bonding wire 11, and finally molding resin 13 is molded to assemble the IC package.
The dam bar 4 of the outer frame part 2 and the outer lead part 3 can be cut, and the outer lead part 3 can be bent and used.

また、本発明のリードフレームは、完成品めっきのよう
にIC組立後にアウターリード部3にはんだめっきを設
ける必要が無いため、溶融めっき時に受ける熱衝撃、モ
ールド樹脂13のクラック発生、フラックス使用による
ICパッケージやアウターリード部3の汚染の問題も無
くなった。
In addition, unlike the finished product plating, the lead frame of the present invention does not require solder plating on the outer lead portion 3 after IC assembly. The problem of contamination of the package and outer lead portion 3 is also eliminated.

以上の結果により、製造上の時間コストの節約が図れ、
ICの外観および信頼性が向上でき、常に安定した品質
の半導体装置の生産が可能となった。
As a result of the above results, it is possible to save time and cost in manufacturing.
The appearance and reliability of the IC can be improved, and it has become possible to consistently produce semiconductor devices of stable quality.

なお、第2図においては、−例としてインナーリード部
の先端部6にAgめっき層9を設けであるが、本発明は
その目的を損なわない限り、Agめっき層の代わりに、
Au、AJ2゜Cu、Pdなどのめっき層を設けてもよ
い。
In addition, in FIG. 2, as an example, the Ag plating layer 9 is provided at the tip 6 of the inner lead part, but the present invention may be provided with the Ag plating layer instead of the Ag plating layer as long as the purpose is not impaired.
A plating layer of Au, AJ2°Cu, Pd, etc. may be provided.

〈実施例〉 以下に本発明を実施例に基づき具体的に説明する。<Example> The present invention will be specifically explained below based on Examples.

(実施例1) 第2図に示すようにCu合金リードフレーム1に拡散防
止および耐食性改善のための光沢Niめツキ層14を0
.01〜10μmの厚さで設けた。 光沢Niめっき厚
は蛍光X#ji!膜厚計で測定した。 この光沢Niめ
っき条件は、下記の通りである。
(Example 1) As shown in FIG. 2, a glossy Ni plating layer 14 was applied to the Cu alloy lead frame 1 to prevent diffusion and improve corrosion resistance.
.. It was provided with a thickness of 0.01 to 10 μm. The glossy Ni plating thickness is fluorescent X#ji! It was measured with a film thickness meter. The conditions for this bright Ni plating are as follows.

光沢Niめっぎ浴(ワット浴) NiS04・6H20:  250 g/11NfCJ
!  2・6H2〇   二       5 0  
g  /  Jりl83B0,50 g /u #61(2次光沢剤): 5cc/f(エバラニーシライト社) #63 (1次光沢剤): 10CC/A(エバラニーシライト社)温度     
  60℃ 電流密度     4 A / d m ’アノード 
     Ni板 その後、リードフレーム1全面にPdめっき密着性向上
のためのPdストライクめフきを行なった。 このPd
ストライクめっき条件は、下記の通りである。
Glossy Ni plating bath (Watt bath) NiS04/6H20: 250 g/11NfCJ
! 2.6H2〇 2 5 0
g / Juri 183B0,50 g / u #61 (Secondary brightener): 5cc/f (Ebara Nice Light Co., Ltd.) #63 (Primary brightener): 10CC/A (Ebara Nice Light Co., Ltd.) Temperature
60℃ Current density 4 A/d m' anode
After that, the entire surface of the lead frame 1 was plated with a Pd strike to improve the adhesion of the Pd plating. This Pd
The strike plating conditions are as follows.

Pdストライクめっき液: パラデックスストライクII (EEJA社)金属Pd
濃度 :  0.5g/j! 温度     : 40℃ 電流密度   :  4 A / d m ’アノード
   : 白金めつきチタン板状に、アウターリード部
3にPdめつ粗層15を0.1μm設けた。   Pd
めつき厚は蛍光X線膜厚計で測定した。 このPdめつ
き条件は、下記の通りである。
Pd Strike plating solution: Paradex Strike II (EEJA) Metal Pd
Concentration: 0.5g/j! Temperature: 40°C Current density: 4 A/dm' Anode: A 0.1 μm Pd rough layer 15 was provided on the outer lead portion 3 in the form of a platinum-plated titanium plate. Pd
The plating thickness was measured using a fluorescent X-ray film thickness meter. The conditions for this Pd plating are as follows.

Pdめっき液: バラデックスs 1o (EEJA社)金属Pd濃度 
:  25g/42 温度     = 60℃ 電流密度   :  4 A / d m 2アノード
   : 白金めつきチタン板さらにインナーリード部
の先端部6にCuストライクめっt!(全面)を介して
Agめつき層9を設けた。 このAgめつき条件は、A
gめっき液をシルバーシェド220(メルテックス社)
、金属Ag濃度を65g/A、温度を65℃、電流密度
を60 A / d m ’  アノードを白金めフき
チタン板とした。
Pd plating solution: Varadex s 1o (EEJA) Metallic Pd concentration
: 25g/42 Temperature = 60℃ Current density: 4 A/dm2 Anode: Platinum plated titanium plate and Cu strike plating on the tip 6 of the inner lead! An Ag plating layer 9 was provided across the entire surface. This Ag plating condition is A
G plating solution Silvershed 220 (Meltex)
The metal Ag concentration was 65 g/A, the temperature was 65° C., and the current density was 60 A/dm'. The anode was a platinum-plated titanium plate.

最後にリードフレーム全面に施された余分なCuストラ
イクめっきおよびインナーリード部側面に析出したAg
を剥S処理を行って除去した。 その剥離条件は、剥離
剤をエンストリップS(メルテックス社)30g/f1
%NaCNを50g/j2、温度を40℃、剥S処理時
間を20秒とした。
Finally, excess Cu strike plating was applied to the entire surface of the lead frame and Ag deposited on the side of the inner lead.
was removed by peeling and S treatment. The peeling conditions were as follows: 30g/f1 of Entrip S (Meltex)
%NaCN was 50g/j2, the temperature was 40°C, and the peeling S treatment time was 20 seconds.

以上の条件で光沢Niめつきの厚さを変えてリードフレ
ームを作製して得たリードフレーム1にICチップ12
を取り付け、金属細線11でインナーリード先端部6と
ICチップ12電極部を接続し、モールド樹脂で一体化
し、その後、外枠部2、ダムバー4を切り取ってICパ
ッケージを完成した。
IC chip 12 is attached to lead frame 1 obtained by manufacturing lead frames by changing the thickness of the glossy Ni plating under the above conditions.
was attached, the inner lead tip 6 and the electrode part of the IC chip 12 were connected with a thin metal wire 11, and they were integrated with a molding resin, and then the outer frame part 2 and the dam bar 4 were cut out to complete the IC package.

下記項目について評価した結果を第1表に示す。Table 1 shows the results of evaluation on the following items.

■耐食性(腐食生成物) ICパッケージ製造後に塩水を24時間噴nし、モール
ド樹脂とアウターリード部の界面での腐食生成物の有無
を調べた。
■Corrosion resistance (corrosion products) After manufacturing the IC package, salt water was sprayed for 24 hours, and the presence or absence of corrosion products at the interface between the mold resin and the outer lead portion was examined.

耐食性(腐食生成物): ○無し、Δやや有り、×有り ■曲げ加工時のクラック発生 ICパッケージのアウターリード部に曲げ加工を施して
、その曲げ部分の表面のめつき層を観察し、クラックの
発生の有無を調べた。
Corrosion resistance (corrosion products): ○ None, Δ Slightly present, × ■Crack occurrence during bending The outer lead part of the IC package was bent, and the plating layer on the surface of the bent part was observed to detect cracks. We investigated whether or not this occurred.

クラック発生: O無し、△やや有り、×有り ■はんだぬれ時間 組立工程時の加熱条件を考慮に入れ175℃x8h加熱
後のリードフレームを使用し、6:4共晶はんだを23
5℃に溶融し、ロジンフラックスを用いて、はんだぬれ
時間を測定した。
Crack occurrence: No O, △ Slightly present, × present ■ Soldering time Taking into account the heating conditions during the assembly process, use a lead frame heated at 175°C x 8 hours, and apply 6:4 eutectic solder to 23
The solder wetting time was measured using rosin flux after melting at 5°C.

(比較例1) 光沢Niめつき層を設けることなく直接Pdストライク
めっきを設けるほかは実施例1と同様にしてICパッケ
ージを完成した。 評価結果を第1表に示す。
(Comparative Example 1) An IC package was completed in the same manner as in Example 1 except that Pd strike plating was directly provided without providing a bright Ni plating layer. The evaluation results are shown in Table 1.

第1表から、本発明のリードフレームを用いたICパッ
ケージは、光沢Niめっぎ厚0. 1μm以上あれば、
比較例1に比べてリード耐食性、はんだ付性に優れてい
ることがわかる。
From Table 1, the IC package using the lead frame of the present invention has a bright Ni plating thickness of 0. If it is 1 μm or more,
It can be seen that lead corrosion resistance and solderability are superior to Comparative Example 1.

また、Pdめっき層の下地に光沢Niめつき層が0.0
1μm以上あれば、比較例1に比べはんだぬれ時間がさ
らに短かくなることが示された。
In addition, a glossy Ni plating layer of 0.0
It was shown that if the thickness was 1 μm or more, the solder wetting time would be even shorter than in Comparative Example 1.

(実施例2) 42合金(Fe−42%Ni)リードフレームを用いる
ほかは実施例1と同様にしてICパッケージを完成した
。 評価結果を第2表に示す。
(Example 2) An IC package was completed in the same manner as in Example 1 except that a 42 alloy (Fe-42%Ni) lead frame was used. The evaluation results are shown in Table 2.

(比較例2) 光沢Niめフき層を設けることなく直接Pdストライク
めっ籾を設けるほかは実施例2と同様にしてICパッケ
ージを完成した。 計価結果を第2表に示す。
(Comparative Example 2) An IC package was completed in the same manner as in Example 2, except that Pd strike plating was directly provided without providing a glossy Ni brushing layer. The measurement results are shown in Table 2.

第2表から、本発明のリードフレームを用いたICパッ
ケージは、光沢Niめつきが0.05μm以上あれば、
比較例2に比べて耐食性、はんだ付性に優れていること
がわかる。
From Table 2, if the IC package using the lead frame of the present invention has a glossy Ni plating of 0.05 μm or more,
It can be seen that this sample has better corrosion resistance and solderability than Comparative Example 2.

しかし、耐食性を考慮すると、光沢Niめっき厚は0.
1μm以上が望ましい。
However, considering corrosion resistance, the thickness of bright Ni plating is 0.
A thickness of 1 μm or more is desirable.

(比較例3) 光沢Niめっき層を設けることなく直接インナーリード
先端部にAgめつき(5μm厚)、アウターリードに直
接はんだめつき(10μm厚)を設けるほかは実施例1
と同様にしてICパッケージを完成した。 評価結果を
実施例1および2とともに第3表に示す。
(Comparative Example 3) Example 1 except that Ag plating (5 μm thickness) was directly provided on the tip of the inner lead without providing a bright Ni plating layer, and solder plating (10 μm thick) was provided directly on the outer lead.
An IC package was completed in the same manner as above. The evaluation results are shown in Table 3 together with Examples 1 and 2.

第3表から、本発明のリードフレームを用いたICパッ
ケージは光沢めっき厚0.1μm1Pdめっき厚0.1
μmの場合ではんだ付性、耐食性、クラック発生状況の
全てにおいて比較例3より優れていることがわかる。
From Table 3, the IC package using the lead frame of the present invention has a bright plating thickness of 0.1 μm, a Pd plating thickness of 0.1
It can be seen that in the case of μm, it is superior to Comparative Example 3 in all aspects of solderability, corrosion resistance, and crack occurrence.

第 3 表 〈発明の効果〉 本発明は以上説明したように構成されているので、本発
明によればはんだ付性、耐食性、曲げ加工性に優れたリ
ードフレームが提供される。
Table 3 <Effects of the Invention> Since the present invention is constructed as described above, the present invention provides a lead frame with excellent solderability, corrosion resistance, and bending workability.

本発明は従来のはんだめっきの目的をPdめっきで満た
すものであるため、IC組立後直ちに基板実装工程に入
ることができ、IC製造時間およびコストが節減できる
Since the present invention satisfies the purpose of conventional solder plating with Pd plating, the board mounting process can be started immediately after IC assembly, and IC manufacturing time and cost can be reduced.

また、従来のインナーリード先端部にAgめっき、アウ
ターリード部にはんだめっきを設けた後、IC組立を行
なう場合と比較して、Pdは化学的に安定なため、はん
だに比べ他の溶液による影響を受けにくく、また耐食性
も優れていることから、パッケージのアウターリード部
の外観と特性を共に満足させることが容易となった。 
また、製造工程も簡素化されるので経済性も非常に高く
なる。
Also, compared to the conventional case where the IC is assembled after providing Ag plating on the tips of the inner leads and solder plating on the outer leads, since Pd is chemically stable, it is less susceptible to the effects of other solutions than solder. Because it is less susceptible to corrosion and has excellent corrosion resistance, it has become easy to satisfy both the appearance and properties of the outer lead portion of the package.
Furthermore, since the manufacturing process is simplified, the economical efficiency is also very high.

さらに、Pdめっきの下地に光沢Niめ−)籾層を設け
ることにより、下地金属の拡散を防ぎ、さらに一般と耐
食性も良くなるので、ICの信頼性向上にも効果がある
Furthermore, by providing a bright Ni plating layer on the base of the Pd plating, diffusion of the base metal is prevented and corrosion resistance is also improved, which is effective in improving the reliability of the IC.

また、高価なPdめっ籾を部分的に薄くめつきするだけ
で効果があるので、上記のような経済性、信頼性の向上
を考慮すれば、本発明のリードフレームはコスト的にも
十分見合うものである。
In addition, since it is effective just by partially plating expensive Pd-plated rice, the lead frame of the present invention is cost-effective, considering the above-mentioned improvements in economy and reliability. It's worth it.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明のIC用リードフレームを示す平面図
である。 第2図は、本発明に係るIC用リードフレームを用いた
ICパッケージの一実施例を示す断面図である。 第3図は、従来のIC用リードフレームを用いたICパ
ッケージの断面図である。 符号の説明 1・・・リードフレーム、 2・・・外枠部、 3・・・アウターリード部、 4・・・ダムバー 5・・・インナーリード部、 6・・・インナーリード部の先端部、 7・・・ICチップ載置部、 8・・・パイロットホール、 9・・・Agめっき層、 10・・・はんだめっき層、 1III°ボンデイングワイヤ 12・・・ICチップ、 13・・・モールド樹脂、 14・・・光沢Niめつき層、 15・・・Pdめっぎ層、 16・・・リート部 (金属細線) FIG、1 FIG、3
FIG. 1 is a plan view showing an IC lead frame of the present invention. FIG. 2 is a sectional view showing an embodiment of an IC package using the IC lead frame according to the present invention. FIG. 3 is a sectional view of an IC package using a conventional IC lead frame. Description of symbols 1...Lead frame, 2...Outer frame part, 3...Outer lead part, 4...Dam bar 5...Inner lead part, 6...Tip part of inner lead part, 7... IC chip mounting part, 8... Pilot hole, 9... Ag plating layer, 10... Solder plating layer, 1III° bonding wire 12... IC chip, 13... Mold resin , 14... Glossy Ni plating layer, 15... Pd plating layer, 16... Reed part (metal thin wire) FIG, 1 FIG, 3

Claims (1)

【特許請求の範囲】[Claims] (1)ICチップを載置する載置部とアウターリード部
とを有するリードフレームにおい て、 前記リードフレーム上に光沢Niめっき層を設け、その
上の少なくとも前記アウターリード部にPdめっき層を
設けてなることを特徴とするIC用リードフレーム。
(1) In a lead frame having a mounting part on which an IC chip is placed and an outer lead part, a bright Ni plating layer is provided on the lead frame, and a Pd plating layer is provided on at least the outer lead part above the lead frame. A lead frame for IC that is characterized by:
JP8315990A 1990-03-30 1990-03-30 Ic lead frame Pending JPH03283556A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8315990A JPH03283556A (en) 1990-03-30 1990-03-30 Ic lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8315990A JPH03283556A (en) 1990-03-30 1990-03-30 Ic lead frame

Publications (1)

Publication Number Publication Date
JPH03283556A true JPH03283556A (en) 1991-12-13

Family

ID=13794470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8315990A Pending JPH03283556A (en) 1990-03-30 1990-03-30 Ic lead frame

Country Status (1)

Country Link
JP (1) JPH03283556A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0473958A (en) * 1990-07-16 1992-03-09 Goto Seisakusho:Kk Lead frame for semiconductor device
US5449951A (en) * 1992-01-17 1995-09-12 Olin Corporation Lead frames with improved adhesion to a polymer
JP2001185670A (en) * 1999-12-10 2001-07-06 Texas Instr Inc <Ti> Lead frame and its manufacturing method
JP2007273729A (en) * 2006-03-31 2007-10-18 Nec Electronics Corp Lead cutting apparatus and manufacturing method of semiconductor device
JP2014027288A (en) * 2013-08-28 2014-02-06 Hitachi Chemical Co Ltd Substrate for mounting semiconductor chip and method for manufacturing the same
US8997341B2 (en) 2009-09-07 2015-04-07 Hitachi Chemical Company, Ltd. Substrate for mounting semiconductor chip and method for producing same
JP2015229791A (en) * 2014-06-05 2015-12-21 Jx日鉱日石金属株式会社 Metal material for electronic part and connector terminal, connector and electronic part using the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0473958A (en) * 1990-07-16 1992-03-09 Goto Seisakusho:Kk Lead frame for semiconductor device
US5449951A (en) * 1992-01-17 1995-09-12 Olin Corporation Lead frames with improved adhesion to a polymer
JP2001185670A (en) * 1999-12-10 2001-07-06 Texas Instr Inc <Ti> Lead frame and its manufacturing method
JP2007273729A (en) * 2006-03-31 2007-10-18 Nec Electronics Corp Lead cutting apparatus and manufacturing method of semiconductor device
US8997341B2 (en) 2009-09-07 2015-04-07 Hitachi Chemical Company, Ltd. Substrate for mounting semiconductor chip and method for producing same
JP2014027288A (en) * 2013-08-28 2014-02-06 Hitachi Chemical Co Ltd Substrate for mounting semiconductor chip and method for manufacturing the same
JP2015229791A (en) * 2014-06-05 2015-12-21 Jx日鉱日石金属株式会社 Metal material for electronic part and connector terminal, connector and electronic part using the same

Similar Documents

Publication Publication Date Title
KR100371567B1 (en) Ag pre-plated lead frame for semiconductor package
US7245006B2 (en) Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication
US20020153596A1 (en) Lead frame and semiconductor package formed using it
US7148085B2 (en) Gold spot plated leadframes for semiconductor devices and method of fabrication
JP3760075B2 (en) Lead frame for semiconductor packages
JP2009517869A (en) Lead frame with improved solderability and improved moisture resistance reliability of semiconductor devices
JP2989406B2 (en) Preplated frame for semiconductor device and method of manufacturing the same
EP1037277B1 (en) Lead frame and method of fabricating a lead frame
JPH03283556A (en) Ic lead frame
JPH04337657A (en) Lead frame for semiconductor device
JP6733940B1 (en) Lead frame
JPH11121673A (en) Lead frame
JPH11274177A (en) Lead frame and its manufacture
KR100378489B1 (en) Ag or Ag-alloy plated Lead frame for semiconductor package and the method of manufacturing the same
JP6744020B1 (en) Lead frame
JPH03237750A (en) Lead frame for semiconductor integrated circuit
US6940183B1 (en) Compound filled in lead IC packaging product
JPH04152661A (en) Ic lead frame
JP6736716B1 (en) Lead frame
JPH11204713A (en) Lead frame for semiconductor device and semiconductor device
JPS6142941A (en) Lead frame for semiconductor
JPH04174546A (en) Manufacture of semiconductor lead frame
JP2004343136A (en) Semiconductor device
JPS63304654A (en) Lead frame
JPH0397252A (en) Ic lead frame