JPH03282632A - Static data recording mechanism - Google Patents
Static data recording mechanismInfo
- Publication number
- JPH03282632A JPH03282632A JP2082718A JP8271890A JPH03282632A JP H03282632 A JPH03282632 A JP H03282632A JP 2082718 A JP2082718 A JP 2082718A JP 8271890 A JP8271890 A JP 8271890A JP H03282632 A JPH03282632 A JP H03282632A
- Authority
- JP
- Japan
- Prior art keywords
- data
- identifier
- return address
- stack
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003068 static effect Effects 0.000 title abstract 2
- 230000010365 information processing Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はスタックデータ記録機構、特にサブルーチン呼
出し時などのリターンアドレスの退避や、−時的に保存
するデータの退避なとのためにデータスタック機構を有
する情報処理装置におけるスタックデータ記録機構に関
する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a stack data recording mechanism, particularly a data stack for saving a return address when calling a subroutine, and for saving temporarily saved data. The present invention relates to a stack data recording mechanism in an information processing apparatus having a stack data recording mechanism.
従来、ザブルーチン呼出し時なとのリターンアドレスの
退避や、−時的に保存するデータの退避などのためにデ
ータスタック機構を有する情報処理装置は、スタックさ
れるデータか、リターンアドレスを表わすものか、−時
退避などによるデータを表わすものかの区別かなく、ま
た退避されるデータを順次記録する機構を有していない
。Conventionally, information processing devices that have a data stacking mechanism for saving a return address when calling a subroutine or saving temporarily saved data, etc. have been asked whether the data is stacked or represents a return address. - There is no distinction between whether the data represents data that has been saved or the like, and there is no mechanism for sequentially recording saved data.
上述した従来の情報処理装置は、デバッグ時にスタック
フレーム内のデータがリターンアドレスを表わすものか
、−時退避などによるデータを表わすものかの判断を行
うことが困難であり、また過去に退避されたデータか消
えてしまうなめ、デバッグに要する時間がかかるという
問題点かある。In the conventional information processing device described above, it is difficult to judge during debugging whether the data in the stack frame represents a return address or data that has been saved in the past. There are problems with data being lost and debugging taking time.
本発明のスタックデータ記録機構は、データスタック機
構を有する情報処理装置において、スタック操作を伴う
命令か実行された場合に、この命令かサブルーチン呼ひ
出し時などによるリターンアドレスを退避するタイプの
ものか、このタイプ以外のタイプのものかを識別するタ
イプ識別手段と、このタイプ識別手段の識別結果を識別
子としてスタックされるデータと一対一に対応付けて順
次記録する識別子記録手段と、デバッグ時に前記リター
ンアドレス、または前記リターンアドレス以外のデータ
のどちらか一つ、もしくはその両方を読出すことを指示
する読出し種別選択手段と、この読出し種別選択手段に
よって指示されたデータのみを前記識別子記録手段から
の前記識別子によって選択して読出すデータ読出し手段
とを有することにより構成される。The stack data recording mechanism of the present invention is of a type that saves a return address when an instruction or subroutine is called when an instruction that involves stack manipulation is executed in an information processing device having a data stack mechanism. , a type identification means for identifying whether it is a type other than this type; an identifier recording means for sequentially recording the identification result of the type identification means as an identifier in one-to-one correspondence with data to be stacked; readout type selection means for instructing to read either the address or data other than the return address, or both; The data readout means selects and reads data based on the identifier.
次に、本発明の実施例について図面を参照して説明する
。Next, embodiments of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例のフロック図て、スタックデ
ータ記録用メモリ1、識別子記録用メモリ2、命令デコ
ーダ3、データ編集装置4、カウンタ5、セレクタ6、
ロクアウト用出力装置7、オアゲー1−8.9から構成
される。FIG. 1 is a block diagram of an embodiment of the present invention, which includes a stack data recording memory 1, an identifier recording memory 2, an instruction decoder 3, a data editing device 4, a counter 5, a selector 6,
It is composed of a lockout output device 7 and an or game 1-8.9.
以上の構成において、スタックデータ記録用メモリ1は
図示していないシステムのスタックエリアに退避するス
タックデータ12を順次記録するメモリであり、データ
長1ヒツ1〜の識別子記録用メモリ2と一対−・に対応
していて同時に記録される構成となっている。スタック
データ記録用メモリ1および識別子記録用メモリ2を示
すポインタとしては、デバッグ時のテークワクアウト時
には、データ編集装置4からのロクアウト用アドレス信
号10を、また通常動作時には、ブツシュタウンを行う
命令選択信号をオアケー1〜8でまとめ、これによって
順次更新されるカウンタ5の出力をセレクタ6によって
切換えられ使用される構成となっている。識別子記録用
メモリ2には、命令デコーダ3の出力のうち、リターン
アドレスをブツシュタウンするタイプの命令選択信号を
オアゲー4〜9でまとめ入力される。つまり、命令実行
時に命令デコーダ3の該当する出力が” 1 ”になる
ものとすると、識別子記録用メモリ2には、スタックデ
ータ記録用メモリ1−に入力されるデータかりターシア
1ヘレスを示す場合は” ] ”が入力され、そうてな
い場合は“′0″が識別子として入力されることになる
。In the above configuration, the stack data recording memory 1 is a memory that sequentially records stack data 12 to be saved in a stack area of a system (not shown), and is paired with the identifier recording memory 2 having a data length of 1 to 1. The configuration is such that it is compatible with both and can be recorded at the same time. As pointers indicating the stack data recording memory 1 and the identifier recording memory 2, the address signal 10 for lockout from the data editing device 4 is used during take-out during debugging, and the instruction selection signal for performing bush town during normal operation. are grouped into ORKs 1 to 8, and the output of a counter 5, which is sequentially updated accordingly, is switched and used by a selector 6. To the identifier recording memory 2, out of the outputs of the instruction decoder 3, instruction selection signals of the type that block the return address are collectively inputted from the OR games 4 to 9. In other words, if the corresponding output of the instruction decoder 3 becomes "1" when the instruction is executed, the data input to the stack data recording memory 1- will be stored in the identifier recording memory 2. " ] " is input, otherwise "'0" is input as the identifier.
次にテハックのためにデータ記録用メモリ1のデータを
、データ編集装置4によってログアラ1へ用出力装置7
に出力する場合を述べる。この場合データ記録用メモリ
1のポインタには、セレクタ6によってロクアウト用ア
ドレス信号10が使用され、データ記録用メモリ1のデ
ータは対応する識別子記録用メモリ2の識別子と共にデ
ータ編集装置4に送られる。またデータ編集装置4には
、出力データ選択信号11によりリターンアドレスのデ
ータのみ、リターンアドレス以外のデータのみ、もしく
は両方のデータの指示が4えられる。Next, the data in the data recording memory 1 is transferred to the logara 1 by the data editing device 4 for the output device 7.
Describe the case of outputting to . In this case, the selector 6 uses the lockout address signal 10 as the pointer of the data recording memory 1, and the data in the data recording memory 1 is sent to the data editing device 4 together with the corresponding identifier in the identifier recording memory 2. Further, the data editing device 4 receives an instruction for only the return address data, only the data other than the return address, or both data by the output data selection signal 11.
この指示によってデータ編集装置4は指示されたデータ
のみを識別子記録用メモリ2のデータを参照することに
よって判断し、ロクアウト用出力装置7に出力する。In response to this instruction, the data editing device 4 determines only the instructed data by referring to the data in the identifier recording memory 2, and outputs it to the lockout output device 7.
以上説明したように本発明によれは、デバッグ時に過去
にスタックされたデータを見ることができると共に、識
別子によって過去にスタックされたデータの中からリタ
ーンアドレスを表わすものと、−時退避などによるデー
タを表わすものとを選択して出力することか可能となり
、デバッグ時間を短縮てきるという効果がある。As explained above, according to the present invention, it is possible to view past stacked data during debugging, and also to be able to display return addresses from past stacked data using identifiers, and data saved by -time saving. This makes it possible to select and output the information representing the , which has the effect of shortening debugging time.
第1図は本発明の一実施例のフロック図てある。
] スタックデータ記録用メモリ、2・・識別子記録用
メモリ、3・・・命令テコータ、4・データ編集装置、
5・・・カウンタ、6・・・セレクタ、7・ロクアウト
用出力装置、8,9・・オアゲート。FIG. 1 is a block diagram of one embodiment of the present invention. ] Stack data recording memory, 2.. identifier recording memory, 3.. instruction coder, 4. data editing device,
5... Counter, 6... Selector, 7. Output device for lockout, 8, 9... OR gate.
Claims (1)
タック操作を伴う命令が実行された場合に、この命令が
サブルーチン呼び出し時などによるリターンアドレスを
退避するタイプのものか、このタイプ以外のタイプのも
のかを識別するタイプ識別手段と、このタイプ識別手段
の識別結果を識別子としてスタックされるデータと一対
一に対応付けて順次記録する識別子記録手段と、デバッ
グ時に前記リターンアドレス、または前記リターンアド
レス以外のデータのどちらか一つ、もしくはその両方を
読出すことを指示する読出し種別選択手段と、この読出
し種別選択手段によって指示されたデータのみを前記識
別子記録手段からの前記識別子によって選択して読出す
データ読出し手段とを有することを特徴とするスタック
データ記録機構。In an information processing device that has a data stack mechanism, when an instruction that involves stack manipulation is executed, identifies whether this instruction is of the type that saves the return address when calling a subroutine, etc., or is of a type other than this type. an identifier recording means for sequentially recording the identification result of the type identification means in a one-to-one correspondence with the data stacked as an identifier, and which of the return address or data other than the return address at the time of debugging. readout type selection means for instructing to read one or both of them; and data reading means for selecting and reading out only the data specified by the readout type selection means using the identifier from the identifier recording means. A stack data recording mechanism characterized by having:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2082718A JPH03282632A (en) | 1990-03-29 | 1990-03-29 | Static data recording mechanism |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2082718A JPH03282632A (en) | 1990-03-29 | 1990-03-29 | Static data recording mechanism |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03282632A true JPH03282632A (en) | 1991-12-12 |
Family
ID=13782192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2082718A Pending JPH03282632A (en) | 1990-03-29 | 1990-03-29 | Static data recording mechanism |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03282632A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09179753A (en) * | 1995-12-26 | 1997-07-11 | Nec Software Ltd | Stack information collecting system using timing of return processing |
-
1990
- 1990-03-29 JP JP2082718A patent/JPH03282632A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09179753A (en) * | 1995-12-26 | 1997-07-11 | Nec Software Ltd | Stack information collecting system using timing of return processing |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6261170A (en) | Image processing system | |
JPH03282632A (en) | Static data recording mechanism | |
US5911031A (en) | IC card memory for recording and reproducing audio and/or video data concurrently or separately and a control method thereof | |
JPS6238959A (en) | Program read in method | |
JPS59186048A (en) | Microprogram control system | |
JP2860500B2 (en) | Thermal analysis analyzer | |
JPH02204843A (en) | Execution history storage device | |
JPS62293452A (en) | Memory ic diagnosing circuit | |
JPS5836446U (en) | Branch control circuit test equipment | |
JPS6027935A (en) | Information protecting circuit of information storage device | |
JPS6155698B2 (en) | ||
JPS58151650A (en) | Information processing device | |
JPS63216157A (en) | External storage controller | |
JPS5915876A (en) | Apparatus for storing circuit operation | |
JPS619687A (en) | Memory control system | |
JPH05197596A (en) | Tracer | |
JPS645343B2 (en) | ||
JPS62251845A (en) | Program debugging device | |
JPS63305437A (en) | System state tracer | |
JPS615354A (en) | System monitor device | |
JPS63103337A (en) | Address stopping circuit for testing instrument | |
JPH01271976A (en) | Magnetic disk testing system | |
JPH04195344A (en) | Register file read mechanism | |
JPH02281339A (en) | Automatic evaluation system for data processor | |
JPS62114040A (en) | Event simulator |