JPH0328089B2 - - Google Patents
Info
- Publication number
- JPH0328089B2 JPH0328089B2 JP56012961A JP1296181A JPH0328089B2 JP H0328089 B2 JPH0328089 B2 JP H0328089B2 JP 56012961 A JP56012961 A JP 56012961A JP 1296181 A JP1296181 A JP 1296181A JP H0328089 B2 JPH0328089 B2 JP H0328089B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- transistors
- circuit
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/0823—Multistate logic
- H03K19/0826—Multistate logic one of the states being the high impedance or floating state
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、スリー・ステート回路に関し、特に
バイポーラ出力のスリー・ステート回路に関する
ものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a three-state circuit, and more particularly to a bipolar output three-state circuit.
３つの電位レベル状態を切り換えるスリー・ス
テート回路としては、従来、CMOSを使用した
ものが一般的に知られている。 Conventionally, as a three-state circuit that switches between three potential level states, one using CMOS is generally known.
通常、スリー・ステート回路では、レベル状態
を切り換えるためのスイツチング速度が問題とな
る場合には、回路が複雑となる。しかし、スイツ
チング速度があまり問題にならない場合も多く、
このような場合には簡単な回路構成のスリー・ス
テート回路の方が価格、IC化、消費電力の点で
望ましい。 Typically, three-state circuits become more complex when switching speed for switching between level states is an issue. However, in many cases, switching speed is not a big issue;
In such cases, a three-state circuit with a simple circuit configuration is preferable in terms of cost, IC implementation, and power consumption.
本発明の目的は、このような問題を解決するた
め、素子数が少なく、回路構成が簡単で、スイツ
チング速度が問題とならない場合に使用できるス
リー・ステート回路を提供することにある。 SUMMARY OF THE INVENTION In order to solve these problems, it is an object of the present invention to provide a three-state circuit that has a small number of elements, a simple circuit configuration, and can be used when switching speed is not an issue.
本発明ではリニアICと共存できるIILのスリ
ー・ステート回路を与える。IIL（Integrated
Injection Logic）は、スイツチ回路の負荷とし
て相補形トランジスタを用いたもので、論理振幅
に対する電源電圧の使用効率が高く、かつ回路構
成が簡単なため、電力遅延時間積が小さく、また
素子構造も単純なため、LSI化に適している。 The present invention provides an IIL three-state circuit that can coexist with linear ICs. IIL (Integrated
Injection Logic) uses complementary transistors as the load of the switch circuit, and has a high efficiency in using the power supply voltage with respect to the logic amplitude, and has a simple circuit configuration, resulting in a small power delay time product and a simple element structure. Therefore, it is suitable for LSI implementation.
本発明では、第１図に示すように、定電流トラ
ンジスタTr10と出力トランジスタ１のトーテム
ポール回路において、両端子AB間に高インピー
タンスを得るために、両トランジスタTr10，Tr1
のベース・エミツタ間を両ベースに接続された各
トランジスタQ1，Q3によりシヨートして、定電
流をカツトさせるとともに、出力トランジスタ
Tr1のベース・エミツタ間電圧をカツトさせるこ
とによつて、バイポーラのスリー・ステート回路
を構成している。すなわち、ハイレベルもしくは
ローレベルの駆動信号DRVを与えることにより、
出力トランジスタTr1のコレクタに接続された出
力端子OUTを“０”レベルと“１”レベルにす
る他、上記のように定電流トランジスタTr10と
出力トランジスタTr1のベース・エミツタ間電圧
をカツトして、出力端子OUTを高インピーダン
スにし、フローテイングである第３のレベルとす
る。 In the present invention, as shown in FIG. 1, in a totem pole circuit of constant current transistor Tr 10 and output transistor 1, in order to obtain high impedance between both terminals AB, both transistors Tr 10 and Tr 1
The transistors Q 1 and Q 3 connected to both bases are used to cut the constant current between the base and emitter of the output transistor.
By cutting the voltage between the base and emitter of Tr 1 , a bipolar three-state circuit is constructed. In other words, by applying a high-level or low-level drive signal DRV,
In addition to setting the output terminal OUT connected to the collector of the output transistor Tr 1 to the "0" level and "1" level, the voltage between the base and emitter of the constant current transistor Tr 10 and the output transistor Tr 1 is cut as described above. Then, the output terminal OUT is set to high impedance and set to a floating third level.
第２図は、本発明の実施例を示すIIL・ICのス
リー・ステート回路の構成図である。 FIG. 2 is a configuration diagram of a three-state circuit of an IIL-IC showing an embodiment of the present invention.
Tr11，Tr12…は定電流用トランジスタ、Tr1，
Tr2…は出力トランジスタ、Q1，Q2，Q3，Q4…
はスリー・ステートをするためのベース・エミツ
タ間短絡用のトランジスタ、Ｐは定電流源トラン
ジスタ駆動回路、I2Lはスリー・ステート信号入
力用IILである。スリー・ステート信号入力用IIL
は、複数個が並列に配置されている。 Tr 11 , Tr 12 ... are constant current transistors, Tr 1 ,
Tr 2 ... is an output transistor, Q 1 , Q 2 , Q 3 , Q 4 ...
is a base-emitter short-circuit transistor for three-state operation, P is a constant current source transistor drive circuit, and I 2 L is an IIL for three-state signal input. IIL for three-state signal input
are arranged in parallel.
各出力OUT１，２，３，…に第１のレベルを
与えるためには、各入力IN１，２，３，…に高
電位を加えて、出力トランジスタTr1，2…をオン
にし、出力OUT１，２，３，…にほゞ両トラン
ジスタTr1，Tr2のエミツタ電位を出力する。ま
た、各出力OUT１，２，３，…に第２のレベル
を与えるためには、各入力IN１，２，３，…に
低電位を加えて、出力トランジスタTr1，2，…を
オフにし、出力OUT１，２，３，…にほゞ定電
流トランジスタTr11，Tr12…のエミツタ電位を
出力する。 In order to give the first level to each output OUT1, OUT1, OUT3, ..., apply a high potential to each input IN1, 2, 3, ..., turn on the output transistors Tr 1 , 2 ..., and output OUT1, OUT1, ... The emitter potentials of both transistors Tr 1 and Tr 2 are output to 2, 3, . . . . In addition, in order to give the second level to each output OUT1, 2, 3, ..., apply a low potential to each input IN1, 2, 3, ... to turn off the output transistors Tr 1 , 2 , ..., The emitter potentials of the constant current transistors Tr 11 , Tr 12 . . . are outputted to the outputs OUT1, OUT 2, 3, .
次に、各出力OUT１，２，３，…にフローテ
イングである第３のレベルを与えるためには、ス
リー・ステート信号（3State Sig）を複数個の
IILに加え、インバータQ2を各々介してトランジ
スタQ1，Q3，Q4，…のベースに伝達せしめる。
これらのトランジスタQ1，Q2，Q4は、これによ
りオンとなり、定電流用トランジスタTr1，Tr2，
…および出力トランジスタTr1，Tr2，…をオフ
にし、出力OUT１，２，…を高インピーダンス
にする。 Next, in order to give a floating third level to each output OUT1, 2, 3,..., the three-state signal (3State Sig) is
In addition to IIL, the signal is transmitted to the bases of transistors Q 1 , Q 3 , Q 4 , . . . through inverter Q 2 , respectively.
These transistors Q 1 , Q 2 , Q 4 are thereby turned on, and constant current transistors Tr 1 , Tr 2 ,
... and the output transistors Tr 1 , Tr 2 , ... are turned off, and the outputs OUT1, 2, ... are set to high impedance.
この回路では、スリー・ステートの信号経路に
ラテラルPNP（コレクタがアースされないPNP）
を使用しているため、スイツチング・スピードは
遅い。 This circuit uses a lateral PNP (PNP whose collector is not grounded) in the three-state signal path.
The switching speed is slow because it uses
実験では、８ビツトADコンバータに使用した
が、スイツチング・スピードは２〜4μSと遅かつ
た。 In the experiment, it was used in an 8-bit AD converter, but the switching speed was slow at 2 to 4 μS.
しかし、低速用途としては、これで十分であ
る。 However, for low speed applications this is sufficient.
以上説明したように、本発明によれば、素子数
が少なく、簡単な回路構成でスリー・ステート回
路が実現できるので、スイツチング速度が遅くて
よい場合、例えばマイクロ・コンピユータのイン
タフエース用にすれば、きわめて有益である。 As explained above, according to the present invention, a three-state circuit can be realized with a small number of elements and a simple circuit configuration, so it can be used in cases where a slow switching speed is acceptable, for example, for a microcomputer interface. , extremely useful.
第１図は本発明の原理図、第２図は本発明の実
施例を示すスリー・ステート回路の構成図であ
る。
Tr10，Tr11，Tr12…定電流用トランジスタ、
Tr1，Tr2，…出力トランジスタ、Q1，Q2，Q3，
Q4…ベース・エミツタ間短絡用トランジスタ、
OUT１，OUT２…出力端子。
FIG. 1 is a principle diagram of the present invention, and FIG. 2 is a configuration diagram of a three-state circuit showing an embodiment of the present invention. Tr 10 , Tr 11 , Tr 12 ... Constant current transistor,
Tr 1 , Tr 2 ,...output transistor, Q 1 , Q 2 , Q 3 ,
Q 4 ...Base-emitter short circuit transistor,
OUT1, OUT2...Output terminals.
Claims (1)
力トランジスタTr1のコレクタとを接続し、前記
二つのトランジスタのコレクタに接続された出力
端子を具備したトーテムポール回路を有し、前記
定電流用トランジスタのベース・エミツタ間を短
絡させる第一のトランジスタQ1と、前記出力ト
ランジスタのベース・エミツタ間を短絡させる第
二のトランジスタQ3を設けたスリー・ステート
回路。1. A totem pole circuit connecting the collector of the constant current transistor Tr 10 and the collector of the output transistor Tr 1 , and having an output terminal connected to the collectors of the two transistors, the base of the constant current transistor - A three-state circuit provided with a first transistor Q1 that short-circuits between the emitters and a second transistor Q3 that short-circuits between the base and emitter of the output transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56012961A JPS57129029A (en) | 1981-02-02 | 1981-02-02 | Three-state circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56012961A JPS57129029A (en) | 1981-02-02 | 1981-02-02 | Three-state circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57129029A JPS57129029A (en) | 1982-08-10 |
| JPH0328089B2 true JPH0328089B2 (en) | 1991-04-18 |
Family
ID=11819846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56012961A Granted JPS57129029A (en) | 1981-02-02 | 1981-02-02 | Three-state circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57129029A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2128432B (en) * | 1982-09-28 | 1986-07-30 | Monolithic Memories Inc | Improvements in or relating to a tri-state output circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54111746A (en) * | 1978-02-22 | 1979-09-01 | Fujitsu Ltd | Logic output circuit |
-
1981
- 1981-02-02 JP JP56012961A patent/JPS57129029A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54111746A (en) * | 1978-02-22 | 1979-09-01 | Fujitsu Ltd | Logic output circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57129029A (en) | 1982-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0544917A4 (en) | Capacitive load driving circuit | |
| US4289978A (en) | Complementary transistor inverting emitter follower circuit | |
| US3963946A (en) | Driver circuit for step motor | |
| GB2217941A (en) | Bicmos inverter circuit | |
| GB1429847A (en) | Logic circuit | |
| JPH06500210A (en) | 3-terminal non-inverting transistor switch | |
| JPH0573292B2 (en) | ||
| JPH0328089B2 (en) | ||
| JPH02280412A (en) | Bipolar-mos semiconductor integrated circuit | |
| CN219164463U (en) | Motor driving circuit with single input end | |
| JPH0431443B2 (en) | ||
| KR960007668Y1 (en) | Nand circuit | |
| JP2929869B2 (en) | 3-state buffer circuit | |
| JPS61296820A (en) | Current mirror circuit for switch | |
| JPS6229316A (en) | Tri-state circuit | |
| SU1378049A1 (en) | Majority element | |
| JP2729379B2 (en) | Logic circuit | |
| KR940007954B1 (en) | Bicmos driving circuit | |
| SU1651367A1 (en) | Transistor relay | |
| SU1637003A1 (en) | Pulse driver | |
| JP2689628B2 (en) | Driver circuit | |
| SU801226A1 (en) | Push-pull power amplifier | |
| SU1525871A1 (en) | Synchronous d-flip-flop | |
| SU900454A1 (en) | Digital semiconductor integrated three-state output circuit | |
| SU1608745A1 (en) | Address decoder |