JPH0327443A - マイクロコントローラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、マイクロコントローラに関する。

（従来の技術） 一般にマイクロコントローラはマイクロコントローラ用
エンジニアリングツールにおいて作成したプログラムを
メモリ上にダウンローディングし、このマイクロコント
ローラをプラントと接続し、メモリ上にロードされたプ
ログラムを実行することによりプラントの種々の動作を
制御するものである。

このようなマイクロコントローラの従来例が第５図に示
されており、マイクロコントローラ１に対してマイクロ
コントローラ用エンジニアリングツール２から通信ライ
ン３を介してプログラムをダウンローディングし、この
プログラムロードされたマイクロコントローラをプラン
ト４に接続することによりプラント４の種々の動作制御
を行う。

（発明が解決しようとする課題） しかしながら、このような従来のマイクロコントローラ
では、マイクロコントローラにプログラムをダウンロー
ディングするときにはエンジニアリングツール上ですべ
てのプログラムを再配置し、マイクロコントローラのプ
ログラムの実行を停止してからダウンローディングを行
うようにしているため、プログラムの一部だけの修正を
行うような場合であってもすべてのプログラムをダウン
ローディングする必要があり、また稼動中のマイクロコ
ントローラを停止させてからダウンローディングする必
要があって、稼動中のマイクロコントローラに対するプ
ログラムのメンテナンスが直接行えない不便さがある問
題点があった。

この発明は、このような従来の問題点に鑑みてなされた
ものであって、マイクロコントローラのプログラムを複
数のタスク毎に分け、マイクロコントローラが稼動中で
あってもタスクプログラム毎のダウンローディングが並
行して行え、稼動中のプログラムメンテナンスが容易に
実施できるマイクロコントローラを提供することを目的
とする。

［発明の構成］ （課題を解決するための手段） この発明のマイクロコントローラはタスク単位でプログ
ラムを格納すると共に各タスクプログラムの格納番地情
報をも記憶するメモリと、このメモリに格納されたプロ
グラムをタスク単位でメモリ上の格納番地情報に基づい
て読み出して実行する第１の演算処理装置と、外部のエ
ンジニアリングツールにより作成されたタスクプログラ
ムを通信インターフエイスを介して取り込み、前記メモ
リの空エリアに格納し、当該タスクプログラムのメモリ
上の格納番地情報を当該メモリに格納する第２の演算処
理装置とを備えたもの・である。

（作用） この発明のマイクロコントローラでは制御づるプラント
のプログラムをタスク単位に分番プ、タスクプログラム
毎に格納番地指標を付して共通のメモリに格納しておき
、第１の演算処理装置によりメモリ上に格納されている
プログラムをタスクプログラム毎に該当する格納番地か
ら読み出して実行する。

そして、プログラムの修正や変更が必要になった場合に
は、外部のプログラミングツールにＪ：り該当するタス
クプログラムを作成、あるいは修正、変更し、これを通
信インタフエイスを介してマイクロコントローラにダウ
ンローディングする。

このダウンローディングにより、マイクロコントローラ
が備える第２の演算処理装置が、メモリ上の空エリアに
新たにダウンローディングされてくるタスクプログラム
を格納し、当該タスクプログラムのメモリ上の格納番地
を該当する旧いタスクプログラムの格納番地から更新す
る。

したがって、第１の演算処理＠置がメモリ上のタスクプ
ログラムを実行している間であっても、第２の演算処理
装置によってダウンローディングされてくる新たなタス
クプログラムをメモリ上の空エリアに確保し、格納番地
の指標を旧いタスクプログラムから更新することができ
、プログラムの実行と並行してプログラムの更新、変更
等のメンテナスを行うことができるようになる。

（実施例〉 以下、この発明の実施例を図に基づいて詳説する。

第１図はこの発明の一実施例のブロック図であり、マイ
クロコントローラ１は従来例と同様にエンジニアリング
ツール２と通信ライン３を介して接続する。また制御対
象プラント４と接続可能となっている。

このマイクロコントローラ１は第１演算処理装置（ＣＰ
ｔＪ）５と第２演算処理装置（ＣＰＵ）６と、これらの
第１，第２演算処理装置５，６の共有メモリ７と、通信
ライン３に刻する通信インターフエイス（Ｉ／Ｆ）８と
、プラント４に対する入出力インターフエイス（ｒ／Ｆ
）９とを備えている。

前記第１演算処理装置５は、第２演算処理装置６と独立
して動作することができ、共有メモリ７の所定の位置に
格納されているプログラムをタスクプログラム単位で逐
次実行し、プラント４に対する制御を実施する。

第２演算処理装置６は、エンジニアリングッール２によ
り作成されたタスク単位のプログラムを通信ライン３か
ら通信インターフエイス８を介して取り込み、内容のチ
ェックを行って共有メモリ７の所定の場所に配置、格納
するものである。

共有メモリ７は、２つの演算処理装置５．６の排他性を
保つために第２図に示す形式でタスクプログラムの格納
が行われている。つまり、プログラムをタスク単位で管
理するためのタスク管理テーブルＴＭＴＢＬとプログラ
ムが配置されているエリアＣＯＤＥＲＡＭから構成され
ている。そして、タスク管理テーブルＴＭＴＢＬには、
タスク番号０−ｉの順に対象タスクプログラムの先頭位
置、つまりＣＯＤＥＲＡＭのオフセット１−　０　−　
ＴおよびそのサイズＳｏ−Ｓｉが格納されている。

次に、上記の構成のマイクロコントローラの動作につい
て説明する。

第１演算処理装置５は一定周期毎にタスクＯからタスク
ｉまでを実行する。このときの動作は第３図のフローチ
ャートに示すようなものであり、定周期ごとの割込みが
入ると、まずインデックスｊ＝０としくステップＳ１〉
、インデックスｊで識別されるタスクｊのプログラムが
登録されているかどうか判断しくステップＳ２）、該当
するタスクｊのプログラムが格納されている時には共有
メモリ７のタスク管理テーブルＴＭＴＢＬがらタスクｊ
の該当するＣＯＤＥＲＡＭのオフセットＴｊと、タスク
サイズＳｊを読み出し、該当する格納番地Ｔｊからタス
クサイズＳｊ分のプログラムをＣＯＤＥＲＡＭから読み
出して実行し（ステップＳ３）、そのタスクプログラム
の実行終了後に、インデックスｊを＋１して新たなイン
デックスｊについて同様にタスクｊのプログラムを繰り
返す（ステップ８４．８５）。

そして最後のタスクプログラムｉの実行が終了すると、
次回の周期の割込みを持つ状態とする。

次に、エンジニアリングッール２によるタスクｋのタス
クプログラムがダウンローディングされる時の第２演算
処理装置６の動作を、第４図に示す７口−チャートに基
づいて説明する。

タスクｋがダウンローディングされるとき、ＣＯＤＥＲ
ＡＭの状態が第２図に示すようにプログラムの未登録エ
リアの先頭がＴｎでＣ　Ｏ　Ｄ　Ｅ　Ｒ　ＡＭの容量が
Ｔｓであったとすると、第２演算処理装置６は受信テキ
ストよりタスクｋのプログラムのサイズＳｋと未登録エ
リアサイズ（Ｔ．ｓ−Ｔｎ）とを比較する（ステップ８
１１，８１２）。

そしてこのステップ８１２におけるサイズチェックにお
いて、タスクｋのプログラムを配置するのに十分な未登
録エリアが見いだされる場合には、タスクｋのタスクプ
ログラムをオフセットＴｎがらＳｋサイズまで配置し（
ステップＳ１３）、いままでの未登録エリアの先頭オフ
セットＴｎをタスクｋのオフセットＴｋに置き替え、新
たな未登録エリアの先頭アドレスＴｎとして、タスクｋ
のタスクサイズＳＫとタスクｋのオフセットＴｋとを加
えた値（Ｔｎ　＝Ｔｎ　＋ＳＫ）に更新する（ステップ
８１４，８１５）。

そしてこのタスクｋの書き込みの完了後、エンジニアリ
ングッール２に対して書き込み完了テキストを返送する
（ステップ３１６）。

なお、ステップ８１２におけるサイズチェックにおいて
、タスクｋのサイズＳｋが大きくてプログラムの未登録
エリアの中には格納しきれないと判定された場合には、
エンジニアリングッール２に対し、メモリ空エリアが不
足している旨のテキストを返送する〈ステップｓ１７〉
。

なお、タスク管理テーブルＴＭＴＢＬへの書き込みは、
第１演算処理装置５との排他性を保つために、１命令で
書き換えるものとする。

また、第１演算処理装置５が動作中にマイクロコントロ
ーラ１に対するプログラムの入れ替えを行うと、旧いタ
スクプログラムがＧｏ−ＤＥＲＡＭ上に残ったままにな
るが、この場合には第１演算処理装置５のプログラム動
作を停止することにより、第２演算処理装置６がＣＯＤ
ＦＲＡＭ上の不要プログラムを除去し、使用中のプログ
ラムをＣＯＤＥＲＡＭの前詰めに再配置し、タスク管理
テ−７ルＴＭＴＢＬをＣＯＤＥＲＡＭ（７）再配置に対
応した形で書き替える機能をも合わせて有しているもの
とする。

さらに、いま共有メモリ７に登録されているタスクＯ〜
１の内のひとつのタスク、例えばタスク３が第１演算処
理装置５により呼び出されて実行されている状態で、エ
ンジニアリングツール２が新たにタスク３のプログラム
をダウンローディングしてきた場合のタスク３のプログ
ラムの書き換え動作について説明すると、第１演算処理
装置５は共有メモリ７からタスク３に対応するＣＯＤ　
ＥＲＡＭのオフセットＴ３とタスクサイズＳ３とを呼び
出しＣＯＤＥＲＡＭ上の該当するアドレスＴ３から８３
分の情報を呼び出してきて実行させる。

そして第１演算処理装置５による実行中に新たなタスク
３のプログラムがダウンローディングされてくると、第
２演算処理装置６は、タスク３についてのＣＯＤＥＲＡ
ＭのオフセットＴ３−の未登録エリアの先頭アドレスＴ
ｎを書き込み、同時にタスクサイズとして新たにダウン
口＝ディングされてくるプログラムのサイズＳ３−をタ
スク管理テーブルＴＭＴＢＬに書き込み、ＣＯＤＥＲＡ
Ｍの未登録エリアの先頭番地ＴｎからタスクサイズＳ３
−分だけ新たにタスク３の更新されたプログラムを書き
込む。

従って、第１演算処理装＠５は共有メモリ７からタスク
毎にそのタスクプログラムを一括して読み出して実行さ
せ、その間に更新された新たなタスクプログラムを共有
メモリ７に第２演算処理装置６の動作により格納するこ
とができるため、実行中のタスクプログラムを更新する
場合にも第１演算処理装置５による実行を停止させるこ
となく、次回の実行から更新された新たなタスクプログ
ラムより実行が可能となるのである。

このようにして、第１演算処理装置５によって共有メモ
リ７に格納されているプログラムをタスク毎に実行する
ことができ、同時にエンジニアリングツール２により作
成された新たなタスクプログラムを第２演算処理装置６
により共有メモリ７の所定の個所に書き込むことができ
、タスクプログラムの更新や追加をタスクプログラムの
実行を停止せずに行うことができるのである。

［発明の効果］ 以上のようにこの発明によれば、メモリ上に格納されて
いるプログラムをタスク単位でメモリ上の該当する格納
番地から読み出して実行する第１の演算処理装置と、外
部のエンジニアリングツールにより作威されたタスクプ
ログラムを通信インターフェイスを介して取り込み、メ
モリの空工りアに格納し、格納されたタスクプログラム
についての格納番地情報をもメモリ上に格納する第２の
演算処理装置とを備えているため、第１の演算処理装置
によりメモリ上のプログラムをタスク単位で呼び出して
きて実行することがでぎるとともに、この第１の演算処
理装置によるタスクプログラムの実行と並行して第２の
演算処理装置によりエンジニアリングツールからダウン
ローディングされてくる新たなタスクプログラムをメモ
リ上の空エリアに格納することができ、プログラムの実
行と同時に新たなプログラムや変更、修正されたプログ
ラムのダウンローディングが並行して行える。

【図面の簡単な説明】

第１図はこの発明の一実施例のシステム構成図、第２図
は上記実施例における共有メモリのデータ構造図、第３
図は上記実施例の第１演算処理装置の動作を示すフロー
チャート、第４図は上記実施例の第２演算処理装置の動
作を示すフローチ１・一ト、第５図は従来例のシステム
構成図である。 １・・・マイクロコントローラ ２・・・エンジニアリングツール ３・・・通信ライン　４・・・プラント５・・・第１演
算処理装置 ６・・・第２演算処理装置 ７・・・共有メモリ ８・・・通信インターフエイス ９・・・入出力インターフエイス

Claims (1)

【特許請求の範囲】
1. タスク単位でプログラムを格納すると共に各タスクプロ
   グラムの格納番地情報をも記憶するメモリと、このメモ
   リに格納されたプログラムをタスク単位でメモリ上の格
   納番地情報に基づいて読み出して実行する第１の演算処
   理装置と、外部のエンジニアリングツールにより作成さ
   れたタスクプログラムを通信インターフェイスを介して
   取り込み、前記メモリの空エリアに格納し、当該タスク
   プログラムのメモリ上の格納番地情報を当該メモリに格
   納する第２の演算処理装置とを備えて成るマイクロコン
   トローラ。