JPH03268340A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH03268340A JPH03268340A JP6617090A JP6617090A JPH03268340A JP H03268340 A JPH03268340 A JP H03268340A JP 6617090 A JP6617090 A JP 6617090A JP 6617090 A JP6617090 A JP 6617090A JP H03268340 A JPH03268340 A JP H03268340A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead wiring
- dam
- bump electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 105
- 238000007747 plating Methods 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 239000011347 resin Substances 0.000 claims description 7
- 229920005989 resin Polymers 0.000 claims description 7
- 239000000853 adhesive Substances 0.000 claims description 6
- 230000001070 adhesive effect Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 abstract description 15
- 239000000956 alloy Substances 0.000 abstract description 15
- 229910015363 Au—Sn Inorganic materials 0.000 abstract 2
- 238000007906 compression Methods 0.000 abstract 1
- 239000010931 gold Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 6
- 238000000059 patterning Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910000711 U alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に、テープキャリア構
造（又は工ａｐｅ Ａ ｕｔｏｍａｔｅｄ Ｂ ｏｎｄ
ｉｎｇ構造）を採用する半導体装置に適用して有効な技
術に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a semiconductor device, and particularly to a tape carrier structure (or a tape carrier structure).
The present invention relates to a technique that is effective when applied to a semiconductor device that employs the ing structure).
薄型で大量生産に好適な半導体装置として、テープキャ
リア構造の半導体装置がある。この半導体装置は可撓性
フィルムに半導体チップを搭載したものである。可撓性
フィルムは例えばテープ状（長尺状）のポリイミド樹脂
を所定の長さに切断することで形成している。可撓性フ
ィルムの表面には複数本の配線が形成されている。配線
は可撓性フィルムの表面に張り付けられたＣｕ薄膜にエ
ツチングを施して、所定の形状に加工したものである。As a semiconductor device that is thin and suitable for mass production, there is a semiconductor device having a tape carrier structure. This semiconductor device has a semiconductor chip mounted on a flexible film. The flexible film is formed, for example, by cutting a tape-shaped (elongated) polyimide resin into a predetermined length. A plurality of wires are formed on the surface of the flexible film. The wiring is formed into a predetermined shape by etching a thin Cu film attached to the surface of a flexible film.
前記可撓性フィルムの中央部には半導体チップが配置さ
れている。この半導体チップの主面上には、可撓性フィ
ルムの表面に形成された配線の一部を突出させたリード
配線（フィンガーリード又はフィンガー配線）が複数本
配列されている。各々のリード配線は半導体チップの外
部端子（ポンディングパッド）にバンブ電極を介在させ
て電気的及び機械的に接続されている。A semiconductor chip is placed in the center of the flexible film. A plurality of lead wires (finger leads or finger wires) are arranged on the main surface of the semiconductor chip, with a portion of the wire formed on the surface of the flexible film protruding. Each lead wire is electrically and mechanically connected to an external terminal (ponding pad) of the semiconductor chip via a bump electrode.
本発明者が開発中のテープキャリア構造を採用する半導
体装置は、可撓性フィルムに形成されたリード配線の表
面に錫（Ｓｕ）を被覆したメッキ層を設け、半導体チッ
プの主面に形成される）＜ンプ電極（突起電極）を金（
Ａｕ）で形成している。この半導体装置はボンディング
時の熱圧着によるバンブ電極（Ａｕ）とリート配線のメ
ッキ層（Ｓｕ）との溶融接合を利用して、半導体チップ
とり−ト配線とを電気的に接続している。前記リード配
線のメッキ層は、リード配線とバンブ電極とのボンダビ
リティを向上させる特徴がある。A semiconductor device employing a tape carrier structure currently being developed by the present inventor has a plating layer coated with tin (Su) on the surface of lead wiring formed on a flexible film, and a plating layer coated with tin (Su) formed on the main surface of a semiconductor chip. ) <Put the pump electrode (protruding electrode) with gold (
It is made of Au). This semiconductor device electrically connects a semiconductor chip to a lead wiring by utilizing fusion bonding between a bump electrode (Au) and a plated layer (Su) of a lead wiring by thermocompression bonding during bonding. The plating layer of the lead wiring has a feature of improving bondability between the lead wiring and the bump electrode.
なお、テープキャリア構造を採用する半導体装置につい
ては、電子材料１９８９年、７月号、第４５頁及び第４
６頁に記載されている。Regarding semiconductor devices that adopt a tape carrier structure, see Electronic Materials 1989, July issue, pages 45 and 4.
It is described on page 6.
前記半導体装置は、前述のように、可撓性フィルムの表
面に形成されたリード配線と半導体チップの主面に形成
されたバンブ電極とをボンデイン時の熱圧着で溶融接合
し、電気的にかつ機械的に接続している。この時、バン
ブ電極（Ａｕ）とリード配線のメッキ層（Ｓｕ）との溶
融した合金が表面張力によりリード配線を伝わりこのリ
ード配線の延在する方向に沿って半導体チップの側端部
（外周囲側）に流れ出し、この溶融したＡ ｕ −Ｓ
ｕ合金により、半導体チップの側端部とり−ト配線とが
短絡するという問題があった。As described above, the semiconductor device is manufactured by melting and bonding the lead wiring formed on the surface of the flexible film and the bump electrode formed on the main surface of the semiconductor chip by thermocompression bonding during bonding, and electrically and Mechanically connected. At this time, the molten alloy of the bump electrode (Au) and the plating layer (Su) of the lead wiring is transmitted through the lead wiring due to surface tension, and moves along the direction in which the lead wiring extends to the side edges (outer periphery) of the semiconductor chip. side), and this molten A u -S
There was a problem in that the U alloy caused a short circuit between the side end portion of the semiconductor chip and the wiring.
また、前記溶融したＡ ｕ −Ｓ ｕ合金が隣接する他
のバンブ電極又は他のリード配線に流れ出し、この溶融
したＡ ｕ −Ｓ ｕ合金により、バンプ電極間（又は
リード配線間）が短絡するという問題があった・
また、前記可撓性フィルムに形成されるリード配線は、
例えば薄いＣｕで形成されているため機械的強度が低い
ので、組立工程中１例えば搬送時に変形しやすいにのた
め、前記リード配線間が短絡するという問題があった。In addition, the molten Au-Su alloy flows out to other adjacent bump electrodes or other lead wirings, and this molten Au-Su alloy causes a short circuit between the bump electrodes (or between the lead wirings). There was a problem. Also, the lead wiring formed on the flexible film was
For example, since it is made of thin Cu, it has low mechanical strength and is easily deformed during the assembly process, for example, during transportation, resulting in short circuits between the lead wires.
本発明の目的は、テープキャリア構造を採用する半導体
装置において、半導体チップの側端部とリード配線との
短絡を防止することが可能な技術を提供することにある
。An object of the present invention is to provide a technique that can prevent short circuits between the side edges of a semiconductor chip and lead wiring in a semiconductor device that employs a tape carrier structure.
本発明の他の目的は、テープキャリア構造を採用する半
導体装置において、バンプ電極間又はリード配線間の短
絡を防止することが可能な技術を提供することにある。Another object of the present invention is to provide a technique that can prevent short circuits between bump electrodes or between lead wires in a semiconductor device employing a tape carrier structure.
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
（１）可撓性フィルムの表面に接着用の金属メッキ層で
被覆されたリード配線を形成し、このリード配線にバン
ブ電極を介在して半導体チップの外部端子を電気的に接
続するテープキャリア構造の半導体装置において、前記
バンブ電極とこの半導体チップの周端との間にダムを設
ける。(1) A tape carrier structure in which a lead wiring coated with an adhesive metal plating layer is formed on the surface of a flexible film, and an external terminal of a semiconductor chip is electrically connected to the lead wiring through a bump electrode. In this semiconductor device, a dam is provided between the bump electrode and the peripheral edge of the semiconductor chip.
（２）可撓性フィルムの表面に接着用の金属メッキ層で
被覆されたリード配線を形成し、このリード配線にバン
ブ電極を介在して半導体チップの外部端子を電気的に接
続するテープキャリア構造の半導体装置において、前記
バンプ電極間にダムを設ける。(2) A tape carrier structure in which a lead wiring coated with an adhesive metal plating layer is formed on the surface of a flexible film, and the external terminal of the semiconductor chip is electrically connected to the lead wiring with a bump electrode interposed therebetween. In this semiconductor device, a dam is provided between the bump electrodes.
（３）可撓性フィルムの表面に接着用の金属メッキ層で
被覆されたリード配線を形成し、このリード配線にバン
プ電極を介在して半導体チップの外部端子を電気的に接
続するテープキャリア構造の半導体装置において、前記
バンプ電極と半導体チップの周端との開銀にダムを設け
、該ダムを前記リード配線の延在する方向と直角に交差
する方向に設けられた隣接する他のダムと連結する。(3) A tape carrier structure in which a lead wiring coated with an adhesive metal plating layer is formed on the surface of a flexible film, and the external terminal of the semiconductor chip is electrically connected to the lead wiring with a bump electrode interposed therebetween. In the semiconductor device, a dam is provided in the open area between the bump electrode and the peripheral edge of the semiconductor chip, and the dam is connected to another adjacent dam provided in a direction perpendicular to the direction in which the lead wiring extends. do.
上述した手段（１）によれば、ボンディング時の熱圧着
でバンプ電極とリード配線のメッキ層との溶融したＡｕ
５ｕ合金を前記バンプ電極とダムとの間に溜めることが
できるので、前記溶融したＡｕ−３ａ合金が表面張力に
よりリード配線の延在する方向に沿って半導体チップの
側端部に流れ出るのを堰き止めることができる。よって
、リード配線と半導体チップとの短絡を防止することが
できる。According to the above-mentioned means (1), the molten Au between the bump electrode and the plating layer of the lead wiring is removed by thermocompression bonding during bonding.
Since the 5U alloy can be accumulated between the bump electrode and the dam, it is possible to prevent the molten Au-3a alloy from flowing out to the side edge of the semiconductor chip along the direction in which the lead wires extend due to surface tension. It can be stopped. Therefore, short circuits between the lead wiring and the semiconductor chip can be prevented.
上述した手段（２）によれば、ボンディング時の熱圧着
でバンプ電極とリード配線のメッキ層との溶融したＡｕ
Ｓｕ金合金前記バンプ電極とダムとの間に溜めるこ
とができるので、前記溶融したＡ ｕ −Ｓ ｕ合金が
隣接する他のバンプ電極に流れ出すのを堰き止めること
ができる。よって、バンプ電極間の短絡を防止すること
ができる。According to the above-mentioned means (2), the molten Au between the bump electrode and the plating layer of the lead wiring is removed by thermocompression during bonding.
Since the Su gold alloy can be stored between the bump electrode and the dam, it is possible to dam the molten Au-Su alloy from flowing out to other adjacent bump electrodes. Therefore, short circuits between bump electrodes can be prevented.
上述した手段（３）によれば、可撓性フィルムの表面に
形成された配線の一部を突出させた複数本のリード配線
間の機械的強度をダムで補強することができるので、リ
ード配線の変形を防止することができる。よって、半導
体装置の信頼性を向上することができる。According to the above-mentioned means (3), the mechanical strength between the plurality of lead wires formed on the surface of the flexible film with a part of the wires protruding can be reinforced by the dam, so that the lead wires deformation can be prevented. Therefore, the reliability of the semiconductor device can be improved.
以下、本発明の構成について、テープキャリア構造（又
はＴＡＢ構造）を採用する半導体装置に本発明を適用し
た一実施例とともに説明する。Hereinafter, the structure of the present invention will be described together with an embodiment in which the present invention is applied to a semiconductor device employing a tape carrier structure (or TAB structure).
なお、実施例を説明するための全回において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。Note that throughout the description of the embodiments, parts having the same functions are given the same reference numerals, and repeated explanations thereof will be omitted.
本発明の一実施例であるテープキャリア構造を採用する
半導体装置の概略構成を第１図（一部所面側面図）及び
第２図（第１図の一部断面要部拡大側面図）に示す。The schematic structure of a semiconductor device employing a tape carrier structure according to an embodiment of the present invention is shown in FIG. 1 (partial side view) and FIG. 2 (partial cross-sectional enlarged side view of main parts of FIG. 1). show.
第１図及び第２図に示すように、テープキャリア構造を
採用する半導体装置１は、可撓性フィルム２に半導体チ
ップ５を搭載している。可撓性フィルム２は例えばテー
プ状（長尺）のものを所定の長さに切断したものである
。この可撓性フィルム２は絶縁性のポリイミド系樹脂で
形成されている。As shown in FIGS. 1 and 2, a semiconductor device 1 employing a tape carrier structure has a semiconductor chip 5 mounted on a flexible film 2. As shown in FIGS. The flexible film 2 is, for example, a tape-shaped (elongated) film cut into a predetermined length. This flexible film 2 is made of insulating polyimide resin.
前記可撓性フィルム２の表面には複数本の配線３が形成
されている。可撓性フィルム２の中央部分には半導体チ
ップ搭載用開口（デバイス穴）２ａが設けられている。A plurality of wires 3 are formed on the surface of the flexible film 2. A semiconductor chip mounting opening (device hole) 2a is provided in the central portion of the flexible film 2.
この半導体チップ搭載用開口２ａ内には前記配線３の一
部が突出したリード配線（フィンガーリード又はフィン
ガー配線）３ａが複数本設けられている。A plurality of lead wires (finger leads or finger wires) 3a from which a portion of the wire 3 protrudes is provided in the semiconductor chip mounting opening 2a.
前記半導体チップ５は可撓性フィルム２の半導体チップ
搭載用開口２ａ内に配置されている。半導体チップ５は
単結晶珪素で形成されている。この半導体チップ５の外
部端子（ポンディングパッド）５ａには、バンプ電極（
突起電極）６を介在してリード配線８ａが電気的にかつ
機械的に接続されている。The semiconductor chip 5 is placed in the semiconductor chip mounting opening 2a of the flexible film 2. Semiconductor chip 5 is made of single crystal silicon. The external terminal (ponding pad) 5a of this semiconductor chip 5 has a bump electrode (
A lead wiring 8a is electrically and mechanically connected via a protruding electrode 6.
前記バンプ電極６は例えば金（Ａｕ）で形成されている
。前記配線３、リード配線３ａの夫々は例えばＣｕ膜で
形成されている。Ｃｕ膜は圧延箔膜をエツチング加工で
所定の形状にパターンニングすることにより形成されて
いる。配線３、リート配線３ａの夫々の表面には、接着
用の金属メッキ層４が形成されている。この金属メッキ
層４は、錫（Ｓｕ）膜で形成され、前記バンプ電極６と
のボンダビリティを向上させている。なお、配線３、リ
ード配線３ａの夫々は、Ｃｕ以外の金属で形成してもよ
いし、Ｃｕの表面に他の金属（例えば、Ｎｉ、Ｃｕ等）
を積層してもよい。The bump electrode 6 is made of gold (Au), for example. Each of the wiring 3 and lead wiring 3a is formed of, for example, a Cu film. The Cu film is formed by patterning a rolled foil film into a predetermined shape by etching. A metal plating layer 4 for adhesion is formed on each surface of the wiring 3 and the lead wiring 3a. This metal plating layer 4 is formed of a tin (Su) film and improves bondability with the bump electrode 6. Note that each of the wiring 3 and lead wiring 3a may be formed of a metal other than Cu, or other metal (for example, Ni, Cu, etc.) may be formed on the surface of Cu.
may be laminated.
前記外部端子５ａは、半導体チップ５の最上層の配線層
に形成され、この最上層の配線層の下層の配線層に形成
された配線５ｂと絶縁膜５Ｃに形成された接続孔５ｄを
通して電気的に接続されている。つまり、外部端子５ａ
は詳細に図示していないが半導体チップ５の内部素子と
配線５ｂを介して電気的に接続されている。この外部端
子５ａ、配線５ｂの夫々は、例えばアルミニウム膜又は
アルミニウム合金膜で形成されている。The external terminal 5a is formed in the uppermost wiring layer of the semiconductor chip 5, and is electrically connected through the wiring 5b formed in the wiring layer below the uppermost wiring layer and the connection hole 5d formed in the insulating film 5C. It is connected to the. In other words, the external terminal 5a
Although not shown in detail, it is electrically connected to internal elements of the semiconductor chip 5 via wiring 5b. Each of the external terminal 5a and the wiring 5b is formed of, for example, an aluminum film or an aluminum alloy film.
前記外部端子５ａはＵ Ｂ Ｍ （Ｕｎｄｅｒ Ｂｕｍ
ｐ Ｍ−ｅｔａｌ）膜７を介在してバンプ電極６と電気
的に接続されている。このＵＢＭ膜７は、この構造に限
定されないが、例えばＴｉ膜上にＰｄ膜を積層した複合
膜で形成されている。ＵＢＭ膜７は、バンプ電極６をメ
ッキ法で形成する際の電極として使用され、又バンプ電
極６と外部端子５ａとの接着性を向上する目的で形成さ
れている。The external terminal 5a is UBM (Under Bum).
It is electrically connected to the bump electrode 6 with a pM-etal film 7 interposed therebetween. The UBM film 7 is not limited to this structure, but may be formed of a composite film in which a Pd film is laminated on a Ti film, for example. The UBM film 7 is used as an electrode when forming the bump electrode 6 by a plating method, and is also formed for the purpose of improving the adhesiveness between the bump electrode 6 and the external terminal 5a.
この種のテープキャリア構造を採用する半導体装ｗ１は
、ボンディング工程において、前記リード配線３ａのメ
ッキ層（Ｓｕ）４とバンプ電極（Ａｕ）６とを熱圧着で
溶融接合（ボンディング後はＡｕ−８ｕの共晶合金にな
る）して、可撓性フィルム２に形成されたリード配線３
ａと半導体チップ５とを電気的にかつ機械的に接続して
いる。In the semiconductor device w1 adopting this kind of tape carrier structure, in the bonding process, the plated layer (Su) 4 of the lead wiring 3a and the bump electrode (Au) 6 are melt-bonded by thermocompression bonding (after bonding, the plated layer (Su) 4 of the lead wiring 3a is bonded to the bump electrode (Au) 6). ), and the lead wiring 3 formed on the flexible film 2
a and the semiconductor chip 5 are electrically and mechanically connected.
前記バンプ電極６と半導体チップ５の周端との間にはダ
ム８が設けられている。このダム８は、ボンディング時
の熱圧着でバンプ電極６とリード配線３ａのメッキ層４
との溶融したＡｕ−８ｕ合金をバンプ電極３ａとダム８
との間に溜め、この溶融したＡｕ−８ｕ合金が表面張力
によりリード配線３ａの延在する方向に沿って半導体チ
ップ５の側端部に流れ出るのを堰き止めるためのもので
ある。つまり、このダム８はバンプ電極６と半導体チッ
プ５の周端との間に配置されると共に、バンプ電極６と
ダム８との間に溶融したＡ ｕ Ｓ ｕ合金を溜める
隙間を設けている。A dam 8 is provided between the bump electrode 6 and the peripheral edge of the semiconductor chip 5. This dam 8 is formed by thermocompression bonding during bonding to form a plating layer 4 between the bump electrode 6 and the lead wiring 3a.
The molten Au-8u alloy is connected to the bump electrode 3a and the dam 8.
This is to dam the molten Au-8u alloy from flowing out to the side end portions of the semiconductor chip 5 along the direction in which the lead wires 3a extend due to surface tension. That is, this dam 8 is disposed between the bump electrode 6 and the peripheral edge of the semiconductor chip 5, and also provides a gap between the bump electrode 6 and the dam 8 for storing the molten AuSu alloy.
前記ダム８は、同第２図及び第３図（リード配線３ａの
要部立体斜視図）に示すように、可撓性フィルム２に形
成された複数本のリード配線３ａの表面に１個づつ形成
されている。ダム８は、ボンディング時にバンプ電極６
と半導体チップ５の周端との間に配置するように、リー
ド配線３ａのバンプ電極６と接合する表面側に形成され
ている。As shown in FIGS. 2 and 3 (three-dimensional perspective view of the main parts of the lead wires 3a), the dams 8 are provided one each on the surface of the plurality of lead wires 3a formed on the flexible film 2. It is formed. The dam 8 serves as a bump electrode 6 during bonding.
The lead wire 3a is formed on the surface side of the lead wire 3a that is connected to the bump electrode 6, so as to be disposed between the lead wire 3a and the peripheral edge of the semiconductor chip 5.
このダム８は、リード配線３ａのバンプ電極６と接合す
る表面側に絶縁性の樹脂を塗布し、フォトリソグラフィ
技術及びエツチング技術を用いることにより所定の形状
にパターンニングして形成される。This dam 8 is formed by applying an insulating resin to the surface side of the lead wiring 3a that is to be bonded to the bump electrode 6, and patterning it into a predetermined shape using photolithography and etching techniques.
このリード配線３ａの表面側に形成するダム８は、バン
プ電極６の硬度よりも低い硬度の絶縁性の樹脂で形成し
、予めバンプ電極６の厚さよりも５０〜８０％厚く形成
している。これは、ボンディング時の熱圧着（例えば５
００℃の加熱、リード配線３ａの１本当り５０ｇの圧力
）でダム８を変形させ（つぶし）、半導体チップ５の表
面とリード配線３ａとの間の隙間をなくして密着させる
ために行う。The dam 8 formed on the surface side of the lead wire 3a is made of an insulating resin having a hardness lower than that of the bump electrode 6, and is previously formed to be 50 to 80% thicker than the bump electrode 6. This is used for thermocompression bonding during bonding (for example, 5
This is done to deform (crush) the dam 8 by heating at 00° C. and applying a pressure of 50 g per lead wire 3a, thereby eliminating the gap between the surface of the semiconductor chip 5 and the lead wires 3a and bringing them into close contact.
また、前記リード配線３ａの表面側に形成するダム８は
、第４図（リード配線３ａの要部立体斜視図）に示すよ
うに、可撓性フィルム２に形成されたリード配線３ａが
延在する方向と直角に交差するリード配線３ａの配列方
向において隣接するもの同志を一体に連結して形成して
もよい、この一体形状のダム８は、リード配線３ａのバ
ンプ電極６と接合する表面側及びリード配線３ａ間に形
成されている。一体形状のダム８は少なくともリード配
線３ａの配列方向に隣接する２個のダム８を一体に連結
することにより形成する。また、体形状のダム８は、平
面が方形状の半導体チップ搭載用開口２ａの各辺から突
呂するすべてのリード配線３ａに設けられたダム８を相
互に連結することにより形成してもよい。この場合、一
体形状のダム８の平面形状はリング形状になる。Further, the dam 8 formed on the front surface side of the lead wiring 3a extends from the lead wiring 3a formed on the flexible film 2, as shown in FIG. This integrally shaped dam 8 may be formed by integrally connecting adjacent pieces in the arrangement direction of the lead wirings 3a that intersects at right angles to the direction in which the lead wirings 3a are arranged. and the lead wiring 3a. The integrally shaped dam 8 is formed by integrally connecting at least two dams 8 adjacent to each other in the arrangement direction of the lead wires 3a. Further, the body-shaped dam 8 may be formed by interconnecting dams 8 provided on all lead wirings 3a extending from each side of the semiconductor chip mounting opening 2a having a rectangular plane. . In this case, the planar shape of the integral dam 8 is a ring shape.
また、前記ダム８は、第５図（半導体チップ５の要部立
体斜視図）に示すように、半導体チップ５の主面側に形
成してもよい。この半導体チップ５の主面側に形成する
ダム８は、半導体チップ５の周端とバンプ電極６との間
に形成し、前記半導体チップの周端に沿って連続した一
体形状（同第５図）で形成する。また、ダム８は、前述
の第３図に示す例と同様に、リード配線３ａの部分のみ
に形成してもよい。前記半導体チップ５の主面側に形成
するダム８は、半導体チップ５の主面上に絶縁性の樹脂
を塗布し、この樹脂を所定の形状にパターンニングする
ことにより形成される。Further, the dam 8 may be formed on the main surface side of the semiconductor chip 5, as shown in FIG. 5 (a three-dimensional perspective view of the main part of the semiconductor chip 5). The dam 8 formed on the main surface side of the semiconductor chip 5 is formed between the peripheral edge of the semiconductor chip 5 and the bump electrode 6, and has a continuous integral shape along the peripheral edge of the semiconductor chip (see FIG. 5). ) to form. Further, the dam 8 may be formed only on the lead wiring 3a, similar to the example shown in FIG. 3 described above. The dam 8 formed on the main surface side of the semiconductor chip 5 is formed by applying an insulating resin onto the main surface of the semiconductor chip 5 and patterning the resin into a predetermined shape.
前記半導体チップ５の主面側に形成するダム８は、前述
のように、ボンディング時の熱圧着による変形量を見込
んで、バンプ電極６の厚さよりも５０〜８０％程度厚く
形成する。As described above, the dam 8 formed on the main surface side of the semiconductor chip 5 is formed approximately 50 to 80% thicker than the thickness of the bump electrode 6, taking into account the amount of deformation caused by thermocompression during bonding.
また、前記半導体チップ５の主面側に形成するダム８は
、第６図（半導体チップ５の要部立体斜視図）に示すよ
うに、バンプ電極６と半導体チップ５の周端との間及び
バンプ電極６間に形成してもよい。Further, the dam 8 formed on the main surface side of the semiconductor chip 5 is formed between the bump electrode 6 and the peripheral edge of the semiconductor chip 5, as shown in FIG. It may also be formed between the bump electrodes 6.
また、前記半導体チップ５の主面側に形成するダム８は
、図示していないが、バンプ電極６のすべての周囲に沿
って、該バンプ電極６の周囲を囲むようにリング形状で
形成してもよい。Further, although not shown, the dam 8 formed on the main surface side of the semiconductor chip 5 is formed in a ring shape along the entire periphery of the bump electrode 6 so as to surround the periphery of the bump electrode 6. Good too.
また、前記第５図、第６図の夫々に示す半導体チップ５
の主面側に形成するダム８は、例えば５ＯＧ（Ｓｐｉｎ
Ｏｎ旦１ａｓｓ）法で形成し、パターンニングを施し
たガラス材で形成してもよい。このダム８は、ボンディ
ング時の熱圧着で割れを生じる場合があるので、バンプ
電極６の厚さの７０〜８０％の厚さで形成する６
前記半導体チップ５特にバンプ電極６が配列された側の
表面及びリード配線３ａを含む部分は。Further, the semiconductor chip 5 shown in each of FIGS. 5 and 6 above
The dam 8 formed on the main surface side is, for example, a 5OG (Spin
It may be formed using a glass material that is formed using a patterning method. This dam 8 is formed to have a thickness of 70 to 80% of the thickness of the bump electrode 6, since cracks may occur during thermocompression during bonding. The surface and the portion including the lead wiring 3a.
第１図及び第２図に示すように、樹脂９で封止されてい
る。この樹脂９は例えばポリイミド系樹脂を使用する。As shown in FIGS. 1 and 2, it is sealed with resin 9. This resin 9 uses, for example, a polyimide resin.
このように、可撓性フィルム２の表面に接着用の金属メ
ッキ層４で被覆されたリード配線３ａを形成し、このリ
ード配線３ａにバンプ電極６を介在して半導体チップ５
の外部端子５ａを電気的に接続するテープキャリア構造
の半導体装置１において、バンプ電極６と半導体チップ
５の周端との間にダム８を設ける。この構成により、バ
ンプ電極６とリード配ｌｌｌ３ａとを電気的にかつ機械
的に接続するボンディング時の熱圧着でバンプ電極６と
リード配線３ａのメッキ層４との溶融したＡｕ−８ｕ合
金をバンプ電極６とダム８との間に溜めることができる
ので、前記溶融したＡ ｕ −Ｓ ｕ合金が表面張力に
よりリード配線３ａを伝わりそのリード配線８ａの延在
する方向に沿って半導体チップ５の側端部に流れ出るの
を堰き止めることができる。よって、半導体チップ５の
側端部とリード配線３ａとの短絡を防止することができ
る。In this way, the lead wiring 3a covered with the adhesive metal plating layer 4 is formed on the surface of the flexible film 2, and the semiconductor chip 5 is connected to the lead wiring 3a with the bump electrode 6 interposed therebetween.
In a semiconductor device 1 having a tape carrier structure that electrically connects external terminals 5a, a dam 8 is provided between a bump electrode 6 and a peripheral edge of a semiconductor chip 5. With this configuration, the molten Au-8u alloy of the bump electrode 6 and the plating layer 4 of the lead wiring 3a is applied to the bump electrode by thermocompression bonding during bonding to electrically and mechanically connect the bump electrode 6 and the lead wiring 3a. 6 and the dam 8, the molten Au-Su alloy is transmitted along the lead wiring 3a due to surface tension and is applied to the side edge of the semiconductor chip 5 along the direction in which the lead wiring 8a extends. It is possible to dam the water from flowing into the area. Therefore, a short circuit between the side end portion of the semiconductor chip 5 and the lead wiring 3a can be prevented.
また、可撓性フィルム２の表面に接着用の金属メッキ層
４で被覆されたリード配線３ａを形成し、このリード配
線３ａにバンプ電極６を介在して半導体チップ５の外部
端子５ａを電気的に接続するテープキャリア構造の半導
体装置１において、前記バンプ電極６間にダム８を設け
る。この構成により、バンプ電極６とリード配線３ａと
を電気的にかつ機械的に接続するボンディング時の熱圧
着でバンプ電極６とリード配線３ａのメッキ層４との溶
融したＡ ｕ −Ｓ ｕ合金をバンプ電極６とダム８と
の間に溜めることができるので、前記溶融したＡ ｕ
−Ｓ ｕ合金が隣接する他のバンプ電極６に流れ出るの
を堰き止めることができる。よって。Further, a lead wiring 3a covered with a metal plating layer 4 for adhesion is formed on the surface of the flexible film 2, and a bump electrode 6 is interposed on the lead wiring 3a to electrically connect the external terminal 5a of the semiconductor chip 5. In the semiconductor device 1 having a tape carrier structure connected to the semiconductor device 1, a dam 8 is provided between the bump electrodes 6. With this configuration, the molten Au-Su alloy between the bump electrode 6 and the plating layer 4 of the lead wiring 3a is removed by thermocompression bonding during bonding to electrically and mechanically connect the bump electrode 6 and the lead wiring 3a. Since it can be accumulated between the bump electrode 6 and the dam 8, the molten A u
- It is possible to prevent the Su alloy from flowing out to other adjacent bump electrodes 6. Therefore.
バンプ電極６間の短絡を防止することができる。Short circuits between the bump electrodes 6 can be prevented.
また、可撓性フィルム２の表面に接着用の金属メッキ層
４で被覆されたリード配線３ａを形成し、このリード配
線３ａにバンプ電極６を介在して半導体チップ５の外部
端子５ａを電気的に接続するテープキャリア構造の半導
体装ＩＩＩにおいて、前記バンプ電１！！６と半導体チ
ップ５の周端との開銀にダム８を設け、このダム８をリ
ード配線３ａの延在する方向と直角に交差する方向に設
けられた隣接する他のダム８と連結する。この構成によ
り、可撓性フィルム２の表面に形成され配線３の一部を
突呂させた複数本のり−ト配置１Ａａａ間をダム８で機
械的な強度を補強することができるので、リード配線３
ａの変形を防止することができる。よって、テープキャ
リア構造を採用する半導体装置１の信頼性を向上するこ
とができる。Further, a lead wiring 3a covered with a metal plating layer 4 for adhesion is formed on the surface of the flexible film 2, and a bump electrode 6 is interposed on the lead wiring 3a to electrically connect the external terminal 5a of the semiconductor chip 5. In the semiconductor device III having a tape carrier structure connected to the bump electrode 1! ! A dam 8 is provided at the opening between the semiconductor chip 6 and the peripheral end of the semiconductor chip 5, and this dam 8 is connected to another adjacent dam 8 provided in a direction perpendicular to the direction in which the lead wiring 3a extends. With this configuration, the mechanical strength can be reinforced with the dam 8 between the plurality of wires 1Aaa formed on the surface of the flexible film 2 with a part of the wiring 3 exposed, so that the lead wiring 3
Deformation of a can be prevented. Therefore, the reliability of the semiconductor device 1 employing the tape carrier structure can be improved.
以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。As above, the invention made by the present inventor has been specifically explained based on the above embodiments, but the present invention is not limited to the above embodiments, and can be modified in various ways without departing from the gist thereof. Of course.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
テープキャリ構造を採用する半導体装置において、半導
体チップの側端部とリード配線との短絡を防止すること
ができる。In a semiconductor device employing a tape carrier structure, it is possible to prevent short circuits between the side edges of a semiconductor chip and lead wiring.
また、テープキャリア構造を採用する半導体装置におい
て、バンプ電極間又はリード配線間の短絡を防止するこ
とができる。Further, in a semiconductor device employing a tape carrier structure, short circuits between bump electrodes or between lead wires can be prevented.
また、テープキャリア構造を採用する半導体装置におい
て、リード配置ｌＡ（フィンガーリード）の機械的強度
を向上することができる。Furthermore, in a semiconductor device employing a tape carrier structure, the mechanical strength of the lead arrangement IA (finger leads) can be improved.
この結果、テープキャリア構造を採用する半導体装置の
電気的信頼性を向上することができる。As a result, the electrical reliability of a semiconductor device employing the tape carrier structure can be improved.
第１図は、本発明の一実施例であるテープキャリア構造
を採用する半導体装置の一部断面側面図、第２図は、前
記半導体装置の一部断面要部拡大側面図。
第３図は、前記半導体装置の要部立体斜視図、第４図乃
至第６図は、本発明の他の実施例であるテープキャリア
構造を採用する半導体装置の要部立体斜視図である。
図中、１・・・半導体装置、２・・・可撓性フィルム、
３ａ・・・リード配線、４・・・メッキ層（Ｓｕ）、５
・・・半導体チップ、６・・・バンプ電極（Ａｕ）、８
・・ダムである。FIG. 1 is a partial cross-sectional side view of a semiconductor device employing a tape carrier structure according to an embodiment of the present invention, and FIG. 2 is a partial cross-sectional enlarged side view of essential parts of the semiconductor device. FIG. 3 is a three-dimensional perspective view of a main part of the semiconductor device, and FIGS. 4 to 6 are three-dimensional perspective views of a main part of a semiconductor device employing a tape carrier structure according to another embodiment of the present invention. In the figure, 1... semiconductor device, 2... flexible film,
3a... Lead wiring, 4... Plating layer (Su), 5
... Semiconductor chip, 6 ... Bump electrode (Au), 8
...It's a dam.
Claims (1)
覆されたリード配線を形成し、このリード配線にバンプ
電極を介在して半導体チップの外部端子を電気的に接続
するテープキャリア構造の半導体装置において、前記バ
ンプ電極とこの半導体チップの周端との間にダムを設け
たことを特徴とする半導体装置。 ２、可撓性フィルムの表面に接着用の金属メッキ層で被
覆されたリード配線を形成し、このリード配線にバンプ
電極を介在して半導体チップの外部端子を電気的に接続
するテープキャリア構造の半導体装置において、前記バ
ンプ電極間にダムを設けたことを特徴とする半導体装置
。 ３、前記ダムは、バンプ電極とリード配線に被覆された
接着用の金属メッキ層との溶融した金属が他の部分に流
れ出るのを堰き止める樹脂材又はガラス材で形成された
ことを特徴とする請求項１又は請求項２に記載の半導体
装置。 ４、可撓性フィルムの表面に接着用の金属メッキ層で被
覆されたリード配線を形成し、このリード配線にバンプ
電極を介在して半導体チップの外部端子を電気的に接続
するテープキャリア構造の半導体装置において、前記バ
ンプ電極と半導体チップの周端との間毎にダムを設け、
該ダムをリード配線の延在する方向と直角に交差する方
向に設けられた隣接する他のダムと連結したことを特徴
とする半導体装置。[Claims] 1. A lead wiring coated with a metal plating layer for adhesion is formed on the surface of a flexible film, and a bump electrode is interposed on the lead wiring to electrically connect an external terminal of a semiconductor chip. A semiconductor device having a connected tape carrier structure, characterized in that a dam is provided between the bump electrode and the peripheral edge of the semiconductor chip. 2. A tape carrier structure in which a lead wiring coated with an adhesive metal plating layer is formed on the surface of a flexible film, and the external terminal of the semiconductor chip is electrically connected to the lead wiring through a bump electrode. A semiconductor device characterized in that a dam is provided between the bump electrodes. 3. The dam is characterized by being formed of a resin material or a glass material to dam the molten metal of the bump electrode and the metal plating layer for adhesion coated on the lead wiring from flowing out to other parts. The semiconductor device according to claim 1 or claim 2. 4. A tape carrier structure in which lead wiring coated with a metal plating layer for adhesive is formed on the surface of a flexible film, and external terminals of the semiconductor chip are electrically connected to the lead wiring with bump electrodes interposed therebetween. In the semiconductor device, a dam is provided between the bump electrode and the peripheral edge of the semiconductor chip,
A semiconductor device characterized in that the dam is connected to another adjacent dam provided in a direction perpendicular to the direction in which the lead wires extend.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6617090A JPH03268340A (en) | 1990-03-16 | 1990-03-16 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6617090A JPH03268340A (en) | 1990-03-16 | 1990-03-16 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03268340A true JPH03268340A (en) | 1991-11-29 |
Family
ID=13308107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6617090A Pending JPH03268340A (en) | 1990-03-16 | 1990-03-16 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03268340A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786239A (en) * | 1995-09-20 | 1998-07-28 | Sony Corporation | Method of manufacturing a semiconductor package |
| US5869903A (en) * | 1996-07-15 | 1999-02-09 | Mitsubishi Denki Kabushiki Kaisha | Sealed semiconductor device including opposed substrates and metal wall |
| US6077727A (en) * | 1996-01-31 | 2000-06-20 | Sony Corporation | Method for manufacturing lead frame |
-
1990
- 1990-03-16 JP JP6617090A patent/JPH03268340A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786239A (en) * | 1995-09-20 | 1998-07-28 | Sony Corporation | Method of manufacturing a semiconductor package |
| US5982033A (en) * | 1995-09-20 | 1999-11-09 | Sony Corporation | Semiconductor chip package |
| US6077727A (en) * | 1996-01-31 | 2000-06-20 | Sony Corporation | Method for manufacturing lead frame |
| US5869903A (en) * | 1996-07-15 | 1999-02-09 | Mitsubishi Denki Kabushiki Kaisha | Sealed semiconductor device including opposed substrates and metal wall |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5793108A (en) | Semiconductor integrated circuit having a plurality of semiconductor chips | |
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| JP3865055B2 (en) | Manufacturing method of semiconductor device | |
| JP3217624B2 (en) | Semiconductor device | |
| JP3925602B2 (en) | Adhesive material attaching method and semiconductor device manufacturing method | |
| JP3787295B2 (en) | Semiconductor device | |
| KR960019680A (en) | Semiconductor device package method and device package | |
| JP2000269369A (en) | Semiconductor device | |
| US8786084B2 (en) | Semiconductor package and method of forming | |
| JPS60167454A (en) | Semiconductor device | |
| JPH03268340A (en) | Semiconductor device | |
| JP3555062B2 (en) | Structure of semiconductor device | |
| JP2003068975A (en) | Semiconductor device and its manufacturing method | |
| JP3951462B2 (en) | Electronic component mounting body and manufacturing method thereof | |
| TW475245B (en) | Semiconductor device, external connecting terminal body structure and method for producing semiconductor devices | |
| JP4148593B2 (en) | Manufacturing method of semiconductor device | |
| JPS61242051A (en) | Lead frame | |
| JP2003209218A (en) | Semiconductor device and its manufacturing method | |
| TW412813B (en) | Semiconductor device | |
| JP2001077297A (en) | Semiconductor device and its manufacture | |
| JP3382316B2 (en) | Semiconductor mounting structure and semiconductor mounting method | |
| JPH11260950A (en) | Semiconductor device and manufacture thereof | |
| JPS62287647A (en) | Connecting bump semiconductor chip | |
| JPH04324953A (en) | Semiconductor device | |
| JPS63310149A (en) | Package for highly integrated ic and its manufacture |