JPH03266467A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03266467A JPH03266467A JP6580890A JP6580890A JPH03266467A JP H03266467 A JPH03266467 A JP H03266467A JP 6580890 A JP6580890 A JP 6580890A JP 6580890 A JP6580890 A JP 6580890A JP H03266467 A JPH03266467 A JP H03266467A
- Authority
- JP
- Japan
- Prior art keywords
- snubber
- electrode
- diode
- recess
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000000919 ceramic Substances 0.000 abstract description 6
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 2
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は、例えばゲートターンオフサイリスタＣ以下Ｇ
ＴＯと略す）のような自己消弧ＩＩ能を有する半導体素
子とその素子をサージ電圧から保護するためのスナバ回
路とからなる半導体装置に関する。
ＴＯと略す）のような自己消弧ＩＩ能を有する半導体素
子とその素子をサージ電圧から保護するためのスナバ回
路とからなる半導体装置に関する。
電流容量の大きい電力用半導体素子は平形容器に収容さ
れ、容器の両面の：ｉ８ｉ体と所定の加圧力により圧接
され電気的、熱的に良好な接触を得ている。従来はこの
ような素子のスナバ回路は素子と別に用意され、配線に
よって接続される。第２図ハＧ Ｔ Ｏとスナバ回路の
接続図を示す０図において、Ｃ，ＴＯ２１のアノード２
２とカソード２３に抵抗２４が並列接続されたダイオー
ド２５とコンデンサ２６の直列回路が接続されている。
れ、容器の両面の：ｉ８ｉ体と所定の加圧力により圧接
され電気的、熱的に良好な接触を得ている。従来はこの
ような素子のスナバ回路は素子と別に用意され、配線に
よって接続される。第２図ハＧ Ｔ Ｏとスナバ回路の
接続図を示す０図において、Ｃ，ＴＯ２１のアノード２
２とカソード２３に抵抗２４が並列接続されたダイオー
ド２５とコンデンサ２６の直列回路が接続されている。
［発明が解決しようとする課題］
スナバ回路の配線インダクタンスは、ＧＴＯの電流しゃ
断性能に大きな影響を与える。すなわち、スナバ配線イ
ンダクタンスは極力小さくする必要がある。なぜなら、
第２図においてＣ，ＴＯ２１のアノード２２からカソー
ド２３へ向けて流れている主電流をゲート２７へのゲー
ト信号によりしゃ断するとき、スナバ回路に急激に電流
が転流し、そのときスナバ回路の配線により大きなスパ
イク電圧が発生する。第３図は、ＧＴＯのターンオフ時
の電流電圧波形を示す０図において、線３１はＧＴＯ２
１に流れる電流、線３２はＧＴＯに印加される電圧、線
３３はスナバ回路の電流であり、スパイク電圧３４があ
る値を超える大きさになるとＧＴＯ２１が破壊する。し
かし、スナバ回路のダイオード２５に個別ダイオードを
使用するため、その取付は構造と、配線インダクタンス
を小さくするのに限界がある。
断性能に大きな影響を与える。すなわち、スナバ配線イ
ンダクタンスは極力小さくする必要がある。なぜなら、
第２図においてＣ，ＴＯ２１のアノード２２からカソー
ド２３へ向けて流れている主電流をゲート２７へのゲー
ト信号によりしゃ断するとき、スナバ回路に急激に電流
が転流し、そのときスナバ回路の配線により大きなスパ
イク電圧が発生する。第３図は、ＧＴＯのターンオフ時
の電流電圧波形を示す０図において、線３１はＧＴＯ２
１に流れる電流、線３２はＧＴＯに印加される電圧、線
３３はスナバ回路の電流であり、スパイク電圧３４があ
る値を超える大きさになるとＧＴＯ２１が破壊する。し
かし、スナバ回路のダイオード２５に個別ダイオードを
使用するため、その取付は構造と、配線インダクタンス
を小さくするのに限界がある。
本発明の目的は、上記の問題を解決してスナバ回路の配
線インダクタンスを小さくした半導体装置を提供するこ
とにある。
線インダクタンスを小さくした半導体装置を提供するこ
とにある。
上記の目的を達成するために、本発明は、スナバ回路と
接続される自己消弧機能をを有する半導体素子の素体が
平形容器内に収容され、素体の両面の主電極が絶縁性側
壁によって互いに連結された二つの電極体に圧接するこ
とにより電気的および熱的に接続される半導体装置にお
いて、一つの電極体の一面から選択的に凹部が形成され
、スナバ回路のダイオード素体がその凹部に収容されて
ダイオードの一つの電極がその凹部内に備えらればねの
力による圧接により前記−つの電極体に接触する半導体
素子の主電極と接続されたものとする。
接続される自己消弧機能をを有する半導体素子の素体が
平形容器内に収容され、素体の両面の主電極が絶縁性側
壁によって互いに連結された二つの電極体に圧接するこ
とにより電気的および熱的に接続される半導体装置にお
いて、一つの電極体の一面から選択的に凹部が形成され
、スナバ回路のダイオード素体がその凹部に収容されて
ダイオードの一つの電極がその凹部内に備えらればねの
力による圧接により前記−つの電極体に接触する半導体
素子の主電極と接続されたものとする。
スナバ回路のダイオードが半導体素子の主電極に加圧接
触する電極体の凹部内に収容され、その一つの電極が自
己消弧能力を有する半導体素子の素体の一方の電極に電
極体の凹部内に備えられたばねの力で直接あるいは間接
に接続されるので、スナバ回路のダイオード接続のため
の配線を最小にすることが可能となる。
触する電極体の凹部内に収容され、その一つの電極が自
己消弧能力を有する半導体素子の素体の一方の電極に電
極体の凹部内に備えられたばねの力で直接あるいは間接
に接続されるので、スナバ回路のダイオード接続のため
の配線を最小にすることが可能となる。
第１図は本発明の一実施例を示す、ＣＴＯエレメントｌ
のカソード電極およびアノード電極はセラミック外筒２
によって連結されている、上部電極体３および下部電極
体４と外部からの力で加圧接触する。上部電極体３の接
触部には接触板３０を備えている。エレメントｌの上面
に存在する図示しないゲート電極に接触するゲートリー
ド線５１は上部電極体３の凹部６１から電極体３および
セラミック外筒２を貫通し、外部に制御用ゲート端子５
を形成している。下部電極体４に下部電極体の凹部６エ
に対向して凹部６２が設けられ、その中に収容されたス
ナバダイオードエレメント７の、アノード電極は、ＧＴ
Ｏエレメント１の下面にある図示しない金属支持板に凹
部４１内に備えられたばね部材８の力で加圧接触する。
のカソード電極およびアノード電極はセラミック外筒２
によって連結されている、上部電極体３および下部電極
体４と外部からの力で加圧接触する。上部電極体３の接
触部には接触板３０を備えている。エレメントｌの上面
に存在する図示しないゲート電極に接触するゲートリー
ド線５１は上部電極体３の凹部６１から電極体３および
セラミック外筒２を貫通し、外部に制御用ゲート端子５
を形成している。下部電極体４に下部電極体の凹部６エ
に対向して凹部６２が設けられ、その中に収容されたス
ナバダイオードエレメント７の、アノード電極は、ＧＴ
Ｏエレメント１の下面にある図示しない金属支持板に凹
部４１内に備えられたばね部材８の力で加圧接触する。
スナバダイオードエレメント７のカソード電極にはダイ
オードリード線９１が接続され、電極体４およびセラミ
ック外筒２を貫通してスナバダイオード端子９を形成し
ている。第４図は半導体装置全体の接続図で、第１図の
各部に対応する部分には同一の符号が付されている。こ
のような回路を構成するために、スナバコンデンサ２６
をｔｉ体３とスナバダイオード端子９０間に接続してス
ナバ配線を最小にすることができる。この結果、スナバ
配線インダクタンスは従来の８０％に低減でき、し４断
電流を１０％以上向上させることかできた。また、スナ
バ抵抗２４はＧＴｏのアノード電極４とスナバダイオー
ド端子９との間に接続する。
オードリード線９１が接続され、電極体４およびセラミ
ック外筒２を貫通してスナバダイオード端子９を形成し
ている。第４図は半導体装置全体の接続図で、第１図の
各部に対応する部分には同一の符号が付されている。こ
のような回路を構成するために、スナバコンデンサ２６
をｔｉ体３とスナバダイオード端子９０間に接続してス
ナバ配線を最小にすることができる。この結果、スナバ
配線インダクタンスは従来の８０％に低減でき、し４断
電流を１０％以上向上させることかできた。また、スナ
バ抵抗２４はＧＴｏのアノード電極４とスナバダイオー
ド端子９との間に接続する。
第５図は、本発明の別の実施例の下部電極体のみを示し
スナバダイオードエレメント７が下部電極体４の凹部６
２に収容されている点では第１図に示した実施例と同じ
であるが、ダイオード７のアノード電極がＧＴＯエレメ
ントの電極ではなく、下部電極体４にばね部材８の力で
加圧接触する。
スナバダイオードエレメント７が下部電極体４の凹部６
２に収容されている点では第１図に示した実施例と同じ
であるが、ダイオード７のアノード電極がＧＴＯエレメ
ントの電極ではなく、下部電極体４にばね部材８の力で
加圧接触する。
この実施例の利点は、スナバダイオード７で発生する熱
がＧＴＯ１で発生する熱と共に効率よく下部電極体４を
通して放出されることである。
がＧＴＯ１で発生する熱と共に効率よく下部電極体４を
通して放出されることである。
以上実施例はＧＴＯについて述べたが、平形容器にトラ
ンジスタ、ＩＧＥＴ等の他の自己消弧能力を持つ素子を
収容する場合にも本発明を実施することができる。
ンジスタ、ＩＧＥＴ等の他の自己消弧能力を持つ素子を
収容する場合にも本発明を実施することができる。
自己消弧機能を有する半導体素子の素体を収容して加圧
接触で電気的、熱的に良好に接続する平形容器電極体内
に、保護回路としてのスナバ回路のダイオードを内蔵す
ることにより、スナバダイオードの上記半導体素子との
接続用配線が不要となり、スナバ配線インダクタンスを
低減させることができた、これにより素子の電流しゃ断
性能を向上させることができるばかりでなく、スナバ回
路の配線を簡素化でき、さらにスナバダイオードが電極
体の凹部内に存在するので装！の小形化に対しても有効
である。
接触で電気的、熱的に良好に接続する平形容器電極体内
に、保護回路としてのスナバ回路のダイオードを内蔵す
ることにより、スナバダイオードの上記半導体素子との
接続用配線が不要となり、スナバ配線インダクタンスを
低減させることができた、これにより素子の電流しゃ断
性能を向上させることができるばかりでなく、スナバ回
路の配線を簡素化でき、さらにスナバダイオードが電極
体の凹部内に存在するので装！の小形化に対しても有効
である。
第１図は本発明の一実施例の半導体装置の一部の平形容
器の断面図、第２図はＧＴＯとスナバ回路の接続図、第
３図はＧＴＯのターンオフ時の電流電圧波形図、第４図
は第１図の半導体装置の等価回路図、第５図は本発明の
異なる実施例の下部電極体の断面図である。 １ ： ＧＴＯエレメント、２：セラミソク外筒、３：
上部電極体、４：下部電極体、５：ゲート端子、６１，
６２ ：凹部、７：スナバダイオードニレメト、８：
ばね部材、９：スナバダイオード端子、２４：スナハ抵
抗、２６：スナバコンデンサ。
器の断面図、第２図はＧＴＯとスナバ回路の接続図、第
３図はＧＴＯのターンオフ時の電流電圧波形図、第４図
は第１図の半導体装置の等価回路図、第５図は本発明の
異なる実施例の下部電極体の断面図である。 １ ： ＧＴＯエレメント、２：セラミソク外筒、３：
上部電極体、４：下部電極体、５：ゲート端子、６１，
６２ ：凹部、７：スナバダイオードニレメト、８：
ばね部材、９：スナバダイオード端子、２４：スナハ抵
抗、２６：スナバコンデンサ。
Claims (1)
- １）スナバ回路と接続される自己消弧能力を有する半導
体素子の素体が平形容器内に収容され、素体の両面の主
電極が絶縁性側壁によって互いに連結された二つの電極
体に圧接することにより電気的および熱的に接続される
ものにおいて、一つの電極体の一面から選択的に凹部が
形成され、スナバ回路のダイオードの一つの電極がその
凹部内に備えられたばねの力による圧接により前記一つ
の電極体に接触する半導体素子の主電極と接続されたこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6580890A JPH03266467A (ja) | 1990-03-16 | 1990-03-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6580890A JPH03266467A (ja) | 1990-03-16 | 1990-03-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03266467A true JPH03266467A (ja) | 1991-11-27 |
Family
ID=13297696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6580890A Pending JPH03266467A (ja) | 1990-03-16 | 1990-03-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03266467A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007054368A2 (de) * | 2005-11-14 | 2007-05-18 | Forschungsgemeinschaft Für Leistungselektronik Und Elektrische Antriebe (Fgla) E.V. | Halbleitervorrichtung mit einem eine ansteuereinheit enthaltenden gehäuse |
-
1990
- 1990-03-16 JP JP6580890A patent/JPH03266467A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007054368A2 (de) * | 2005-11-14 | 2007-05-18 | Forschungsgemeinschaft Für Leistungselektronik Und Elektrische Antriebe (Fgla) E.V. | Halbleitervorrichtung mit einem eine ansteuereinheit enthaltenden gehäuse |
| WO2007054368A3 (de) * | 2005-11-14 | 2007-07-26 | Peter Koellensperger | Halbleitervorrichtung mit einem eine ansteuereinheit enthaltenden gehäuse |
| US7943956B2 (en) | 2005-11-14 | 2011-05-17 | De Doncker Rik W | Semiconductor device comprising a housing containing a triggering unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3344552B2 (ja) | 圧接型半導体装置 | |
| JPH1084668A (ja) | コンバータ回路装置 | |
| US4862239A (en) | Power semiconductor component | |
| US4634891A (en) | Gate turn-off thyristor module | |
| JP4032622B2 (ja) | 半導体素子及びこれを用いた半導体装置と変換器 | |
| JPH06232303A (ja) | 電力用半導体素子 | |
| JPH03263363A (ja) | 半導体装置 | |
| JPH03266467A (ja) | 半導体装置 | |
| JP4323073B2 (ja) | パワーモジュール | |
| JP2001321452A5 (ja) | ||
| JPH1075564A (ja) | 半導体電力変換装置 | |
| US5821616A (en) | Power MOS device chip and package assembly | |
| US5798287A (en) | Method for forming a power MOS device chip | |
| JP2004311901A (ja) | 半導体装置 | |
| EP0668648A1 (en) | Semiconductor arrester | |
| JP2508525Y2 (ja) | 圧接形コンデンサ | |
| JPH0526773Y2 (ja) | ||
| JPH0328519Y2 (ja) | ||
| JP2680465B2 (ja) | スナバユニット | |
| JPH0382150A (ja) | スナバ回路 | |
| JP2536099B2 (ja) | Ｍｏｓゲ―ト形バイポ―ラトランジスタ | |
| JP2579490Y2 (ja) | 半導体素子用スナバモジュール | |
| JP3198266B2 (ja) | 電力用半導体モジュール | |
| JPH02278758A (ja) | 半導体装置 | |
| JPH08204180A (ja) | 大容量半導体装置 |