JPH03263951A - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPH03263951A JPH03263951A JP2062999A JP6299990A JPH03263951A JP H03263951 A JPH03263951 A JP H03263951A JP 2062999 A JP2062999 A JP 2062999A JP 6299990 A JP6299990 A JP 6299990A JP H03263951 A JPH03263951 A JP H03263951A
- Authority
- JP
- Japan
- Prior art keywords
- line
- priority
- data
- interrupt
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 19
- 239000000872 buffer Substances 0.000 claims abstract description 29
- 238000001514 detection method Methods 0.000 claims abstract description 8
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02A—TECHNOLOGIES FOR ADAPTATION TO CLIMATE CHANGE
- Y02A30/00—Adapting or protecting infrastructure or their operation
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明４よ通信制御装置に関し、特に複数の回線からの
割込みを１個選択して処理していく通信制御装置に関す
る。
割込みを１個選択して処理していく通信制御装置に関す
る。
従来、この種の通信制御装置は、回線アダプタを実装し
た位置によりその回線アダプタのアドレスが決まるよう
に、その回線アダプタの実装位置によってあらかじめア
ドレスが割り当てられており、そのアドレスの値の順番
に通信制御装置共通部が回線アダプタ内部のステータス
レジスタをリードして、そのステータスレジスタの内容
により処理要求のフラグが立っているかどうかを検出し
て、フラグが立っているならそれに見合う処理をその回
線アダプタに対して行っていた。
た位置によりその回線アダプタのアドレスが決まるよう
に、その回線アダプタの実装位置によってあらかじめア
ドレスが割り当てられており、そのアドレスの値の順番
に通信制御装置共通部が回線アダプタ内部のステータス
レジスタをリードして、そのステータスレジスタの内容
により処理要求のフラグが立っているかどうかを検出し
て、フラグが立っているならそれに見合う処理をその回
線アダプタに対して行っていた。
上述した従来の通信制御装置は、トラフィック量に関係
なく一定の優先順位に従って回線からの割込み処理を行
うので多くの回線が接続されているときに、高トラフィ
ツクの回線が待たされることによるアンダーラン／オー
バーランが起こるという欠点がある。
なく一定の優先順位に従って回線からの割込み処理を行
うので多くの回線が接続されているときに、高トラフィ
ツクの回線が待たされることによるアンダーラン／オー
バーランが起こるという欠点がある。
本発明の通信制御装置は、並列データに変換された受信
データを一時的に格納する受信バッファと、この受信バ
ッファに格納されているデータ量を検出するバッファ量
検出回路と、回線からの割込みの優先制御を行なう優先
制御回路と、自回線からの割込みが優先して選択された
とき自回線アドレスを出力する回線アドレス出力回路と
を回線アダプタ毎に有し、前記受信バッファに格納され
ているデータ量に応じて回線アダプタからの割込みの優
先順位を変化させることを特徴とする。
データを一時的に格納する受信バッファと、この受信バ
ッファに格納されているデータ量を検出するバッファ量
検出回路と、回線からの割込みの優先制御を行なう優先
制御回路と、自回線からの割込みが優先して選択された
とき自回線アドレスを出力する回線アドレス出力回路と
を回線アダプタ毎に有し、前記受信バッファに格納され
ているデータ量に応じて回線アダプタからの割込みの優
先順位を変化させることを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
通信制御装置共通部６は、それに接続される回線アダプ
タ７１．７２を制御する制御部６１および送受信するデ
ータを一時的に記憶しておくメモリ部６２などから構成
される。
タ７１．７２を制御する制御部６１および送受信するデ
ータを一時的に記憶しておくメモリ部６２などから構成
される。
制御部６１内の制御回路６１１は、回線アダプタ７１．
７２中の優先制御回路７１４，７２４からの割込み信号
を受けるとカウンタ６１２を起動させ、また回線アドレ
ス出力回路７１５，７２５から回線アドレスを入力する
とカウンタ６１２をリセットし、回線アダプタ７１．７
２内の汎用レシーバ／トランスミツタフ１１，７２１の
内部レジスタ（図示せず）をリードするのに必要な９ビ
ツトのアドレス情報をアドレスバス４へ出力する。
７２中の優先制御回路７１４，７２４からの割込み信号
を受けるとカウンタ６１２を起動させ、また回線アドレ
ス出力回路７１５，７２５から回線アドレスを入力する
とカウンタ６１２をリセットし、回線アダプタ７１．７
２内の汎用レシーバ／トランスミツタフ１１，７２１の
内部レジスタ（図示せず）をリードするのに必要な９ビ
ツトのアドレス情報をアドレスバス４へ出力する。
カウンタ６１２は４ビツトの２進ダウンカウンタで、制
御回路６１１によって起動され、４ビツトの２進数で実
現できる最大値１１１１ （２）から−定時間毎に順次
カウントダウンし、その値をバッファ量バス２へ出力す
る。
御回路６１１によって起動され、４ビツトの２進数で実
現できる最大値１１１１ （２）から−定時間毎に順次
カウントダウンし、その値をバッファ量バス２へ出力す
る。
回線アダプタ７１．７２は、各々１回線を収容し、通信
制御装置共通部６と接続される。
制御装置共通部６と接続される。
データバス１は通信制御装置共通部６と回線アダプタ７
１．７２とのデータの授受を行なう８ビツトのバスであ
る。
１．７２とのデータの授受を行なう８ビツトのバスであ
る。
バッファ量バス２は、制御部６１内のカウンタ６１２か
ら出力される４ビツトの区分値を同報通信するバスであ
る。
ら出力される４ビツトの区分値を同報通信するバスであ
る。
割込み回線アドレスバス３は、優先制御により選択され
た回線アドレスが回線アドレス出力回路７１５．７２５
から出力される６ビツトのバスである。
た回線アドレスが回線アドレス出力回路７１５．７２５
から出力される６ビツトのバスである。
アドレスバス４は、通信制御装置共通部６から回線アダ
プタ７１．７２へ送られる９ビツトのアドレスが出力さ
れるバスである。このアドレスバス４で通信される９ビ
ツトのアドレスは、回線アダプタを識別するための５ビ
ツトと、回線アダプタ内部にあるレジスタを指定するた
めの４ビツトに分類される。
プタ７１．７２へ送られる９ビツトのアドレスが出力さ
れるバスである。このアドレスバス４で通信される９ビ
ツトのアドレスは、回線アダプタを識別するための５ビ
ツトと、回線アダプタ内部にあるレジスタを指定するた
めの４ビツトに分類される。
割込み信号線５には回線アダプタ７１．７２の優先制御
回路７１４，７２４からの割込み信号がオープンコレク
タで出力され、論理和かとられて、通信制御装置共通部
６内の制御回路６１１へ送られる。
回路７１４，７２４からの割込み信号がオープンコレク
タで出力され、論理和かとられて、通信制御装置共通部
６内の制御回路６１１へ送られる。
汎用レシーバ／トランスミツタフ１１，７２１は、送信
／受信データの直列／並列変換を行なう回路である。
／受信データの直列／並列変換を行なう回路である。
受信バッファ７１２，７２２は、汎用レシーバ／トラン
スミツタフ１１，７２１で並列データに変換された受信
データを一時的に格納するファーストイン／ファースト
アウトのバッファである。
スミツタフ１１，７２１で並列データに変換された受信
データを一時的に格納するファーストイン／ファースト
アウトのバッファである。
バッファ量検出回路７１３，７２３は、受信バッファ７
１２，７２２に格納されているデータの量を検出する回
路で、受信バッファ７１２，７２２のデータ量を１６段
階で区分し、その区分した４ビツトの区分値を信号線８
１．８２に出力する。
１２，７２２に格納されているデータの量を検出する回
路で、受信バッファ７１２，７２２のデータ量を１６段
階で区分し、その区分した４ビツトの区分値を信号線８
１．８２に出力する。
優先制御回路７１４，７２４は、回線アダプタ７１．７
２の割込み優先制御を行なう回路である。
２の割込み優先制御を行なう回路である。
この優先制御回路７１４，７２４は次のように動作する
０回線アダプタ７１．７２が回線よりデータを受信し、
それを通信制御装置共通部６内のメモリ部６２へ転送す
るために起こる割込み（以下、その割込みを「受信に起
因する割込み」という）を制御する場合は、バッファ量
検出回路７１３゜７２３から受信バッファ７１２，７２
２内のデータ数を１６段階で区分した４ビツトの区分値
が入力されると起動し、その４ビツトの区分値を保持し
ておくのと同時にオープンコレクタ出力で割込み信号を
制御回路６１１へあげる。制御回路６１１はそれにより
カウンタ６１２を起動させ、そのカウンタ６１２からバ
ッファ量バス２を通して送られてきた値が優先制御回路
７１４，７２４が保持しておいた値と一致すると優先制
御回路７１４゜７２４は回線アドレス出力回路に対し、
３ステート出力で起動させる信号を送出する。一方、受
信に起因する割込み以外の割込みの場合には、優先制御
回路７１４，７２４は回線アダプタ制御回路７１７．７
２７により起動をかけられ、受信に起因する割込みの場
合と異なり、割込み信号を制御回路６１１へあげると同
時に回線アドレス出力回路７１５，７２５へ起動をかけ
るようになっている。
０回線アダプタ７１．７２が回線よりデータを受信し、
それを通信制御装置共通部６内のメモリ部６２へ転送す
るために起こる割込み（以下、その割込みを「受信に起
因する割込み」という）を制御する場合は、バッファ量
検出回路７１３゜７２３から受信バッファ７１２，７２
２内のデータ数を１６段階で区分した４ビツトの区分値
が入力されると起動し、その４ビツトの区分値を保持し
ておくのと同時にオープンコレクタ出力で割込み信号を
制御回路６１１へあげる。制御回路６１１はそれにより
カウンタ６１２を起動させ、そのカウンタ６１２からバ
ッファ量バス２を通して送られてきた値が優先制御回路
７１４，７２４が保持しておいた値と一致すると優先制
御回路７１４゜７２４は回線アドレス出力回路に対し、
３ステート出力で起動させる信号を送出する。一方、受
信に起因する割込み以外の割込みの場合には、優先制御
回路７１４，７２４は回線アダプタ制御回路７１７．７
２７により起動をかけられ、受信に起因する割込みの場
合と異なり、割込み信号を制御回路６１１へあげると同
時に回線アドレス出力回路７１５，７２５へ起動をかけ
るようになっている。
複数の優先制御回路が同時に回線アドレス出力回路へ起
動をかけないように、前もって割り当てられた回線アド
レスによりその回線アドレスの大きい順に優先順位を決
めておき、ある回線アダプタの優先制御回路がそれに接
続される回線アドレ入出力回路へ起動をかけた時に、そ
れと同じタイミングで優先順位の低い他の回線アダプタ
内にある優先制御回路に対し、それに接続される回線ア
ドレス出力回路に対し起動をかけないように、その３ス
テート出力を禁止させ、ハイ・インピーダンス状態にさ
せるような信号を送出する６回線アドレス出力回路７１
５，７２５は、スイッチなどで各回線ごとに固有に設定
される回線アドレスを出力する回路であり、該回線が選
択されたときのみ回線アドレス出力回路７１５，７２５
の出力を割込み回線アドレスバス３へ出力する。
動をかけないように、前もって割り当てられた回線アド
レスによりその回線アドレスの大きい順に優先順位を決
めておき、ある回線アダプタの優先制御回路がそれに接
続される回線アドレ入出力回路へ起動をかけた時に、そ
れと同じタイミングで優先順位の低い他の回線アダプタ
内にある優先制御回路に対し、それに接続される回線ア
ドレス出力回路に対し起動をかけないように、その３ス
テート出力を禁止させ、ハイ・インピーダンス状態にさ
せるような信号を送出する６回線アドレス出力回路７１
５，７２５は、スイッチなどで各回線ごとに固有に設定
される回線アドレスを出力する回路であり、該回線が選
択されたときのみ回線アドレス出力回路７１５，７２５
の出力を割込み回線アドレスバス３へ出力する。
アドレスデコーダ７１６，７２６は１通信制御装置共通
部６が回線アダプタ７１．７２内のレジスタをリード／
ライトするときに送られるアドレスをデコードする回路
である。
部６が回線アダプタ７１．７２内のレジスタをリード／
ライトするときに送られるアドレスをデコードする回路
である。
回線アダプタ制御回路７１７，７２７は、回線アダプタ
７１．７２全体の制御を行なう回路である。
７１．７２全体の制御を行なう回路である。
この回線アダプタ制御回路７１７，７２７は次のように
動作する０回線アダプタ制御回路７１７゜７２７は、汎
用レシーバ／トランスミツタフ１１゜７２１内のステー
タス・レジスタを常時監視しており、汎用レシーバ／ト
ランスミツタフ１１，７２１内で割込みが起こり、ステ
ータス・レジスタ内にフラグが立つと、それが受信に起
因する割込みの場合はバッファ量検出回路７１３，７２
３へ起動をかけ、受信に起因する割込み以外の割込みの
場合は、優先制御回路７１４，７２４へ起動をかける。
動作する０回線アダプタ制御回路７１７゜７２７は、汎
用レシーバ／トランスミツタフ１１゜７２１内のステー
タス・レジスタを常時監視しており、汎用レシーバ／ト
ランスミツタフ１１，７２１内で割込みが起こり、ステ
ータス・レジスタ内にフラグが立つと、それが受信に起
因する割込みの場合はバッファ量検出回路７１３，７２
３へ起動をかけ、受信に起因する割込み以外の割込みの
場合は、優先制御回路７１４，７２４へ起動をかける。
また、アドレスデコーダ７１６，７２６からのデコード
された信号を受け、それにより汎用レシーバ／トランス
ミツタフ１１，７２１内のレジスタに内容を制御回路６
１１へ出力・報告させたり、受信バッファ７１２，７２
２に受信データを出力させたりする。
された信号を受け、それにより汎用レシーバ／トランス
ミツタフ１１，７２１内のレジスタに内容を制御回路６
１１へ出力・報告させたり、受信バッファ７１２，７２
２に受信データを出力させたりする。
回線アダプタ７１．７２からの割込みの場合は、回線ア
ダプタ７１．７２内の回線アドレス出力回路７１５，７
２５から通信制御装置共通部６内の制御回路６１１へ送
られた回線アドレスに基づいて、制御回路６１１が９ビ
ツトのアドレスをアドレスデコーダ７１６，７２６へ送
り、その９ビツトのアドレスで指定した回線アダプタ内
のレジスタをリードし、そのレジスタ中のフラグにより
割込み要因を認識するようになっている。
ダプタ７１．７２内の回線アドレス出力回路７１５，７
２５から通信制御装置共通部６内の制御回路６１１へ送
られた回線アドレスに基づいて、制御回路６１１が９ビ
ツトのアドレスをアドレスデコーダ７１６，７２６へ送
り、その９ビツトのアドレスで指定した回線アダプタ内
のレジスタをリードし、そのレジスタ中のフラグにより
割込み要因を認識するようになっている。
以上説明したように本発明は、回線毎にバッファ内のデ
ータ量を検出する回路を有し、受信に起因する割込みに
ついては、データ量が多い回線を優先的に処理できるこ
とにより、複数回線が同時動作中のオーバラン発生を抑
えることができ、コスト／パーフォーマシスのよい通信
制御装置を提供できるという効果を奏する。
ータ量を検出する回路を有し、受信に起因する割込みに
ついては、データ量が多い回線を優先的に処理できるこ
とにより、複数回線が同時動作中のオーバラン発生を抑
えることができ、コスト／パーフォーマシスのよい通信
制御装置を提供できるという効果を奏する。
第１図は本発明の一実施例のブロック図である。
１・・・データバス、２・・・バッファ量バス、３・・
・割込み回線アドレスバス、４・・・アドレスバス、５
・・・割込み信号線、６・・・通信制御装置共通部、７
１゜７２・・・回線アダプタ、７１１，７２１・・・汎
用レシーバ／トランスミッタ、７１２，７２２・・・受
信バッファ、７１３，７２３・・・バッファ量検出回路
、７１４．７２４・・・優先制御回路、７１５，７２５
・・・回線アドレス出力回路、７１６，７２６・・・ア
ドレスデコーダ、７１７，７２７・・・回線アダプタ制
御回路、８１．８２・・・信号線、６１・・・制御部、
６１１・・・制御回路、６１２・・・カウンタ、６２・
・・メモリ部。
・割込み回線アドレスバス、４・・・アドレスバス、５
・・・割込み信号線、６・・・通信制御装置共通部、７
１゜７２・・・回線アダプタ、７１１，７２１・・・汎
用レシーバ／トランスミッタ、７１２，７２２・・・受
信バッファ、７１３，７２３・・・バッファ量検出回路
、７１４．７２４・・・優先制御回路、７１５，７２５
・・・回線アドレス出力回路、７１６，７２６・・・ア
ドレスデコーダ、７１７，７２７・・・回線アダプタ制
御回路、８１．８２・・・信号線、６１・・・制御部、
６１１・・・制御回路、６１２・・・カウンタ、６２・
・・メモリ部。
Claims (1)
- 並列データに変換された受信データを一時的に格納する
受信バッファと、この受信バッファに格納されているデ
ータ量を検出するバッファ量検出回路と、回線からの割
込みの優先制御を行なう優先制御回路と、自回線からの
割込みが優先して選択されたとき自回線アドレスを出力
する回線アドレス出力回路とを回線アダプタ毎に有し、
前記受信バッファに格納されているデータ量に応じて回
線アダプタからの割込みの優先順位を変化させることを
特徴とする通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2062999A JP2972262B2 (ja) | 1990-03-13 | 1990-03-13 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2062999A JP2972262B2 (ja) | 1990-03-13 | 1990-03-13 | 通信制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03263951A true JPH03263951A (ja) | 1991-11-25 |
| JP2972262B2 JP2972262B2 (ja) | 1999-11-08 |
Family
ID=13216587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2062999A Expired - Fee Related JP2972262B2 (ja) | 1990-03-13 | 1990-03-13 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2972262B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4690576B2 (ja) * | 2001-04-26 | 2011-06-01 | パナソニックシステムネットワークス株式会社 | ソフトウェアモデム及びそれを備えた通信端末装置 |
-
1990
- 1990-03-13 JP JP2062999A patent/JP2972262B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4690576B2 (ja) * | 2001-04-26 | 2011-06-01 | パナソニックシステムネットワークス株式会社 | ソフトウェアモデム及びそれを備えた通信端末装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2972262B2 (ja) | 1999-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1277382C (en) | Inter-processor communication protocol | |
| US4942515A (en) | Serial communications controller with FIFO register for storing supplemental data and counter for counting number of words within each transferred frame | |
| JP3247365B2 (ja) | 改良型ユニバーサル非同期受信器／送信器 | |
| US6192442B1 (en) | Interrupt controller | |
| EP0695070A2 (en) | Multimedia communication apparatus and methods | |
| US7146451B2 (en) | PCI bridge and data transfer methods | |
| US6539448B1 (en) | Priority first come first serve interrupt controller | |
| US5781927A (en) | Main memory arbitration with priority scheduling capability including multiple priorty signal connections | |
| US5151999A (en) | Serial communications controller for transfer of successive data frames with storage of supplemental data and word counts | |
| JPS60142439A (ja) | ストアバツフア装置 | |
| US5311510A (en) | Data storing system for a communication control circuit | |
| JPH03263951A (ja) | 通信制御装置 | |
| EP0637156B1 (en) | Memory interface system using tag words | |
| CA2163850A1 (en) | Bus Arbitration Between an Input/Output Device and a Processing Device Including a First-In First-Out Type Write-In Buffer | |
| US6178462B1 (en) | Protocol for using a PCI interface for connecting networks | |
| US20030088723A1 (en) | System and method for processing interrupts | |
| US4959843A (en) | Content induced transaction overlap (CITO) block transmitter | |
| JP3068427B2 (ja) | メッセージ制御装置 | |
| JPH0353736A (ja) | 受信バッファ制御方式 | |
| JPH02294755A (ja) | データ処理装置 | |
| JPH07168727A (ja) | Ｉｏシステムの故障検出方式 | |
| JPH0482077A (ja) | Ｆｉｆｏメモリ | |
| JPH0353639A (ja) | 通信制御装置 | |
| JPH084278B2 (ja) | シリアル通信機能を備えたマイクロコンピュータシステム | |
| JPH05110568A (ja) | Ｌａｎ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |