JPH03261364A - High-speed semiconductor switch - Google Patents
High-speed semiconductor switchInfo
- Publication number
- JPH03261364A JPH03261364A JP5842790A JP5842790A JPH03261364A JP H03261364 A JPH03261364 A JP H03261364A JP 5842790 A JP5842790 A JP 5842790A JP 5842790 A JP5842790 A JP 5842790A JP H03261364 A JPH03261364 A JP H03261364A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- flat
- electrode
- snubber
- snubber unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 239000004020 conductor Substances 0.000 claims abstract description 51
- 239000012212 insulator Substances 0.000 claims abstract description 7
- 239000003990 capacitor Substances 0.000 claims description 12
- 230000006378 damage Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Landscapes
- Lasers (AREA)
- Power Conversion In General (AREA)
Abstract
Description
【発明の詳細な説明】
[発明の目的コ
(産業上の利用分野)
本発明はレーザ、加速器等に使用するパルス発生装置の
高速半導体スイッチに関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention (Industrial Field of Application) The present invention relates to a high-speed semiconductor switch for a pulse generator used in a laser, an accelerator, etc.
(従来の技術)
一般に、レーザ、加速器等の応用分野では、高速、大電
流のパルス発生装置が使用されてきている。これらパル
ス発生装置においては、充放電用のコンデンサ、このコ
ンデンサに充電した電圧を高速に放電させるスイッチン
グ素子、および高電圧に昇圧するパルストランス等が使
用されている。(Prior Art) Generally, high-speed, large-current pulse generators have been used in applied fields such as lasers and accelerators. These pulse generators use a capacitor for charging and discharging, a switching element that quickly discharges the voltage charged in the capacitor, a pulse transformer that boosts the voltage to a high voltage, and the like.
第3図は、この種のパルス発生装置の代表的な回路構成
例を示す図であり、スイッチング素子として半導体素子
を使用したパルス発生装置の回路の一例を示している。FIG. 3 is a diagram showing an example of a typical circuit configuration of this type of pulse generator, and shows an example of a circuit of a pulse generator using a semiconductor element as a switching element.
本パルス発生装置は、第1図に示すような極性で他の回
路より所定電圧をコンデンサ1に印加し、このコンデン
サ1の電圧をスイッチング素子2により高速にオン、オ
フさせて、パルストランス3のU−V端子間に高電圧の
パルスを発生させるものである。一方、4はスナバ回路
で、ダイオード5、コンデンサ6、および抵抗7からな
り、スイッチング素子2のオン、オフ時のインダクタン
スによる過電圧を防止するものである。This pulse generator applies a predetermined voltage to a capacitor 1 from another circuit with the polarity shown in FIG. This generates a high voltage pulse between the UV terminals. On the other hand, a snubber circuit 4 includes a diode 5, a capacitor 6, and a resistor 7, and is used to prevent overvoltage caused by inductance when the switching element 2 is turned on and off.
すなわち、レーザや加速器等に使用されるパルス発生装
置においては一1負荷に通電する電流のパルス幅として
、通常数+n5ec〜数μsec程度の短パルスの波形
が要求される。そのため、第1図に示す閉回路8のイン
、ダクタンス分を極めて小さく抑えると共に、このイン
ダクタンスによって発生する過電圧を小さく抑える必要
がある。そして、これらのインダクタンスを小さくする
には、コンデンサ1のインダクタンス、ならびにスイッ
チング素子2およびパルストランス3のリーケージイン
ダクタンスをそれぞれ小さくする必要がある。特に、前
述したそれぞれの機器間の配線インダンスの低減、およ
びこれらのインダクタンスによる過電圧を防止するスナ
バ回路4の配線インダクタンスの低減が必要である。That is, in pulse generators used in lasers, accelerators, etc., a short pulse waveform of approximately several + n5 ec to several μsec is required as the pulse width of the current applied to the load. Therefore, it is necessary to keep the inductance of the closed circuit 8 shown in FIG. 1 extremely small, and to keep the overvoltage generated by this inductance small. In order to reduce these inductances, it is necessary to reduce the inductance of the capacitor 1 and the leakage inductance of the switching element 2 and pulse transformer 3. In particular, it is necessary to reduce the wiring indance between the respective devices mentioned above, and to reduce the wiring inductance of the snubber circuit 4 to prevent overvoltage caused by these inductances.
以下、従来の半導体スイッチの一例について、第4図お
よび第5図を用いて説明する。An example of a conventional semiconductor switch will be described below with reference to FIGS. 4 and 5.
第4図は半導体スイッチの正面図を示し、第5図は第4
図におけるB−B矢視図を示している。FIG. 4 shows a front view of the semiconductor switch, and FIG.
A BB arrow view in the figure is shown.
第4図および第5図において、9は半導体スタックであ
り、平形半導体のスイッチング素子10a〜10C(以
下、単に素子と称する)、および素子10a〜10cが
発生する熱を放散するヒートシンクlla〜11dを交
互に積層させ、さらにその両端に電極導体12a、12
bと絶縁座13を当て、押し板14 a、14 b、
14 c s締付ボルト15、皿ばね16、およびナ
ツト17からなる加圧装置によって締付加圧して構成さ
れている。4 and 5, 9 is a semiconductor stack, which includes flat semiconductor switching elements 10a to 10C (hereinafter simply referred to as elements) and heat sinks lla to 11d that dissipate heat generated by the elements 10a to 10c. The electrode conductors 12a, 12 are laminated alternately, and electrode conductors 12a, 12 are placed on both ends of the layers.
b and insulating seat 13, press plates 14 a, 14 b,
It is constructed by applying pressure by a pressure device consisting of a 14cs tightening bolt 15, a disc spring 16, and a nut 17.
このように構成された半導体スタック9において、電極
導体12bは適当な所で折り曲げて、電極導体12aの
位置までもってきている。一方、18はスナバユニット
であり、基板19の表面に、ダイオード5、コンデンサ
6、抵抗7がねじで取付けられ、またねじで構成された
電極20a。In the semiconductor stack 9 configured in this manner, the electrode conductor 12b is bent at an appropriate location and brought to the position of the electrode conductor 12a. On the other hand, 18 is a snubber unit in which a diode 5, a capacitor 6, and a resistor 7 are attached to the surface of a substrate 19 with screws, and an electrode 20a made of screws.
20bが基板21に装着され、半導体スタック9の近傍
に設置されたフレーム22に積層して取付けられている
。さらに、23aおよび23bは電線であり、素子10
aの両端のヒートシンク11a 11bと、スナバユニ
ット18の電極20a、20bに接続されている。20b are attached to the substrate 21, and are stacked and attached to the frame 22 installed near the semiconductor stack 9. Furthermore, 23a and 23b are electric wires, and the element 10
It is connected to the heat sinks 11a and 11b at both ends of a and the electrodes 20a and 20b of the snubber unit 18.
しかしながら、上述したような構成の半導体スイッチで
は、素子10a〜10cおよびヒートシンクlla〜1
1dの積層数が多くなると、素子10a〜10cとヒー
トン、ンク11a〜11dで積層した部分、および電極
導体20bの全長が長くなり、結果として回路の配線イ
ンダクタンスが大きくなるという問題がある。また、半
導体スタック9とスナバユニット18との間の配線イン
ダクタンスが大きく、素子10a〜10cのスイッチン
グ時に生じる過電圧を十分に低減することができないた
め、素子10a〜IOCが破壊してしまうという問題が
ある。However, in the semiconductor switch configured as described above, the elements 10a to 10c and the heat sinks lla to 1
When the number of laminated layers 1d increases, the total length of the laminated portions of the elements 10a to 10c, Heatons, and links 11a to 11d, and the electrode conductor 20b increases, resulting in a problem that the wiring inductance of the circuit increases. Furthermore, the wiring inductance between the semiconductor stack 9 and the snubber unit 18 is large, and the overvoltage generated during switching of the elements 10a to 10c cannot be sufficiently reduced, so there is a problem that the elements 10a to IOC are destroyed. .
(発明が解決しようとする課8)
以上のように、従来の半導体スイッチにおいては、回路
の配線インダクタンスが大きく、また半導体スタックと
スナバユニットとの間の配線インダクタンスが大きいこ
とから、素子のスイッチング時に発生する過電圧を抑制
できず素子が破壊してしまうという問題があった。(Issue 8 to be solved by the invention) As described above, in the conventional semiconductor switch, the wiring inductance of the circuit is large, and the wiring inductance between the semiconductor stack and the snubber unit is large. There was a problem in that the generated overvoltage could not be suppressed and the element would be destroyed.
本発明の目的は、回路の配線インダクタンスを最小に抑
えると共に、半導体スタックとスナバにユニットとの間
の配線インダクタンスを低減し、素子のスイッチング時
に発生する過電圧を抑制して素子の破壊を防止すること
が可能な極めて信頼性の高い高速半導体スイッチを提供
することにある。The purpose of the present invention is to minimize the wiring inductance of the circuit, reduce the wiring inductance between the semiconductor stack and the snubber unit, suppress the overvoltage that occurs when switching the element, and prevent the destruction of the element. Our objective is to provide an extremely reliable high-speed semiconductor switch that is capable of
[発明の構成]
(課題を解決するための手段)
上記の目的を達成するために本発明では、平形半導体素
子の両側にヒートシンクを当て、さらにその外側に入出
力電極導体、絶縁座を介装した積層体を締付加圧し、入
出力電極導体が接続された半導体スタックと、ダイオー
ド、コンデンサおよび抵抗からなるスナバユニットとか
ら構成される半導体スイッチにおいて、スナバユニット
をプリント基板化して、当該スナバユニットの両端に平
板の電極導体を設け、平形半導体素子の両側のヒートシ
ンクのうち、一方のヒートシンクからスナバユニットの
一方の電極導体に平板導体で接続し、また他方のヒート
シンクから絶縁体を介して平板導体に密着させ他方の電
極導体まで延設して接続している。[Structure of the Invention] (Means for Solving the Problems) In order to achieve the above object, the present invention provides heat sinks on both sides of a flat semiconductor element, and further interposes input/output electrode conductors and insulating seats on the outside of the heat sinks. In a semiconductor switch consisting of a semiconductor stack to which input/output electrode conductors are connected, and a snubber unit consisting of a diode, a capacitor, and a resistor, the snubber unit is made into a printed circuit board, and the snubber unit is Flat electrode conductors are provided at both ends, and one of the heat sinks on both sides of the flat semiconductor element is connected to one electrode conductor of the snubber unit, and the other heat sink is connected to the flat conductor through an insulator. They are brought into close contact and extended to the other electrode conductor for connection.
(作 用)
従って、本発明の高速半導体スイッチにおいては、回路
の配線インダクタンスを小さく抑えることができ、また
平形半導体素子とスナバユニットとの間の配線インダク
タンスを低減できる。これにより、平形半導体素子のス
イッチング時にその両端に発生する過電圧を小さく抑え
ることができ、平形半導体素子の破壊を防止することが
できる。(Function) Therefore, in the high-speed semiconductor switch of the present invention, the wiring inductance of the circuit can be kept small, and the wiring inductance between the flat semiconductor element and the snubber unit can be reduced. As a result, the overvoltage generated across the flat semiconductor element during switching can be suppressed to a small level, and destruction of the flat semiconductor element can be prevented.
(実施例)
本発明は、入出力電極導体が同軸構成された半導体スタ
ックを採用し、またスナバユニットをプリント基板化し
て電極導体を設け、平板導体で素子の両側のヒートシン
クのうち、一方のヒートシンクとスナバユニットの一方
の電極導体に接続し、また他方のヒートシンクから絶縁
体を介して平板導体と密着させ他方の電極導体まで延設
させて接続構成するものである。(Embodiment) The present invention employs a semiconductor stack in which input and output electrode conductors are configured coaxially, and also forms a snubber unit into a printed circuit board to provide an electrode conductor, and a flat conductor is used to connect one of the heat sinks on both sides of the element. The snubber unit is connected to one electrode conductor of the snubber unit, and is connected from the other heat sink to the other electrode conductor by being brought into close contact with the flat conductor via an insulator.
以下、上記のような考え方に基づく本発明の一実施例に
ついて、第1図および第2図を参照して詳細に説明する
。Hereinafter, one embodiment of the present invention based on the above concept will be described in detail with reference to FIGS. 1 and 2.
第1図は、本発明による高速半導体スイッチの構成例を
示す正面図、第2図は第1図におけるA−A矢視図であ
る。なお、第1図および第2図において、第4図および
第5図と同一要素には同一符号を付してその説明を省略
四、ここでは異なる部分についてのみ述べる。FIG. 1 is a front view showing a configuration example of a high-speed semiconductor switch according to the present invention, and FIG. 2 is a view taken along the line A--A in FIG. In FIGS. 1 and 2, the same elements as those in FIGS. 4 and 5 are denoted by the same reference numerals, and the explanation thereof will be omitted. Only the different parts will be described here.
第1図および第2図において、半導体スタック24の電
極導体25a、25bを同軸構成し、配線インダクタン
スの低減を図っている。また、26はスナバユニットで
あり、プリント基板27の表面に、ダイオード5、コン
デンサ6、抵抗7、および両端に平板の電極導体28a
、28bを装着し、半導体スッタク24の近傍に設置さ
れたフレーム22に積層して取付けている。さらに、2
9は平板導体であり、一端を素子10aの両側のヒート
シンクlla、 11bの一方のヒートシンクlla
とスナバユニットの電極導体28gに接続している。ま
た、平板導体30の一端を、他方のヒートシンクllb
から絶縁体31を介して平板導体30に密着させ、さら
にスナバユニット26のプリント基板27の裏面に密着
させて、他方の電極導体28bまで延設して接続してい
る。In FIGS. 1 and 2, the electrode conductors 25a and 25b of the semiconductor stack 24 are configured coaxially to reduce wiring inductance. Further, 26 is a snubber unit, which has a diode 5, a capacitor 6, a resistor 7, and a flat electrode conductor 28a on both ends on the surface of a printed circuit board 27.
, 28b are attached to the frame 22 installed near the semiconductor stack 24 in a stacked manner. Furthermore, 2
9 is a flat conductor, one end of which connects to the heat sinks lla on both sides of the element 10a, and the heat sink lla on one side of the element 11b.
and is connected to the electrode conductor 28g of the snubber unit. In addition, one end of the flat conductor 30 is connected to the other heat sink llb.
It is brought into close contact with the flat plate conductor 30 via the insulator 31, and further brought into close contact with the back surface of the printed circuit board 27 of the snubber unit 26, and is extended and connected to the other electrode conductor 28b.
以上のように構成した本実施例の高速半導体スイッチに
おいては、同軸電極構成の半導体スタックを採用してい
ることにより、回路のインダクタンスを低減することが
できる。また、半導体スタック24とスナバユニット2
6との間の配線を完全密着構成としていることにより、
半導体スタック24とスナバユニット26との間の配線
インダクタンスを低減することができる。これにより、
素子10aのスイッチング時にその両端に発生する過電
圧を小さく抑えることができ、素子10aの破壊を防止
することができる。In the high-speed semiconductor switch of this embodiment configured as described above, the inductance of the circuit can be reduced by employing a semiconductor stack having a coaxial electrode configuration. In addition, the semiconductor stack 24 and the snubber unit 2
By making the wiring between 6 and 6 completely close together,
Wiring inductance between the semiconductor stack 24 and the snubber unit 26 can be reduced. This results in
The overvoltage generated across the element 10a during switching can be suppressed to a small level, and destruction of the element 10a can be prevented.
尚、上記実施例において、平板導体30の一端を、必ず
しもスナバユニット26のプリント基板27の裏面に密
着させるようにしなくてもよい。In the above embodiment, one end of the flat conductor 30 does not necessarily have to be in close contact with the back surface of the printed circuit board 27 of the snubber unit 26.
[発明の効果]
以上説明したように本発明によれば、平形半導体素子の
両側にヒートシンクを当て、さらにその外側に入出力電
極導体、絶縁座を介装した積層体を締付加圧し、入出力
電極導体が接続された半導体スタックと、ダイオード、
コンデンサおよび抵抗からなるスナバユニットとから構
成される半導体スイッチにおいて、スナバユニットをプ
リント基板化して、当該スナバユニットの両端に平板の
電極導体を設け、平形半導体素子の両側のヒトシンクの
うち、一方のヒートシンクからスナバユニットの一方の
電極導体に平板導体で接続し、また他方のヒートシンク
から絶縁体を介して平板導体に密着させ他方の電極導体
まで延設して接続しているので、回路の配線インダクタ
ンスを最小に抑えると共に、半導体スタックとスナバに
ユニットとの間の配線インダクタンスを低減し、素子の
スイッチング時に発生する過電圧を抑制して素子の破壊
を防止することが可能な極めて信頼性の高い高速半導体
スイッチが提供できる。[Effects of the Invention] As explained above, according to the present invention, a heat sink is placed on both sides of a flat semiconductor element, and a laminate with an input/output electrode conductor and an insulating seat interposed on the outside thereof is tightened and pressurized, and the input/output is A semiconductor stack with connected electrode conductors, a diode,
In a semiconductor switch composed of a snubber unit consisting of a capacitor and a resistor, the snubber unit is made into a printed circuit board, flat electrode conductors are provided at both ends of the snubber unit, and one heat sink of the human sinks on both sides of the flat semiconductor element is formed. Since the heat sink is connected to one electrode conductor of the snubber unit with a flat conductor, and the other heat sink is connected to the flat conductor through an insulator and extended to the other electrode conductor, the wiring inductance of the circuit can be reduced. An extremely reliable high-speed semiconductor switch that minimizes the wiring inductance between the semiconductor stack, snubber, and unit, suppresses overvoltages that occur during device switching, and prevents device destruction. can be provided.
第1図は本発明による高速半導体スイッチの一実施例を
示す正面図、第2図は第1図におけるA−A矢視図、第
3図は本発明の高速半導体スイッチが使用されるパルス
発生装置の構成例を示す回路図、第4図は従来の半導体
スイッチの構成例を示す正面図、第5図は第4図におけ
るB−B矢視図である。
1・・・コンデンサ、2・・・半導体素子、3・・・パ
ルストランス、4・・・スナバ回路、5・・・ダイオー
ド、6・・・コンデンサ、7・・・抵抗、8・・・閉回
路、9・・・半導体スタック、10a、10b、10c
・・・平形半導体素子、lla、llb、llc、ll
d・・・ヒートシンク、12a、12b・・・電極導体
、13−・・絶縁座、14a、14b、14cm・・押
え板、15・・・締付ボルト、16・・・皿ばね、17
・・・ナツト、18・・・スナバユニット、19・・・
基板、20 a 。
20b・・・電極、22・・・フレーム、23a。
23b・・・電線、24・・・半導体スタック、25a
。
25b・・・電極導体、26・・・スナバユニット、2
7・・・プリント基板、28a、 28b・・・電極
導体、29・・・平板導体、30・・・平板導体、31
・・・絶縁体。FIG. 1 is a front view showing an embodiment of a high-speed semiconductor switch according to the present invention, FIG. 2 is a view taken along arrow A-A in FIG. 1, and FIG. 3 is a pulse generation using the high-speed semiconductor switch according to the present invention. FIG. 4 is a front view showing an example of the structure of a conventional semiconductor switch, and FIG. 5 is a view taken along the line B--B in FIG. 4. DESCRIPTION OF SYMBOLS 1... Capacitor, 2... Semiconductor element, 3... Pulse transformer, 4... Snubber circuit, 5... Diode, 6... Capacitor, 7... Resistor, 8... Closed Circuit, 9... Semiconductor stack, 10a, 10b, 10c
...Flat semiconductor element, lla, llb, llc, ll
d... Heat sink, 12a, 12b... Electrode conductor, 13-... Insulating seat, 14a, 14b, 14cm... Holding plate, 15... Tightening bolt, 16... Belleville spring, 17
...Natsuto, 18...Snubber unit, 19...
Substrate, 20a. 20b... Electrode, 22... Frame, 23a. 23b... Electric wire, 24... Semiconductor stack, 25a
. 25b... Electrode conductor, 26... Snubber unit, 2
7... Printed circuit board, 28a, 28b... Electrode conductor, 29... Flat plate conductor, 30... Flat plate conductor, 31
···Insulator.
Claims (1)
その外側に入出力電極導体、絶縁座を介装した積層体を
締付加圧し、前記入出力電極導体が接続された半導体ス
タックと、ダイオード、コンデンサおよび抵抗からなる
スナバユニットとから構成される半導体スイッチにおい
て、 前記スナバユニットをプリント基板化して、当該スナバ
ユニットの両端に平板の電極導体を設け、前記平形半導
体素子の両側のヒートシンクのうち、一方のヒートシン
クから前記スナバユニットの一方の電極導体に平板導体
で接続し、また他方のヒートシンクから絶縁体を介して
前記平板導体に密着させ他方の電極導体まで延設して接
続して成ることを特徴とする高速半導体スイッチ。[Claims] A heat sink is placed on both sides of a flat semiconductor element, and a laminate with an input/output electrode conductor and an insulating pad interposed outside the heat sink is tightened and pressurized to form a semiconductor stack to which the input/output electrode conductor is connected. , a snubber unit consisting of a diode, a capacitor, and a resistor, the snubber unit is made into a printed circuit board, flat electrode conductors are provided at both ends of the snubber unit, and heat sinks on both sides of the flat semiconductor element are provided. One of the heat sinks is connected to one electrode conductor of the snubber unit with a flat conductor, and the other heat sink is connected to the flat conductor through an insulator and extended to the other electrode conductor. A high-speed semiconductor switch characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2058427A JP2825310B2 (en) | 1990-03-09 | 1990-03-09 | High-speed semiconductor switch |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2058427A JP2825310B2 (en) | 1990-03-09 | 1990-03-09 | High-speed semiconductor switch |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03261364A true JPH03261364A (en) | 1991-11-21 |
JP2825310B2 JP2825310B2 (en) | 1998-11-18 |
Family
ID=13084081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2058427A Expired - Fee Related JP2825310B2 (en) | 1990-03-09 | 1990-03-09 | High-speed semiconductor switch |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2825310B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005020932A (en) * | 2003-06-27 | 2005-01-20 | Hitachi Ltd | Power conversion circuit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5875490U (en) * | 1981-11-13 | 1983-05-21 | 株式会社明電舎 | GTO protection circuit |
JPS58162777U (en) * | 1982-04-26 | 1983-10-29 | 株式会社明電舎 | GTO protection device |
JPS59138389U (en) * | 1983-03-03 | 1984-09-14 | 三菱電機株式会社 | Integrated structure of surge absorption circuit |
-
1990
- 1990-03-09 JP JP2058427A patent/JP2825310B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5875490U (en) * | 1981-11-13 | 1983-05-21 | 株式会社明電舎 | GTO protection circuit |
JPS58162777U (en) * | 1982-04-26 | 1983-10-29 | 株式会社明電舎 | GTO protection device |
JPS59138389U (en) * | 1983-03-03 | 1984-09-14 | 三菱電機株式会社 | Integrated structure of surge absorption circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005020932A (en) * | 2003-06-27 | 2005-01-20 | Hitachi Ltd | Power conversion circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2825310B2 (en) | 1998-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4277169B2 (en) | Power semiconductor module | |
US9570972B2 (en) | CR snubber circuit | |
JPH03261364A (en) | High-speed semiconductor switch | |
JPH0397257A (en) | Large power semiconductor device | |
US6459605B1 (en) | Low inductance transistor module with distributed bus | |
JP3259576B2 (en) | Assembly structure of rectifier for switching power supply | |
US5313363A (en) | Low impedance interconnection assembly for high frequency switching power semiconductor devices and low inductance modular capacitor | |
JPS63157677A (en) | Bridge type inverter | |
JPH0756629Y2 (en) | Snubber circuit of semiconductor switch element | |
WO2020255666A1 (en) | Board structure | |
Palmer et al. | Control strategies for parallel connected IGBT modules | |
JP3449217B2 (en) | Semiconductor module | |
JPH01209951A (en) | Power conversion device | |
JP2000125543A (en) | Surge voltage-suppressing means and semiconductor power conversion device | |
JPH09215343A (en) | Inverter device | |
JP2580803B2 (en) | Transistor module for power converter | |
JPH0617319Y2 (en) | Semiconductor stack | |
JP7230997B2 (en) | Capacitor module for pulse power supply | |
JP6609928B2 (en) | Capacitor mounting structure and power converter | |
JPH05259373A (en) | Power semiconductor device | |
JPH0733461Y2 (en) | Switching circuit | |
JPH0715346Y2 (en) | High frequency noise feedback prevention type electrical equipment | |
JP2021197462A (en) | Semiconductor device | |
JPH08330183A (en) | Capacitor | |
JP2002160072A (en) | Resistance welding device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |