JPH03255711A - Intermediate frequency amplifier circuit - Google Patents

Intermediate frequency amplifier circuit

Info

Publication number
JPH03255711A
JPH03255711A JP2054625A JP5462590A JPH03255711A JP H03255711 A JPH03255711 A JP H03255711A JP 2054625 A JP2054625 A JP 2054625A JP 5462590 A JP5462590 A JP 5462590A JP H03255711 A JPH03255711 A JP H03255711A
Authority
JP
Japan
Prior art keywords
transistor
feedback
intermediate frequency
circuit
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2054625A
Other languages
Japanese (ja)
Inventor
Hiroyuki Ashida
蘆田 浩行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2054625A priority Critical patent/JPH03255711A/en
Publication of JPH03255711A publication Critical patent/JPH03255711A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To make an intermediate frequency amplifier circuit compact while stablizing an operation by executing direct current feedback by making a feedback voltage related to the direct current feedback from a differential amplifier in the final step almost equal with the bias voltage of a transistor in the first step. CONSTITUTION:An intermediate frequency amplifier circuit 56 is equipped with a transistor 58 and a constant current circuit 60 so as to apply the prescribed feedback voltage to the output from a transistor 22-4 of an operational amplifier 20-4 in the final step. Further, the emitter output of this transistor 58 is inputted through an LPF, which is composed of a resistor 34 and a capacitor 38, to the base of a transistor 24-1 in the first step. On the other hand, a transistor 62, constant current circuit 64, resistor 66 and capacitor 68 are provided to apply the prescribed bias voltage between the base and collector of the transistor 22-1. Thus, the intermediate frequency amplifier circuit 56 can be realized with high gain and high stability while reducing phase rotation.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、FMラジオ等に用いられる中間周波増幅回路
に関し、特に直流帰還手段の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an intermediate frequency amplification circuit used in FM radio and the like, and particularly relates to an improvement in DC feedback means.

[従来の技術] 例えば集積化AM/FMラジオ受信機において、−個の
ICに集積された中間周波増幅回路か用いられている。
[Prior Art] For example, in an integrated AM/FM radio receiver, an intermediate frequency amplification circuit integrated in - ICs is used.

第3図には、従来における中間周波増幅回路の構成の一
例が示されている。
FIG. 3 shows an example of the configuration of a conventional intermediate frequency amplification circuit.

この従来例に係る中間周波増幅回路10は、1個のIC
として構成されている。この中間周波増幅回路10には
、中間周波(IF)信号入力端子12、電源端子14、
直流帰還用コンデンサ端子16及び18が設けられてい
る。
The intermediate frequency amplification circuit 10 according to this conventional example includes one IC.
It is configured as. This intermediate frequency amplification circuit 10 includes an intermediate frequency (IF) signal input terminal 12, a power supply terminal 14,
DC feedback capacitor terminals 16 and 18 are provided.

IF信号入力端子12には、例えば圧電セラミックフィ
ルタである周波数選択フィルタ19が接続されており、
外部から、例えばミキサから10.7MHzのIF倍信
号この周波数選択フィルタ19に入力される。周波数選
択フィルタ1つは、所望のIF帯域のみを通過させ、中
間周波増幅回路10に供給する。
A frequency selection filter 19, which is a piezoelectric ceramic filter, for example, is connected to the IF signal input terminal 12.
An IF multiplied signal of 10.7 MHz is input to this frequency selection filter 19 from the outside, for example, from a mixer. One frequency selection filter passes only a desired IF band and supplies it to the intermediate frequency amplification circuit 10.

また、電源端子14は、直流電圧Vccを電源電圧とし
て中間周波増幅回路10に供給する。
Further, the power supply terminal 14 supplies the DC voltage Vcc to the intermediate frequency amplification circuit 10 as a power supply voltage.

この従来例においては、中間周波増幅回路10は4段構
成である。すなわち、差動増幅器20か、4段、カスケ
ードに接続された構成を有している。
In this conventional example, the intermediate frequency amplification circuit 10 has a four-stage configuration. That is, the differential amplifier 20 has a configuration in which four stages are connected in cascade.

各段の差動増幅器20は、トランジスタ22及び24が
対に接続され、このトランジスタ22及び24のエミッ
タか共に定電流回路26に接続される一方、コレクタが
それぞれほぼ等しい抵抗値を有する抵抗28及び30を
介して電源端子14に接続される構成を有している。
In each stage of the differential amplifier 20, transistors 22 and 24 are connected as a pair, and the emitters of the transistors 22 and 24 are both connected to a constant current circuit 26, while the collectors thereof are connected to a resistor 28 and a resistor 28 having approximately the same resistance value, respectively. It has a configuration in which it is connected to the power supply terminal 14 via 30.

また、各段のトランジスタ22及び24のコレクタは、
次段のトランジスタ22及び24のベースに接続されて
いる。従って、各段の差動増幅器20は、電源電圧Vc
c及び定電流回路26により定電流で駆動され、前段の
トランジスタ22又は24からベースに供給される信号
は、定電流て増幅されて次段の差動増幅器20に供給さ
れる。
In addition, the collectors of the transistors 22 and 24 in each stage are
It is connected to the bases of transistors 22 and 24 in the next stage. Therefore, the differential amplifier 20 in each stage has a power supply voltage Vc
The signal that is driven with a constant current by the constant current circuit 26 and supplied to the base from the transistor 22 or 24 in the previous stage is amplified with a constant current and is supplied to the differential amplifier 20 in the next stage.

ここで、初段の差動増幅器20−1のトランジスタ22
−1のベースには、前述のIF信号入力端子12が入力
されている。これにより、周波数選択フィルタ1つ及び
IF信号入力端子12を介して差動増幅器20−1にI
F倍信号入力され、差動増幅器20−1により差動増幅
される。さらに、順次後段の差動増幅器20に供給され
、多段増幅されることになる。この結果、最後段の差動
増幅器20−4のトランジスタ22−4及び24−4の
コレクタからは、増幅されたIF倍信号出力されること
になる。
Here, the transistor 22 of the first stage differential amplifier 20-1
The above-mentioned IF signal input terminal 12 is input to the base of -1. As a result, I
The F-fold signal is input and differentially amplified by the differential amplifier 20-1. Furthermore, the signal is sequentially supplied to the differential amplifier 20 at the subsequent stage, and is amplified in multiple stages. As a result, the amplified IF times signal is output from the collectors of the transistors 22-4 and 24-4 of the differential amplifier 20-4 at the last stage.

また、この回路10を安定的に動作させるために、抵抗
32及び34と、コンデンサ36及び38とが設けられ
ている。抵抗32及びコンデンサ36、抵抗34及びコ
ンデンサ38は、それぞれローパスフィルタ40及び4
2を構成する。
Further, in order to operate this circuit 10 stably, resistors 32 and 34 and capacitors 36 and 38 are provided. The resistor 32 and capacitor 36, the resistor 34 and the capacitor 38 are connected to low pass filters 40 and 4, respectively.
2.

すなわち、最後段のトランジスタ24−4及び22−4
のコレクタは抵抗32及び34の一端にそれぞれ接続さ
れており、抵抗32及び34の他端は直流帰還用コンデ
ンサ端子16及び18を介してコンデンサ36及び38
に接続されている。
That is, the last stage transistors 24-4 and 22-4
The collectors of are connected to one ends of resistors 32 and 34, respectively, and the other ends of resistors 32 and 34 are connected to capacitors 36 and 38 via DC feedback capacitor terminals 16 and 18.
It is connected to the.

更にこれらの端子16及び18は、それぞれインピーダ
ンス整合用抵抗44を介してまたは直接に、トランジス
タ22−1及び24−1のベースに接続されている。
Furthermore, these terminals 16 and 18 are connected to the bases of transistors 22-1 and 24-1, respectively, via an impedance matching resistor 44 or directly.

これにより、トランジスタ24−4及び224からの出
力は、ローパスフィルタ40及び42により低域濾波さ
れた上で、直流成分のみがトランジスタ22−1及び2
4−1に帰還入力される。
As a result, the outputs from the transistors 24-4 and 224 are low-pass filtered by the low-pass filters 40 and 42, and only the DC component is output from the transistors 22-1 and 22-1.
It is fed back to 4-1.

また、インピーダンス整合用抵抗44により、周波数選
択フィルタ20とのインピーダンス整合が保たれる。
Further, impedance matching with the frequency selection filter 20 is maintained by the impedance matching resistor 44.

なお、この回路10において、例えば抵抗28及び30
は数にΩ程度、周波数選択フィルタ20のインピーダン
スは300Ω程度、インピーダンス整合用抵抗44は周
波数選択フィルタ20のインピーダンスに応じた値、コ
ンデンサ36及び38は0.01μF程度に設定される
。また、抵抗28−4と30−1.定電流回路26−1
と26−4は、それぞれ抵抗値及び電流値かほぼ同一で
ある。
Note that in this circuit 10, for example, the resistors 28 and 30
is approximately Ω in number, the impedance of the frequency selection filter 20 is approximately 300Ω, the impedance matching resistor 44 is set to a value corresponding to the impedance of the frequency selection filter 20, and the capacitors 36 and 38 are set to approximately 0.01 μF. Also, resistors 28-4 and 30-1. Constant current circuit 26-1
and 26-4 have almost the same resistance value and current value, respectively.

この従来例においては、直流の負帰還により回路動作か
安定化するが、外付けのコンデンサ36及び38とこれ
らの接続のための端子16及び18が必要であり、集積
化に反し装置の小型化に支障となる。
In this conventional example, the circuit operation is stabilized by direct current negative feedback, but external capacitors 36 and 38 and terminals 16 and 18 for connecting these are required, which is contrary to integration and reduces the size of the device. It becomes a hindrance.

第4図には、従来における中間周波増幅回路の他の構成
例か示されている。
FIG. 4 shows another example of the configuration of a conventional intermediate frequency amplification circuit.

この図に示される従来例の中間周波増幅回路46ては、
トランジスタ22−4のコレクタは第3図の従来例と同
様、トランジスタ24−1のベースに接続されているか
、トランジスタ24−4のコレクタはトランジスタ22
−1のベースには接続されていない。
The conventional intermediate frequency amplification circuit 46 shown in this figure is as follows:
The collector of the transistor 22-4 is connected to the base of the transistor 24-1 as in the conventional example shown in FIG.
-1 is not connected to the base.

すなわち、外付けされたコンデンサ38か、インピーダ
ンス整合用抵抗44、直流阻止コンデンサ48及びIF
信号入力端子12を介してトランジスタ22−1のベー
スに接続され、トランジスタ22−1のベース・エミッ
タ間か抵抗32て接続されている。また、抵抗32かト
ランジスタ22−1のベース・コレクタ間に接続されて
いる。
That is, the external capacitor 38, the impedance matching resistor 44, the DC blocking capacitor 48, and the IF
It is connected to the base of the transistor 22-1 via the signal input terminal 12, and connected between the base and emitter of the transistor 22-1 through a resistor 32. Further, the resistor 32 is connected between the base and collector of the transistor 22-1.

ここで、インピーダンス整合用抵抗44が低抵抗である
ため、周波数選択フィルタ19からの入力に対し帰還針
は無視しうる程度となるか、前述のように抵抗32が設
けられているため、トランジスタ22−1にも帰還入力
されることとなる。
Here, since the impedance matching resistor 44 has a low resistance, the feedback needle is negligible with respect to the input from the frequency selection filter 19, or because the resistor 32 is provided as described above, the transistor 22 -1 will also be fed back.

従って、この従来例では、トランジスタ22−4のみか
ら直流帰還しているため、第3図の従来例と比べ、外付
けのコンデンサの個数を低減させ、装置を小型化させる
ことが可能である。
Therefore, in this conventional example, since DC feedback is provided only from the transistor 22-4, it is possible to reduce the number of external capacitors and downsize the device compared to the conventional example shown in FIG.

また、第5図には、第3の従来例に係る中間周波増幅回
路50の構成が示されている。
Further, FIG. 5 shows the configuration of an intermediate frequency amplification circuit 50 according to a third conventional example.

この図に示される回路50は、直流帰還を採用せず、各
段の差動増幅器20の間を、カップリングコンデンサ5
2及び54により接続している。
The circuit 50 shown in this figure does not employ DC feedback, and connects the coupling capacitor 5 between the differential amplifiers 20 at each stage.
2 and 54.

従って、この従来例によれば、直流帰還に伴って必要に
なる外付はコンデンサやそのだめの端子がさらに不要に
なり、装置構成がさらに小型化する。
Therefore, according to this conventional example, external capacitors and their terminals that are required due to DC feedback are no longer necessary, and the device configuration is further miniaturized.

[発明が解決しようとする課題] しかしなから、第5図の従来例においては、基板の厚み
方向の寄生コンデンサか生じ、交流帰還が発生してしま
う。すなわち、ICとして半導体基板上に集積した中間
周波増幅回路においては、係る寄生コンデンサが発生し
得るため、不要な交流帰還か発生し、動作が不安定化し
てしまう。
[Problems to be Solved by the Invention] However, in the conventional example shown in FIG. 5, a parasitic capacitor is generated in the thickness direction of the substrate, and AC feedback occurs. That is, in an intermediate frequency amplifier circuit integrated on a semiconductor substrate as an IC, such parasitic capacitors may occur, resulting in unnecessary AC feedback and unstable operation.

このように従来においては、回路構成に応じ、回路の動
作の不安定化と、外付は部品の必要による小型化の支障
と、のいずれかの不具合か発生していた。
As described above, conventionally, depending on the circuit configuration, one of two problems has occurred: instability of the circuit operation and hindrance to miniaturization due to the need for external parts.

本発明は、このような問題点を解決することを課題とし
てなされたものであり、動作が安定でかつ外付は部品の
点数が少ない中間周波増幅回路を提供することを目的と
する。
The present invention has been made to solve these problems, and it is an object of the present invention to provide an intermediate frequency amplification circuit that is stable in operation and has a small number of external parts.

[課題を解決するための手段] このような目的を達成するために、本発明は、最後段の
差動増幅器に含まれるトランジスタのうち所定のトラン
ジスタからの出力に所定の帰還電圧を与え、初段の差動
増幅器に含まれるトランジスタのうち所定のトランジス
タに帰還入力する直流帰還手段と、初段の差動増幅器に
含まれるトランジスタのうち、直流帰還手段からの帰還
入力に係るトランジスタと異なるトランジスタに、直流
帰還手段による帰還電圧とほぼ等しいバイアス電圧を与
えるバイアス手段と、を有することを特徴とする。
[Means for Solving the Problem] In order to achieve such an object, the present invention applies a predetermined feedback voltage to the output from a predetermined transistor among the transistors included in the last stage differential amplifier, and Among the transistors included in the differential amplifier, DC feedback means inputs feedback to a predetermined transistor, and among the transistors included in the first-stage differential amplifier, DC feedback is applied to a transistor different from the transistor related to the feedback input from the DC feedback means. It is characterized by having a bias means for applying a bias voltage substantially equal to the feedback voltage by the feedback means.

[作用コ 本発明においては、最後段の差動増幅器から出力される
増幅されたIF倍信号うち、所定のトランジスタの出力
に係るIF倍信号直流帰還手段により所定の帰還電圧が
与えられ、初段の差動増幅器に帰還される。このIF倍
信号、初段の差動増幅器を構成するトランジスタのうち
、所定のトランジスタに入力される。初段の差動増幅器
を構成する他のトランジスタには、バイアス手段により
バイアス電圧か加えられる。
[Operations] In the present invention, among the amplified IF multiplied signals output from the last stage differential amplifier, a predetermined feedback voltage is given by the IF multiplied signal DC feedback means related to the output of a predetermined transistor, and It is fed back to the differential amplifier. This IF multiplied signal is input to a predetermined transistor among the transistors constituting the first stage differential amplifier. A bias voltage is applied to the other transistors constituting the first-stage differential amplifier by bias means.

このとき、直流帰還手段によりIF倍信号与えられる帰
還電圧と、バイアス手段により前記トランジスタに加え
られるバイアス電圧とは、等しい電圧である。また、直
流帰還手段とバイアス手段は共にトランジスタ等により
集積的に構成しつるため、外付は部品の点数を抑えつつ
安定な直流帰還が実現される。
At this time, the feedback voltage given by the IF multiplied signal by the DC feedback means and the bias voltage applied to the transistor by the bias means are equal voltages. Further, since both the DC feedback means and the bias means are integrally constructed using transistors and the like, stable DC feedback can be realized while reducing the number of external parts.

[実施例] 以下、本発明の好適な実施例について図面に基づいて説
明する。なお、第3図乃至第5図に示される従来例と同
様の構成には同一の符号を付し、説明を省略する。
[Examples] Hereinafter, preferred embodiments of the present invention will be described based on the drawings. Components similar to those of the conventional example shown in FIGS. 3 to 5 are denoted by the same reference numerals, and explanations thereof will be omitted.

第1図には本発明の第1実施例に係る中間周波増幅回路
の構成が示されている。
FIG. 1 shows the configuration of an intermediate frequency amplification circuit according to a first embodiment of the present invention.

この図に示される中間周波増幅回路56は、最後段の差
動増幅器20−4のトランジスタ22−4の出力に所定
の帰還電圧を与えるトランジスタ58及び定電流回路6
0を含んでいる。すなわち、トランジスタ22−4のコ
レクタから出力される増幅されたIF倍信号、トランジ
スタ58のベースに入力され、このトランジスタ58は
、定電流回路60により定電流回路26の2倍の定電流
で駆動される。従って、トランジスタ58かIF信号に
与える帰還電圧は、この定電流回路60の電流値に応じ
た所定の値になる。
The intermediate frequency amplification circuit 56 shown in this figure includes a transistor 58 that applies a predetermined feedback voltage to the output of the transistor 22-4 of the final stage differential amplifier 20-4, and a constant current circuit 6.
Contains 0. That is, the amplified IF multiplied signal output from the collector of the transistor 22-4 is input to the base of the transistor 58, which is driven by the constant current circuit 60 with a constant current twice that of the constant current circuit 26. Ru. Therefore, the feedback voltage applied to the IF signal by the transistor 58 has a predetermined value corresponding to the current value of the constant current circuit 60.

更に、このトランジスタ58のエミッタ出力は、第4図
の従来例と同様に、抵抗34及びコンデンサ38から成
るLPFを介して初段のトランジスタ24−1のベース
に入力される。
Further, the emitter output of this transistor 58 is inputted to the base of the first stage transistor 24-1 via an LPF consisting of a resistor 34 and a capacitor 38, as in the conventional example shown in FIG.

また、この実施例においては、トランジスタ22−1の
ベース・コレクタ間に所定のバイアス電圧を与えるトラ
ンジスタ62.定電流回路64゜抵抗66及びコンデン
サ68を含んでいる。すなわち、前述の定電流回路60
とこの定電流回路64の電流値か等しい場合、トランジ
スタ62のコレクタ・エミッタ間には、トランジスタ5
8のコレクタ・エミッタ間電圧(帰還電圧)と等しい電
圧が生じる。従って、トランジスタ22−1にはトラン
ジスタ58による帰還電圧と等しいバイアス電圧が印加
されることとなる。
Further, in this embodiment, transistor 62.1 applies a predetermined bias voltage between the base and collector of transistor 22-1. A constant current circuit 64 includes a resistor 66 and a capacitor 68. That is, the constant current circuit 60 described above
When the current value of the constant current circuit 64 and the current value of the constant current circuit 64 are equal, the transistor 5 is connected between the collector and emitter of the transistor 62.
A voltage equal to the collector-emitter voltage (feedback voltage) of No. 8 is generated. Therefore, a bias voltage equal to the feedback voltage from transistor 58 is applied to transistor 22-1.

なお、抵抗44はインピーダンス整合用抵抗、抵抗66
及びコンデンサ68はトランジスタ221への入力に係
るLPFである。
Note that the resistor 44 is an impedance matching resistor, and the resistor 66 is
and capacitor 68 are LPFs related to the input to transistor 221.

従って、この実施例によれば、トランジスタ22−4の
出力に係るIF倍信号直流帰還されるため、移相まわり
か少なく、高利得・高安定な中間周波増幅回路56が得
られることとなる。また、直流帰還に係るLPFのうち
、片方を抵抗66及びコンデンサ68として集積化して
構成しうるため、外付は部品の点数か低減し、装置構成
か小型化する。
Therefore, according to this embodiment, since the IF multiplied signal related to the output of the transistor 22-4 is fed back as DC feedback, the intermediate frequency amplifier circuit 56 with a small phase shift and high gain and high stability can be obtained. Further, since one of the LPFs related to DC feedback can be configured by integrating the resistor 66 and the capacitor 68, the number of external parts is reduced and the device configuration is made smaller.

第2図には、本発明の第2実施例に係る中間周波増幅回
路70の構成が示されている。この図においては、第1
図の実施例と構成が相違する部分のみ示されている。
FIG. 2 shows the configuration of an intermediate frequency amplification circuit 70 according to a second embodiment of the present invention. In this figure, the first
Only the parts that are different in structure from the illustrated embodiment are shown.

この実施例においては、トランジスタ62に係るLPF
がトランジスタ72のダーリントン接続を用いて構成さ
れている。すなわち、トランジスタ22−1のコレクタ
かベースに接続されたトランジスタ72は、エミッタか
コンデンサ68の一端を介してトランジスタ62のベー
スに接続されている。
In this embodiment, the LPF associated with transistor 62
is constructed using a Darlington connection of transistors 72. That is, the transistor 72 connected to the collector or base of the transistor 22-1 is connected to the base of the transistor 62 via the emitter or one end of the capacitor 68.

これにより、第1図の実施例に比べ、コンデンサ68の
容量値か小さくなり、回路がより小型化することとなる
As a result, the capacitance value of the capacitor 68 becomes smaller than that in the embodiment shown in FIG. 1, and the circuit becomes more compact.

[発明の効果] 以上説明したように、本発明によれば、最後段の差動増
幅器からの直流帰還に係る帰還電圧と、初段のトランジ
スタのバイアス電圧とをほぼ等しくしたことにより、直
流帰還を行って動作を安定化しつつ外付けの部品の点数
が削減され、回路が小型化する。
[Effects of the Invention] As explained above, according to the present invention, the feedback voltage related to DC feedback from the final stage differential amplifier and the bias voltage of the first stage transistor are made almost equal, thereby reducing DC feedback. This reduces the number of external parts and reduces the size of the circuit while stabilizing the operation.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の第1実施例に係る中間周波増幅回路
の構成を示す回路図、 第2図は、本発明の第2実施例に係る中間周波増幅回路
の構成を示す回路図、 第3図は、従来における中間周波増幅回路の一構成例の
構成を示す回路図、 第4図は、従来における中間周波増幅回路の他の構成を
示す回路図、 第5図は、従来の中間周波増幅回路の第3の構成例の構
成を示す回路図である。 20 ・・・ 差動増幅器 22.24.58,62.72 ・・・ トランジスタ 56.70  ・・・ 中間周波増幅回路60、 64
  ・・・ 定電流回路 66 ・・・ 抵抗 68 ・・・ コンデンサ
FIG. 1 is a circuit diagram showing a configuration of an intermediate frequency amplification circuit according to a first embodiment of the present invention, FIG. 2 is a circuit diagram showing a configuration of an intermediate frequency amplification circuit according to a second embodiment of the present invention, FIG. 3 is a circuit diagram showing a configuration example of a conventional intermediate frequency amplification circuit, FIG. 4 is a circuit diagram showing another configuration of a conventional intermediate frequency amplification circuit, and FIG. 5 is a circuit diagram showing a configuration example of a conventional intermediate frequency amplification circuit. FIG. 3 is a circuit diagram showing the configuration of a third configuration example of the frequency amplification circuit. 20... Differential amplifier 22.24.58, 62.72... Transistor 56.70... Intermediate frequency amplification circuit 60, 64
... Constant current circuit 66 ... Resistor 68 ... Capacitor

Claims (1)

【特許請求の範囲】  複数のトランジスタが差動接続され、一のトランジス
タに入力される中間周波信号を差動増幅して出力する所
定段数の差動増幅器を備え、この差動増幅器を順次接続
して中間周波信号を多段差動増幅する中間周波増幅回路
において、 最後段の差動増幅器に含まれるトランジスタのうち所定
のトランジスタからの出力に所定の帰還電圧を与え、初
段の差動増幅器に含まれるトランジスタのうち所定のト
ランジスタに帰還入力する直流帰還手段と、 初段の差動増幅器に含まれるトランジスタのうち、直流
帰還手段からの帰還入力に係るトランジスタと異なるト
ランジスタに、直流帰還手段による帰還電圧とほぼ等し
いバイアス電圧を与えるバイアス手段と、 を有することを特徴とする中間周波増幅回路。
[Claims] A plurality of transistors are differentially connected, and a predetermined number of stages of differential amplifiers are provided for differentially amplifying and outputting an intermediate frequency signal input to one transistor, and the differential amplifiers are sequentially connected. In an intermediate frequency amplification circuit that differentially amplifies an intermediate frequency signal in multiple stages, a predetermined feedback voltage is applied to the output from a predetermined transistor among the transistors included in the last stage differential amplifier, and DC feedback means for feedback input to a predetermined transistor among the transistors, and a transistor different from the transistor related to the feedback input from the DC feedback means among the transistors included in the first stage differential amplifier, with a feedback voltage approximately equal to the feedback voltage from the DC feedback means. An intermediate frequency amplification circuit comprising: bias means for applying equal bias voltages;
JP2054625A 1990-03-05 1990-03-05 Intermediate frequency amplifier circuit Pending JPH03255711A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2054625A JPH03255711A (en) 1990-03-05 1990-03-05 Intermediate frequency amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2054625A JPH03255711A (en) 1990-03-05 1990-03-05 Intermediate frequency amplifier circuit

Publications (1)

Publication Number Publication Date
JPH03255711A true JPH03255711A (en) 1991-11-14

Family

ID=12975928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2054625A Pending JPH03255711A (en) 1990-03-05 1990-03-05 Intermediate frequency amplifier circuit

Country Status (1)

Country Link
JP (1) JPH03255711A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594387A (en) * 1994-06-29 1997-01-14 Nec Corporation Amplifier circuit having nagative feedback loop for self-bias
JP2003037457A (en) * 2001-07-23 2003-02-07 Niigata Seimitsu Kk Amplifier circuit
JP2010062739A (en) * 2008-09-02 2010-03-18 Fujitsu Ltd Amplifier circuit and driver circuit for optical modulator

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53142848A (en) * 1977-05-19 1978-12-12 Toshiba Corp Differential amplifier
JPS58154907A (en) * 1982-03-10 1983-09-14 Toshiba Corp Multi-stage differential amplifying circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53142848A (en) * 1977-05-19 1978-12-12 Toshiba Corp Differential amplifier
JPS58154907A (en) * 1982-03-10 1983-09-14 Toshiba Corp Multi-stage differential amplifying circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594387A (en) * 1994-06-29 1997-01-14 Nec Corporation Amplifier circuit having nagative feedback loop for self-bias
JP2003037457A (en) * 2001-07-23 2003-02-07 Niigata Seimitsu Kk Amplifier circuit
JP2010062739A (en) * 2008-09-02 2010-03-18 Fujitsu Ltd Amplifier circuit and driver circuit for optical modulator

Similar Documents

Publication Publication Date Title
JP3316038B2 (en) Frequency tuning system for operational transconductance amplifier-capacitor pairs
US4406990A (en) Direct coupled DC amplification circuit
JPH03123210A (en) Two-stage cascade connection differential amplifier
JP2834000B2 (en) Intermediate frequency amplifier circuit
JPH03255711A (en) Intermediate frequency amplifier circuit
US4598256A (en) Tuned phase stable limiter amplifier
JPS59207712A (en) Amplifier
US5166983A (en) Mute circuit for audio amplifiers
KR100539625B1 (en) Impedance conversion circuit, video apparatus, audio apparatus, and communication apparatus
JPH0522979Y2 (en)
JPH0527282B2 (en)
JPH073929B2 (en) AM detection circuit
JP2998107B2 (en) Intermediate frequency amplifier
JPH06152281A (en) Composite differential amplifier
JPH1079642A (en) Filter circuit
JP3591162B2 (en) Active filter
JP3399572B2 (en) IQ demodulator
JPH06152318A (en) Filter circuit
JPS6330012A (en) Differential amplifier circuit
JPS63279607A (en) Level shift circuit
JPH0442846B2 (en)
JPH0423607A (en) Filter circuit
JPS6373706A (en) Amplifier circuit device
JP2532641B2 (en) Voltage amplifier circuit
JPH0380706A (en) Operational amplifier