JPH03255632A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH03255632A
JPH03255632A JP5452290A JP5452290A JPH03255632A JP H03255632 A JPH03255632 A JP H03255632A JP 5452290 A JP5452290 A JP 5452290A JP 5452290 A JP5452290 A JP 5452290A JP H03255632 A JPH03255632 A JP H03255632A
Authority
JP
Japan
Prior art keywords
wiring
film
semiconductor device
diffusion
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5452290A
Other languages
Japanese (ja)
Inventor
Takashi Kato
隆 加藤
Kazuhiro Hoshino
和弘 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5452290A priority Critical patent/JPH03255632A/en
Publication of JPH03255632A publication Critical patent/JPH03255632A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To restrain the migration or hillock due to the stress on a wiring surface from occurring by a method wherein an element for preventing the diffusion of an Al element is formed at least on the surface of a wiring comprising Al or an alloy mainly containing Al on a substrate. CONSTITUTION:A pure Al film 3 and a Cu film 4 are successively formed on an SiO2 film 2 by the sputtering process. Next, the Al film 3 and the Cu film 4 are selectively and successively etched by dryetching process so as to form an Al wiring 3a with one surface coated with the Cu film 4a. Next, the Al wiring 3 is annealed to mutually diffuse an Al element and a Cu element so as to form a transition layer 4b containing the Cu element in high concentration on the surface of the Al wiring 3a. At this time, a surface layer 5 is formed of a Cu film and the transition layer 4b. Since after the formation of Cu capable of producing an eutectic alloy on the Al wiring 3a, etc., Al and Cu are mutually diffused accordingly to be formed into the transition layer 4b, the diffusion preventive effect can be heightened. Furthermore, Pd and Mg can be used as the element for the surface layer 5.

Description

【発明の詳細な説明】 〔目 次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 ■第1.第2及び第5のの発明の実施例(第1図、第5
図) ■第1及び第3の発明の実施例(第2図、第6図) ■第4の発明の実施例(第3図、第4図、第7図) 発明の効果 〔概 要〕 半導体装置及びその製造方法に関し、更に詳しく言えば
、半導体装置の配線構造及びその製造方法に関し、 他に悪影響を及ぼさずに配線表面のストレスに起因する
マイグレーションやヒロックの発生ヲ抑制することがで
きる配線構造を有する半導体装置を提供することを目的
とし、 基板上のAl又はAlを主として含有する合金からなる
配線の少なくとも上表面にAl元素の拡散を防止する元
素を含む膜が形成されていることを含み構成する。
[Detailed Description of the Invention] [Table of Contents] Overview Industrial Field of Application Conventional Technology Problems to be Solved by the Invention Examples of Means and Effects for Solving the Problems ■First. Embodiments of the second and fifth inventions (Fig. 1, 5
(Fig.) ■Example of the first and third inventions (Fig. 2, Fig. 6) ■Example of the fourth invention (Fig. 3, Fig. 4, Fig. 7) Effect of the invention [Summary] Regarding a semiconductor device and its manufacturing method, more specifically, regarding a semiconductor device's wiring structure and its manufacturing method, there is a need for a wiring structure that can suppress the occurrence of migration and hillocks caused by stress on the wiring surface without adversely affecting others. For the purpose of providing a semiconductor device having a structure, a film containing an element that prevents diffusion of Al element is formed on at least the upper surface of a wiring made of Al or an alloy mainly containing Al on a substrate. Contain and compose.

〔産業上の利用分野〕[Industrial application field]

本発明は、半導体装置及びその製造方法に関し、更に詳
しく言えば、半導体装置の配線構造及びその製造方法に
関する。
The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a wiring structure of a semiconductor device and a method of manufacturing the same.

〔従来の技術〕 −CにAl配線又は41合金配線のエレクトロマイグレ
ーションは主としてAl原子の粒界拡散により起こるこ
とが知られている。従って、Al原子の粒界拡散を抑制
するため、Alと共晶合金をつくる金属元素Cu、Ti
、Pd、Mg等やAlと化合物をつくる元素Cr、C等
をAl配線又はAl合金配線に数%〜十数%程度添加す
る場合がある。これにより、粒界に存在する空位の数が
減少し、その結果粒界での拡散能が減少してエレクトロ
マイグレーションの寿命が改善される。
[Prior Art] It is known that electromigration of -C to Al wiring or 41 alloy wiring mainly occurs due to grain boundary diffusion of Al atoms. Therefore, in order to suppress the grain boundary diffusion of Al atoms, the metal elements Cu and Ti, which form eutectic alloys with Al, are
, Pd, Mg, etc., or elements such as Cr, C, etc. that form compounds with Al, may be added to the Al wiring or Al alloy wiring in an amount of several percent to ten-odd percent. This reduces the number of vacancies present at the grain boundaries, thereby reducing the diffusion ability at the grain boundaries and improving the electromigration lifetime.

また、エレクトロマイグレーションに起因してAl配線
又は41合金配線にヒロックが発生するのを防止するた
め、固い金属であるTi、Mo、W等の高融点金属膜で
Al配線又はAl合金配線を被覆し、配線の表面を機械
的に押さえるようにしている。
In addition, in order to prevent hillocks from occurring in the Al wiring or 41 alloy wiring due to electromigration, the Al wiring or Al alloy wiring is coated with a high melting point metal film such as hard metal Ti, Mo, or W. , the surface of the wiring is mechanically pressed.

(発明が解決しようとする課題〕 ところで、粒界拡散の抑制が行われた結果、配線を構成
するAl原子の表面拡散の影響が相対的に大きくなって
きた。これは、配線とこの配線を被覆するカバー絶縁膜
との間の熱的応力差に起因して配線の表面に歪みが生し
ることにより、表面層にAl原子の空位などの欠陥が生
し、その結果この空位を介してAl原子が動きやすくな
ることが原因している。従って、表面拡散を抑制するた
めには更に高濃度に抑制元素を添加して空位などの欠陥
を補償し、Al原子を動きにくくする必要がある。
(Problem to be Solved by the Invention) By the way, as a result of suppressing grain boundary diffusion, the influence of surface diffusion of Al atoms constituting wiring has become relatively large. Distortion occurs on the surface of the wiring due to the thermal stress difference between it and the cover insulating film, which causes defects such as vacancies of Al atoms in the surface layer, and as a result, This is caused by the Al atoms becoming more mobile. Therefore, in order to suppress surface diffusion, it is necessary to add a suppressing element at a higher concentration to compensate for defects such as vacancies and make it difficult for the Al atoms to move. .

しかし、例えばCu元素を増加すると配線形成のための
選択エツチングの際、オーバエツチングが顕著になると
いう問題がある。また、C元素を増加すると、電気抵抗
が増えるという問題がある。
However, there is a problem in that, for example, when the Cu element is increased, overetching becomes noticeable during selective etching for forming wiring. Furthermore, there is a problem in that increasing the C element increases electrical resistance.

また、Ti、Mo、W等の高融点金属膜で被覆してもこ
れらの膜はAl配線との密着性があまり良くないため、
A!配線のエレクトロマイグレーション自体は抑制でき
ず高融点金属膜の弱いところにヒqツクが形成される場
合があり、問題がある。
Furthermore, even if coated with a high melting point metal film such as Ti, Mo, or W, these films do not have very good adhesion to the Al wiring.
A! Electromigration of the wiring itself cannot be suppressed, and cracks may be formed in weak areas of the high-melting point metal film, which poses a problem.

そこで本発明は、このような従来の問題点に鑑みてなさ
れたものであって、他に悪影響を及ぼさずに配線表面の
ストレスに起因するマイグレーションやヒロックの発生
を抑制することができる配線構造を有する半導体装置を
提供することを目的とするものである。
The present invention has been made in view of these conventional problems, and provides a wiring structure that can suppress the occurrence of migration and hillocks caused by stress on the wiring surface without adversely affecting others. The object of the present invention is to provide a semiconductor device having the following characteristics.

〔課題を解決するための手段] 上記課題は、第1に、基板上のAl又はAlを主として
含有する合金からなる配線の少なくとも上表面にAl元
素の拡散を防止する元素を含む膜が形成されていること
を特徴とする半導体装置によって達成され、 第2に、第1の発明に記載の元素が銅(Cu)。
[Means for Solving the Problems] First, the above problems are such that a film containing an element that prevents diffusion of Al element is formed on at least the upper surface of a wiring made of Al or an alloy mainly containing Al on a substrate. Second, the element according to the first invention is copper (Cu).

パラジウム(Pd)又はマグネシウム(Mg)元素であ
ることを特徴とする半導体装置によって達成され、 第3に、第1の発明に記載の元素が炭素(C)又はクロ
ム(Cr)元素であることを特徴とする半導体装置によ
って達成され、 第4に、第1.第2又は第3の発明に記載のAl又は旧
を主として含有する合金からなる配線表面の膜が高融点
金属膜で被覆されていることを特徴とする半導体装置に
よって達成され、 第5に、基板表面に、Al又はAlを主として含有する
合金からなる配線を形成する工程と、前記配線の少なく
とも上表面に、Alと共晶合金をつくりうる金属からな
る金属膜を形成する工程と、前記金属膜及び前記配線を
加熱して、該金属及び該Alを相互拡散させ、該金属及
びAlからなる遷移層を形成する工程とを有する半導体
装置の製造方法によって達成される。
Achieved by a semiconductor device characterized in that the element is palladium (Pd) or magnesium (Mg), and thirdly, the element according to the first invention is carbon (C) or chromium (Cr). This is achieved by a semiconductor device having the following characteristics: Fourthly, firstly. Achieved by a semiconductor device characterized in that a film on a wiring surface made of an alloy mainly containing Al or aluminum according to the second or third invention is coated with a high melting point metal film, and fifth, a substrate. a step of forming a wiring made of Al or an alloy mainly containing Al on a surface; a step of forming a metal film made of a metal capable of forming a eutectic alloy with Al at least on the upper surface of the wiring; and a step of heating the wiring to interdiffuse the metal and the Al to form a transition layer made of the metal and Al.

〔作 用〕[For production]

第1の発明の半導体装置においては、AlAl又はAl
を主として含有する合金からなる配線の表面にAl元素
の拡散を防止する元素を含む膜が形成されている。従っ
て、カバー絶縁膜からの応力歪みによりAl配線等の表
面に生じる、配線を構成するAl元素の空位などの欠陥
を拡散防止元素で十分に補償することができる。これに
より、配線表面に配線元素の空位などの欠陥が生じてい
る場合でも、配線元素を動きにくくすることができるの
で、配線を構成するAl元素の表面拡散を防止すること
ができる。
In the semiconductor device of the first invention, AlAl or Al
A film containing an element that prevents diffusion of Al element is formed on the surface of the wiring made of an alloy mainly containing Al. Therefore, defects such as vacancies in the Al element constituting the wiring, which occur on the surface of the Al wiring etc. due to stress strain from the cover insulating film, can be sufficiently compensated for by the diffusion preventing element. As a result, even if a defect such as a vacancy in the wiring element occurs on the surface of the wiring, the wiring element can be made difficult to move, so that surface diffusion of the Al element constituting the wiring can be prevented.

また、拡散防止元素からなる膜が配線の表面にのみ局在
して形成されているので、従来と異なり、Al膜又は^
1合金膜自体の電気的及び化学的性質にはほとんど悪影
響を与えない。即ち、配線の形成の際、Al1lやAl
合金膜がオーバエツチングされたり、形成された配線の
電気抵抗が増加したりするのを防止することができる。
In addition, since the film made of a diffusion prevention element is formed locally only on the surface of the wiring, unlike the conventional method, an Al film or
1 has almost no adverse effect on the electrical and chemical properties of the alloy film itself. That is, when forming wiring, Al1l and Al
It is possible to prevent the alloy film from being overetched and from increasing the electrical resistance of the formed wiring.

そして、配線の表面はこの膜を介してカバー絶縁膜など
で被覆されるので、カバー絶縁膜などから配線に及ぼさ
れる応力はこの表面層により緩和されることができる。
Since the surface of the wiring is covered with a cover insulating film or the like via this film, the stress exerted on the wiring from the cover insulating film or the like can be alleviated by this surface layer.

以上のことから、Al配線又はAl合金配線自体の電気
的及び化学的性質にはほとんど悪影響を与えることなく
カバー絶縁膜などからのストレスに起因するエレクトロ
マイグレーションを抑制することができる。
From the above, electromigration caused by stress from the cover insulating film or the like can be suppressed without having almost any adverse effect on the electrical and chemical properties of the Al wiring or Al alloy wiring itself.

特に、第2の発明の半導体装置のように、配線の表面に
銅(Cu)、パラジウム(Pd)又はマグネシウム(M
g)元素を含む膜、及び第3の発明の半導体装置のよう
に炭素(C)又はクロム(Cr)元素を用いれば有効で
ある。
In particular, as in the semiconductor device of the second invention, copper (Cu), palladium (Pd), or magnesium (M
g) It is effective to use a film containing the element and carbon (C) or chromium (Cr) element as in the semiconductor device of the third invention.

また、第5の発明の半導体装置の製造方法によれば、A
l配線等の上にAtと共晶合金をつくりうる金属を形成
した後、AlとCuとを相互拡散して遷移層を形成して
いるので、より一層拡散防止効果が増す。
Further, according to the method for manufacturing a semiconductor device of the fifth invention, A
After forming a metal capable of forming a eutectic alloy with At on the L wiring etc., Al and Cu are interdiffused to form a transition layer, which further increases the diffusion prevention effect.

更に、第4の発明の半導体装置によれば、第1゜第2又
は第3の発明に記載の表面の膜の上をこれらの膜や絶縁
膜と密着性のよい高融点金属膜で被覆しているので、例
えばこの高融点金属膜をカバー絶縁膜などで被覆する場
合、この高融前金rIA膜によりカバー絶縁膜と配線と
の密着性が向上し、しかもこの高融点金属膜は固いので
、配線の元素の表面拡散やヒロックの発生をより−Nk
N実に抑制することができる。
Furthermore, according to the semiconductor device of the fourth invention, the surface film according to the first, second or third invention is coated with a high melting point metal film having good adhesion to these films or the insulating film. Therefore, for example, when covering this high melting point metal film with a cover insulating film, this high melting pre-metal RIA film improves the adhesion between the cover insulating film and the wiring, and since this high melting point metal film is hard, , to reduce the surface diffusion of wiring elements and the occurrence of hillocks.
N can be actually suppressed.

〔実施例〕〔Example〕

以下、第1〜第5の発明の実施例について図を参照しな
がら具体的に説明する。
Hereinafter, embodiments of the first to fifth inventions will be specifically described with reference to the drawings.

(+1第1.第2及び第5の発明の実施例第1図(d)
は、第1及び第2の発明の実施例の配線構造を有する半
導体装置の断面図である。
(+1 1st. Embodiment of the 2nd and 5th invention Fig. 1(d)
1 is a cross-sectional view of a semiconductor device having a wiring structure according to an embodiment of the first and second inventions.

同図において、1はSi基板、2はSi基板1上の5i
02膜で、これらが基板をtit;する。また、3aは
5i02膜2上の膜厚約1μmのAl配線、5はAl配
線3aの表面に形成されたAlと共晶合金をつくるnΔ
厚約200人の銅(Cu)膜4aと、Al配kX3aの
表面にCu元素を高濃度に含む遷移層とからなる表面層
(膜)、6はAl配線3aを保護するカバー絶縁膜とし
てのPSG膜である。
In the figure, 1 is a Si substrate, and 2 is a 5i on the Si substrate 1.
02 films, these tit; the substrate. In addition, 3a is an Al wiring with a thickness of about 1 μm on the 5i02 film 2, and 5 is nΔ which forms a eutectic alloy with Al formed on the surface of the Al wiring 3a.
A surface layer (film) consisting of a copper (Cu) film 4a with a thickness of approximately 200 mm and a transition layer containing a high concentration of Cu element on the surface of the Al wiring 3a, 6 serves as a cover insulating film to protect the Al wiring 3a. It is a PSG film.

このような第1及び第2の発明の実施例によれば、Al
配線3の表面にAlと共晶合金をつくるCu元素を高濃
度に含む表面層5が形成されているので、PSG膜6な
どからの応力歪みによりAl配線3aの表面に生じる、
配線を構成するAl元素の空位などの欠陥をCu元素で
十分に補償することができる。これにより、Al配線3
aの表面にAl元素の空位などの欠陥が生じている場合
でも、Al元素を動きにくくすることができるので、A
l元素の表面拡散を防止することができる。
According to such embodiments of the first and second inventions, Al
Since a surface layer 5 containing a high concentration of Cu element that forms a eutectic alloy with Al is formed on the surface of the wiring 3, stress strain from the PSG film 6 etc. occurs on the surface of the Al wiring 3a.
Defects such as vacancies in the Al element constituting the wiring can be sufficiently compensated for by the Cu element. As a result, the Al wiring 3
Even if there are defects such as vacancies in the Al element on the surface of a, it is possible to make the Al element difficult to move.
Surface diffusion of l elements can be prevented.

また、この高濃度層がAl配線3aの表面にのみ局在し
て形成されているので、従来と異なり、Al成膜3自 影響を与えない.即ち、Al配線3aの形成の際、Al
113がオーバエツチングされるのを防止することがで
きる。
Further, since this high concentration layer is formed locally only on the surface of the Al wiring 3a, unlike the conventional method, it does not affect the Al film 3 itself. That is, when forming the Al wiring 3a, Al
113 can be prevented from being overetched.

更に、Al配線3aの表面はこの表面の膜5を介してP
SG膜6などで被覆されるので、PSG膜6などからA
l配線3aに及ぼされる応力はこの表面の膜5により緩
和されることができる。
Furthermore, the surface of the Al wiring 3a is exposed to P through the film 5 on this surface.
Since it is covered with SG film 6 etc., A from PSG film 6 etc.
The stress exerted on the l wiring 3a can be alleviated by the film 5 on this surface.

以上のことから、Al配線3a自体の電気的及び化学的
性質にはほとんど悪影響を与えることなくPSG膜6な
どからのストレスに起因するAl元素のマイグレーショ
ンを抑制することができるだけでなく、電流によって生
じるエレクトロマイグレーシランも抑制することができ
る。
From the above, it is possible to not only suppress the migration of Al elements caused by stress from the PSG film 6, etc., without having almost any adverse effect on the electrical and chemical properties of the Al wiring 3a itself, but also to suppress the migration of Al elements caused by the stress from the PSG film 6, etc. Electromigration silanes can also be suppressed.

次に、第1図(a)〜(d)を参照しながら第1及び第
2の発明の実施例の配線構造を有する第5の発明の実施
例の半導体装置の製造方法について説明する。
Next, a method for manufacturing a semiconductor device according to an embodiment of the fifth invention having the wiring structure according to the embodiments of the first and second inventions will be described with reference to FIGS. 1(a) to 1(d).

同図(a)は、Si基板l上の5iOz膜2の上にAl
配線3aを形成する前の状態を示す断面図である。
In the same figure (a), Al is deposited on the 5iOz film 2 on the Si substrate l.
FIG. 3 is a cross-sectional view showing a state before forming wiring 3a.

まず、同図(b)に示すように、このSing膜2の上
にスパッタ法により膜厚約1lII11の添加物を含ま
ない純粋なAl膜3と膜厚約200人のCu膜4とを順
次形成する。
First, as shown in FIG. 2B, a pure Al film 3 containing no additives with a thickness of about 1lII11 and a Cu film 4 with a thickness of about 200% are sequentially deposited on this Sing film 2 by sputtering. Form.

次いで、ドライエツチング法により不図示のレジスト膜
をマスクとして選択的にこのAl膜3とCu膜4とを順
次エツチングし、Cu膜4aにより一表面が被覆された
Al配fI3aを形成する。次に、450 ’Cでアニ
ールしてAl元素とCu元素とを相互に拡散し、Al配
線3aの表面にCu元素を高濃度に含む遷移FJ4bを
形成する。ここにCu#4aと遷移層4bとで表面N5
が形成される。このようにして第1及び第2の発明の実
施例の配線の作成が完了する(同図(c))。
Next, the Al film 3 and the Cu film 4 are selectively etched in sequence by a dry etching method using a resist film (not shown) as a mask to form an Al film 3a whose one surface is covered with the Cu film 4a. Next, annealing is performed at 450'C to mutually diffuse the Al element and the Cu element to form a transition FJ4b containing a high concentration of the Cu element on the surface of the Al wiring 3a. Here, the surface N5 is formed by Cu#4a and the transition layer 4b.
is formed. In this way, the creation of the wiring in the embodiments of the first and second inventions is completed (FIG. 4(c)).

その後、同図(d)に示すように、カバー絶縁膜として
のPSG膜6をCVD法により形成し、半導体装置が完
成する。
Thereafter, as shown in FIG. 4D, a PSG film 6 as a cover insulating film is formed by CVD, and the semiconductor device is completed.

以上のように、第5の発明の実施例の半導体装置の製造
方法によれば、第1図(C)に示すように、Al配線3
8等の上にAlと共晶合金をつくりうるCuを形成した
後、AlとCuとを相互拡散して遷移層4bを形成して
いるので、より一層拡散防止効果が増す.これにより、
エレクトロマイグレーション抑制効果の向上を図ること
ができる。
As described above, according to the method of manufacturing a semiconductor device according to the fifth embodiment of the invention, as shown in FIG.
After Cu, which can form a eutectic alloy with Al, is formed on 8 etc., Al and Cu are interdiffused to form the transition layer 4b, which further increases the diffusion prevention effect. This results in
It is possible to improve the electromigration suppressing effect.

なお、第1.第2及び第5の発明の実施例では、Alと
共晶合金をつくる表面層5の元素としてCuを用いてい
るが、パラジウム(Pd)やマグネシウム(M g )
などを用いることもできる.また、配線材料として純A
lを用いているが、CuやSiなどを少量含むAl合金
を用いてもよい。
In addition, 1. In the embodiments of the second and fifth inventions, Cu is used as the element of the surface layer 5 that forms a eutectic alloy with Al, but palladium (Pd) or magnesium (M g )
You can also use In addition, pure A is used as a wiring material.
Al alloy containing a small amount of Cu, Si, etc. may also be used.

(2)第1及び第3の発明の実施例 第2図(d)は、第1及び第3の発明の実施例の配線構
造を有する半導体装置の断面図である。
(2) Embodiments of the first and third inventions FIG. 2(d) is a sectional view of a semiconductor device having the wiring structure of the embodiments of the first and third inventions.

同図において、lはSt基板、2はSi基板1上の5t
O1liで、これらが基板を構成する.また、7aは5
iOzll!2上の膜度約1μmのAl配線、8はAl
配線7aの表面に形成されたAlと化合物をつくる炭素
(C)元素を高濃度に含む厚さ約200人の表面71!
!(膜)、9はAl配線7aのカバー絶縁膜としてのP
SG膜である。
In the same figure, l is a St substrate, 2 is a 5t on a Si substrate 1.
In O1li, these constitute the substrate. Also, 7a is 5
iOzll! Al wiring with a film thickness of about 1 μm on 2, 8 is Al
A surface 71 with a thickness of about 200 people containing a high concentration of carbon (C) element that forms a compound with Al formed on the surface of the wiring 7a!
! (film), 9 is P as a cover insulating film for the Al wiring 7a.
It is an SG film.

次に、第2図(a)〜(d)を参照しながら第2の発明
の実施例の配線構造を有する半導体装置の製造方法につ
いて説明する。
Next, a method for manufacturing a semiconductor device having the wiring structure according to the second embodiment of the invention will be described with reference to FIGS. 2(a) to 2(d).

同図(a)は、Si基板1上の5iOz膜2の上ニA 
I配線7aを形成する前の状態を示す断面図である。
In the same figure (a), the upper part of the 5iOz film 2 on the Si substrate 1 is shown.
7 is a cross-sectional view showing a state before forming an I wiring 7a. FIG.

まず、同図(b)に示すように、このSiO□膜2の上
にスパッタ法により膜厚約1μmの^1膜3aを形成し
た後、バターニングする。
First, as shown in FIG. 4B, a ^1 film 3a having a thickness of about 1 μm is formed on the SiO□ film 2 by sputtering, and then buttered.

次いで、圧力を1 0−tTorrに調整した減圧室内
で平行平板電極の一方の電極上にSi基板lを載置する
。次いで、約10%のCI+4 、 Czlla又はC
Jzを含むArガスを導入して、室内の圧力を約5 m
Torrに保持した後、電極間に100 WのRFパワ
ーを印加してガスをイオン化するとともにイオン化した
炭素の粒子を電界により加速し、旧配線の表面及び両側
面に導入する。これにより、Al配線の表面及び両側面
にはCが高濃度に導入され、炭化された約200人の表
面N(膜)8が形威される。このようにして第1及び第
3の発明の実施例の配線の作成が完了する(同図(C)
)。
Next, the Si substrate 1 is placed on one of the parallel plate electrodes in a reduced pressure chamber whose pressure is adjusted to 10-tTorr. Then approximately 10% CI+4, Czlla or C
Introducing Ar gas containing Jz to reduce the pressure in the room to approximately 5 m.
After holding at Torr, RF power of 100 W is applied between the electrodes to ionize the gas, and the ionized carbon particles are accelerated by the electric field and introduced into the surface and both sides of the old wiring. As a result, carbon is introduced at a high concentration into the surface and both side surfaces of the Al wiring, and a carbonized surface N (film) 8 of approximately 200 layers is formed. In this way, the creation of the wiring in the embodiments of the first and third inventions is completed ((C) in the same figure).
).

その後、カバー絶縁膜としてのPSGWJ、9をCVD
法により形威し、半導体装置が完成する(同図(d))
After that, PSGWJ, 9 as a cover insulating film was deposited by CVD.
The process takes shape and the semiconductor device is completed ((d) in the same figure).
.

このような第1及び第3の発明の実施例によれば、Al
配線7aの表面にAlと化合物をつくるC元素を高濃度
に含む表面層8が形威されているので、PSGWX9か
らの応力歪みによりAl配線7aの表面に生じる、配線
を構成するAl元素の空位などの欠陥をC元素で十分に
補償することができる。これにより、Al配線7a表面
にAl元素の空位などの欠陥が生じている場合でも、A
l元素を動きにくくすることができるので、Al元素の
表面拡散を防止することができる。
According to such embodiments of the first and third inventions, Al
Since the surface layer 8 containing a high concentration of C element that forms a compound with Al is formed on the surface of the wiring 7a, vacancies in the Al element constituting the wiring occur on the surface of the Al wiring 7a due to stress strain from the PSGWX9. Defects such as these can be sufficiently compensated for by the C element. As a result, even if defects such as Al element vacancies occur on the surface of the Al wiring 7a, the
Since the Al element can be made difficult to move, surface diffusion of the Al element can be prevented.

また、この高濃度層がAl配線7aの表面にのみ局在し
て形成されているので、従来と異なり、Al膜自体の電
気的及び化学的性質にはほとんど悪影響を与えない。即
ち、Al配線7aの形成の際、形威されたAl配線7a
の電気抵抗が増加するのを防止することができる。
Moreover, since this high concentration layer is formed locally only on the surface of the Al wiring 7a, unlike the conventional method, it hardly affects the electrical and chemical properties of the Al film itself. That is, when forming the Al wiring 7a, the shaped Al wiring 7a
It is possible to prevent the electrical resistance from increasing.

更に、Al配線7aの表面はこの表面層8を介してps
c膜9などで被覆されるので、PSGIIIJ9などか
ら^1配置7aに及ぼされる応力はこの表面rfi8に
より緩和されることができる。
Furthermore, the surface of the Al wiring 7a is connected to ps via this surface layer 8.
Since it is covered with a c film 9 or the like, the stress exerted on the ^1 arrangement 7a from the PSGIIIJ9 or the like can be alleviated by this surface rfi8.

以上のことから、Al配線7a自体の電気的及び化学的
性質にはほとんど悪影響を与えることなくPSG膜9な
どからのストレスに起因するエレクトロマイグレーショ
ンを抑制することができる。
From the above, electromigration caused by stress from the PSG film 9 and the like can be suppressed without having almost any adverse effect on the electrical and chemical properties of the Al wiring 7a itself.

なお、第1及び第3の発明の実施例では、表面層8の元
素としてCを用いているが、クロム(Cr)などを用い
ることもできる。この場合はガスとして約5%のCr 
(Co) bを含むA「ガスを用い、基板を温度250
°Cに加熱した状態で、減圧室の圧力を10+Tarr
に保持して約150HのRFパワーによりプラズマ化し
、配線表面に導入する。
Note that in the embodiments of the first and third inventions, C is used as the element for the surface layer 8, but chromium (Cr) or the like may also be used. In this case, about 5% Cr as gas
(Co) Using A gas containing b, the substrate was heated to a temperature of 250℃.
While heated to °C, reduce the pressure in the vacuum chamber to 10+Tarr.
The plasma is maintained at a temperature of about 150 H to generate plasma, and the plasma is introduced onto the wiring surface.

また、配線材料として純Alを用いているが、CuやS
iなどを含むAl合金を用いてもよい。
In addition, although pure Al is used as the wiring material, Cu and S
An Al alloy containing i or the like may also be used.

(3)第4の発明の実施例 ■第4の発明の第1の実施例 第3図(d)は、第4の発明の第1の実施例の配線構造
を有する半導体装置の断面図である。
(3) Embodiment of the fourth invention ■First embodiment of the fourth invention FIG. 3(d) is a cross-sectional view of a semiconductor device having the wiring structure of the first embodiment of the fourth invention. be.

同図(d)において第1の発明の実施例と異なるところ
は表面層5とカバー絶縁膜としてのPSG膜6との間に
膜厚約200Åの高融点金属のチタン(T i ) G
10aを介在させていることである。
The difference from the embodiment of the first invention in FIG. 3D is that titanium (T i ) G, which is a high melting point metal, has a film thickness of about 200 Å between the surface layer 5 and the PSG film 6 as a cover insulating film.
10a is interposed therebetween.

同図(d)において、第1図(d)と同じ符号で示すも
のは第1図(d)と同じものを示す。
In FIG. 1(d), the same reference numerals as in FIG. 1(d) indicate the same components as in FIG. 1(d).

次に、第3図(a)〜(d)を参照しながら第3の発明
の実施例の配線構造を有する半導体装置の製造方法につ
いて説明する。
Next, a method for manufacturing a semiconductor device having a wiring structure according to a third embodiment of the invention will be described with reference to FIGS. 3(a) to 3(d).

同図(a)は、Si基板1上の3iOz膜2の上にAl
配線3aを形成する前の状態を示す断面図で、St基板
1とStag膜2とが基板を構成する。
In the same figure (a), Al is deposited on the 3iOz film 2 on the Si substrate 1.
This is a cross-sectional view showing a state before wiring 3a is formed, and the St substrate 1 and the Stag film 2 constitute a substrate.

まず、同図(b)に示すように、この5iOz膜2の上
にスパッタ法により膜厚約lμ−のAl膜3と膜厚約2
(1(lλのCuH14とPi厚約1000λのT t
 M IOとを順次形成する。
First, as shown in the figure (b), on this 5iOz film 2, an Al film 3 with a film thickness of about 1 μ- and a film thickness of about 2
(1(lλ of CuH14 and Pi thickness of about 1000λ T t
M IO are sequentially formed.

次いで、ドライエツチング法により不図示のレジスト膜
をマスクとして選択的にこのTi膜10とCu膜4とA
l13とを順次エツチングし、Cu114 a /T 
i F!10aにより一表面が被覆されたAl配線3a
を形威する。次に、温度450 ’CでアニールしてA
lとCuとを相互に拡散し、Al配線30表面にCuを
高濃度に含む遷移層4bを形成すると、Cu膜4aai
lj移層4bとで表面層(膜)5が形威される。このよ
うにして第4の発明の第1の実施例の配線の作成が完了
する(同図(C))。
Next, using a resist film (not shown) as a mask, the Ti film 10, Cu film 4, and A are selectively etched by dry etching.
Cu114 a /T
iF! Al wiring 3a whose one surface is covered with 10a
to give form to. Next, annealing at a temperature of 450'C
When L and Cu are mutually diffused to form a transition layer 4b containing a high concentration of Cu on the surface of the Al wiring 30, the Cu film 4aai
A surface layer (film) 5 is formed with the lj transfer layer 4b. In this way, the creation of the wiring of the first embodiment of the fourth invention is completed ((C) in the same figure).

その後、同図(d)に示すように、カバー絶縁膜として
のPSG膜11をCVD法により形威し、半導体装置が
充放する。
Thereafter, as shown in FIG. 4(d), the PSG film 11 as a cover insulating film is formed by the CVD method, and the semiconductor device is charged.

このような第4の発明の第1の実施例によれば、第1の
発明の実施例に記載の表面N5の上をこの表面N5やp
sc膜5と密着性のよいTi1llOaで被覆している
ので、このTi膜10aを介してPSG#11とAl配
線3aとの密着性が向上し、しかもこのTi1llOa
は固いので、Al元素の表面拡散やヒロックの発生をよ
り一層確実に抑制することができる。
According to the first embodiment of the fourth invention, the surface N5 described in the embodiment of the first invention is
Since it is coated with Ti1llOa which has good adhesion to the sc film 5, the adhesion between PSG #11 and the Al wiring 3a is improved through this Ti film 10a, and this Ti1llOa
Since it is hard, it is possible to more reliably suppress the surface diffusion of the Al element and the formation of hillocks.

なお、上記の第1の実施例では、表面層5に含まれる元
素として第2の発明の実施例のCu元素を用いているが
、第3の発明の実施例のC元素等を用いてもよい。
In addition, in the above-mentioned first embodiment, the Cu element of the embodiment of the second invention is used as the element contained in the surface layer 5, but even if the C element of the embodiment of the third invention etc. is used. good.

また、高融点金属膜の材料としてTiを用いているが、
ジルコニウム(Zr)、ハフニウム(Hf)。
In addition, Ti is used as a material for the high melting point metal film, but
Zirconium (Zr), hafnium (Hf).

タングステン(W)など他の高融点金属を用いることが
できる。
Other high melting point metals such as tungsten (W) can be used.

■第4の発明の第2の実施例 第1の実施例のCu元素を含む表面層5と高融点金属膜
としてのTi#10aとの2層膜の代わりにCu−Ti
混合膜を用いることもできる。
■Second embodiment of the fourth invention Instead of the two-layer film of the surface layer 5 containing the Cu element and Ti#10a as the high melting point metal film of the first embodiment, Cu-Ti was used.
Mixed membranes can also be used.

この場合、配線の作成方法の一例を第4図(a)〜(d
)を参照しながら次に説明する。
In this case, an example of how to create the wiring is shown in Figures 4(a) to (d).
) will be explained next.

即ち、同図(a)に示すように、Si基板l上に5i0
8Wl!2を形成する。なお、これらが基板を横取する
That is, as shown in Figure (a), 5i0
8Wl! form 2. Note that these commands steal the board.

次いで、同図(b)に示すように、5iotl192の
上に膜厚約1μmのAl膜3を形成後、Cu−Tiのタ
ーゲットを用いたスパッタ法によりAl膜3の上に膜厚
約1000人のCu−Ti混合11912を形成する。
Next, as shown in the same figure (b), after forming an Al film 3 with a thickness of about 1 μm on the 5iotl 192, a film with a thickness of about 1000 μm was formed on the Al film 3 by sputtering using a Cu-Ti target. A Cu-Ti mixture 11912 is formed.

次に、Al膜3とCu−Ti混合膜12とを同一のパタ
ーンでパターニングした後、加熱処理を行い、Cu、T
iとAlとを相互拡散し、Al配線3aとCu−Ti混
合膜12aとの界面にCuやTiを含む遷移層12bを
形成する。Cu−Ti混合膜12aと遷移層12bとが
表面層(膜)13となる(同図(C))。
Next, after patterning the Al film 3 and the Cu-Ti mixed film 12 in the same pattern, heat treatment is performed to
i and Al are mutually diffused to form a transition layer 12b containing Cu and Ti at the interface between the Al wiring 3a and the Cu--Ti mixed film 12a. The Cu--Ti mixed film 12a and the transition layer 12b become the surface layer (film) 13 (FIG. 3(C)).

その後、同図(d)に示すように、カバー絶縁膜として
のPSGS生膜を形成すると半導体装置が完成する。
Thereafter, as shown in FIG. 3(d), a PSGS raw film is formed as a cover insulating film, and the semiconductor device is completed.

以上のように、第4の発明の第2の実施例によれば、C
u−Ti混合膜12aを形成し、続いて、加熱処理を行
い、Cu、TtとAlとを相互拡散させているので、高
濃度のCuやTiによりAl配線3a表面のAl元素の
空位などの欠陥が十分に補償され、Al元素の表面拡散
を抑制できる。しかも、Cu−Ti混合膜12aのTi
によりPSGS生膜とAl配線3aとの密着性を向上す
ることができるので、−層良<Al元素の表面拡散を抑
制できるとともにヒロックの発生を抑制することができ
る。
As described above, according to the second embodiment of the fourth invention, C
Since the u-Ti mixed film 12a is formed and then heat-treated to cause Cu, Tt, and Al to interdiffuse, the high concentration of Cu and Ti prevents vacancies in the Al element on the surface of the Al wiring 3a. Defects are sufficiently compensated and surface diffusion of Al element can be suppressed. Moreover, the Ti of the Cu-Ti mixed film 12a
Since it is possible to improve the adhesion between the PSGS raw film and the Al wiring 3a, it is possible to suppress the surface diffusion of the Al element and to suppress the occurrence of hillocks.

次に、Cu−Ti混合膜そのもののマイグレーションに
対する寿命を確認するために試験を行った。
Next, a test was conducted to confirm the lifetime of the Cu-Ti mixed film itself against migration.

試験用サンプルとして、5iOdt!i上に幅2μm。As a test sample, 5iOdt! Width 2 μm on i.

長さ2mm、合計膜厚1μmのCu−Ti混合膜/Ti
N膜/W膜の多層膜を形成した後、PSG膜を被覆した
ものを用いた。なお、比較のため、Al合金配線(Cu
2%含有)も同時に試験した。
Cu-Ti mixed film/Ti with a length of 2 mm and a total film thickness of 1 μm
A multilayer film of N film/W film was formed and then coated with a PSG film. For comparison, Al alloy wiring (Cu
2% content) was also tested at the same time.

試験条件は電流密度5X10’ A/cm” 、温度2
50°Cとした。
Test conditions were current density 5 x 10'A/cm" and temperature 2.
The temperature was 50°C.

誌験結果を第5図に示す、同図において寿命は配線が電
気的に開放になった時点を表し、時間を単位とする。不
良率は全サンプル数に対する累積不良数で表している。
The experimental results are shown in FIG. 5. In the figure, the life span represents the point in time when the wiring becomes electrically open, and is expressed in units of time. The defect rate is expressed as the cumulative number of defects relative to the total number of samples.

同図によれば、Cu−Ti混合膜そのもののマイグレー
ションに対する寿命は従来の場合と比較して約2桁も向
上することが111認された。これにより、第4の発明
の第2の実施例の配線構造に適用した場合でも、旧の表
面層は高濃度のCuやTiによりAl元素の拡散が抑制
されているので、Cu−Ti混合膜の場合とほぼ同等の
寿命を有するものと考えることができる。
According to the figure, it was found that the lifespan of the Cu--Ti mixed film itself against migration was improved by about two orders of magnitude compared to the conventional case. As a result, even when applied to the wiring structure of the second embodiment of the fourth invention, the diffusion of Al element in the old surface layer is suppressed by the high concentration of Cu and Ti, so the Cu-Ti mixed film It can be considered to have almost the same lifespan as the case of .

なお、上記の第1.第2及び第4の発明の実施例におい
て、第1図(C)、第3図(c)及び第4図(c)に示
すように、加熱処理を行っているが、この加熱処理は省
略することもできる。
In addition, the above 1. In the embodiments of the second and fourth inventions, heat treatment is performed as shown in FIG. 1(C), FIG. 3(c), and FIG. 4(c), but this heat treatment is omitted. You can also.

〔発明の効果〕〔Effect of the invention〕

以上のように、第1〜第3の発明の半導体装置によれば
、旧配線等の表面に形成された膜に含まれるAl元素の
拡散を防止する元素としての銅(Cu)パラジウム(P
d)又はマグネシウム(Mg)元素、及び炭素(C)、
クロム(Cr)元素により、Al配線等を構成する元素
の空位などの欠陥を十分に補償することができるので、
カバー絶縁膜などからの応力歪みにより生しる配線元素
の空位に起因する配線元素の表面拡散を抑制することが
できる。
As described above, according to the semiconductor device of the first to third inventions, copper (Cu), palladium (P
d) or magnesium (Mg) element, and carbon (C),
The chromium (Cr) element can sufficiently compensate for defects such as vacancies in elements constituting Al wiring, etc.
Surface diffusion of wiring elements caused by vacancies in the wiring elements caused by stress strain from the cover insulating film or the like can be suppressed.

また、拡散防止元素からなる膜が配線の表面にのみ局在
して形成されることができるので、従来と異なり、配線
自体の電気的及び化学的性質にはほとんど悪影響を与え
ない。
Further, since the film made of the diffusion-preventing element can be formed locally only on the surface of the wiring, it has almost no adverse effect on the electrical and chemical properties of the wiring itself, unlike the conventional method.

更に、配線の表面はこの膜を介してカバー絶縁膜などで
被覆されるので、カバー絶縁膜などから配線に及ぼされ
る応力はこの表面の膜により緩和される。
Further, since the surface of the wiring is covered with a cover insulating film or the like via this film, the stress exerted on the wiring from the cover insulating film or the like is alleviated by this surface film.

以上のことから、Al配線又はAl合金配配線体の電気
的及び化学的性質にはほとんど悪影響を与えることなく
カバー絶縁膜などからのストレスに起因するエレクトロ
マイグレーションを抑制することができる。
From the above, electromigration caused by stress from the cover insulating film or the like can be suppressed with almost no adverse effect on the electrical and chemical properties of the Al wiring or Al alloy wiring body.

また、第5の発明の半導体装置の製造方法によれば、旧
配線等の上にAlと共晶合金をつくりうる金属を形成し
た後、AlとCuとを相互拡散して遷移層を形成してい
るので、より一層マイグレーション抑制効果を増すこと
ができる。
Further, according to the method for manufacturing a semiconductor device of the fifth invention, a metal capable of forming a eutectic alloy with Al is formed on the old wiring, and then Al and Cu are interdiffused to form a transition layer. Therefore, the migration suppression effect can be further increased.

更に、第4の発明の半導体装置によれば、第1〜第3の
発明に記載の配線表面の膜の上を、これらの膜や絶縁膜
と密着性のよい高融点金属膜で被覆しているので、例え
ばこの高融点金属膜をカバー絶縁膜などで被覆する場合
、この高融点金属膜を介してカバー絶縁膜と配線との密
着性が向上し、しかも高融点金属膜は固いので、表面拡
散やヒロックの発生をより一層確実に抑制することがで
きる。
Furthermore, according to the semiconductor device of the fourth invention, the film on the wiring surface according to the first to third inventions is coated with a high melting point metal film that has good adhesion to these films and the insulating film. For example, when this high melting point metal film is covered with a cover insulating film, the adhesion between the cover insulating film and the wiring is improved through the high melting point metal film, and since the high melting point metal film is hard, the surface Diffusion and the occurrence of hillocks can be suppressed more reliably.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、第1.第2及び第5の発明の実施例の配線構
造を有する半導体装置の製造方法を説明する断面図、 第2図は、第1及び第3の発明の実施例の配線構造を有
する半導体装置の製造方法を説明する断面図、 第3図は、第4の発明の第1の実施例の配線構造を有す
る半導体装置の製造方法を説明する断面図、 第4図は、第4の発明の第2の実施例の配線構造を有す
る半導体装置の製造方法を説明する断面図、 第5図は、第4の発明の第2の実施例のCuTi混合膜
のマイグレーションに対する寿命比較図である。 〔符号の説明〕 l・・・Si基板、 2・・・SiO□膜、 3・・・Al膜、 3a、7a・・・Al配線、 4.48・・・Cu膜、 4b、12b・・・遷移層、 5.8.13・・・表面層(膜)、 6.9,11.14・・・PSG膜、 10 、10a ”4i19j、 12 、12 a−Cu−Ti混合膜。
Figure 1 shows 1. A cross-sectional view illustrating a method for manufacturing a semiconductor device having wiring structures according to embodiments of the second and fifth inventions. FIG. 3 is a sectional view illustrating a method for manufacturing a semiconductor device having a wiring structure according to the first embodiment of the fourth invention; FIG. FIG. 5 is a cross-sectional view illustrating a method for manufacturing a semiconductor device having the wiring structure of the fourth embodiment. FIG. 5 is a life comparison diagram of the CuTi mixed film of the second embodiment of the fourth invention with respect to migration. [Explanation of symbols] 1...Si substrate, 2...SiO□ film, 3...Al film, 3a, 7a...Al wiring, 4.48...Cu film, 4b, 12b... - Transition layer, 5.8.13... Surface layer (film), 6.9,11.14... PSG film, 10, 10a''4i19j, 12, 12 a-Cu-Ti mixed film.

Claims (5)

【特許請求の範囲】[Claims] (1)基板上のAl又はAlを主として含有する合金か
らなる配線の少なくとも上表面にAl元素の拡散を防止
する元素を含む膜が形成されていることを特徴とする半
導体装置。
(1) A semiconductor device characterized in that a film containing an element that prevents diffusion of Al element is formed on at least the upper surface of a wiring made of Al or an alloy mainly containing Al on a substrate.
(2)請求項1記載の元素が銅(Cu)、パラジウム(
Pd)又はマグネシウム(Mg)元素であることを特徴
とする半導体装置。
(2) The element according to claim 1 is copper (Cu), palladium (
A semiconductor device characterized in that the element is Pd) or magnesium (Mg).
(3)請求項1記載の元素が炭素(C)又はクロム(C
r)元素であることを特徴とする半導体装置。
(3) The element according to claim 1 is carbon (C) or chromium (C).
r) A semiconductor device characterized by being an element.
(4)請求項1、請求項2又は請求項3記載のAl又は
Alを主として含有する合金からなる配線表面の膜が高
融点金属膜で被覆されていることを特徴とする半導体装
置。
(4) A semiconductor device characterized in that a film on a wiring surface made of Al or an alloy mainly containing Al according to claim 1, claim 2, or claim 3 is coated with a high melting point metal film.
(5)基板表面に、Al又はAlを主として含有する合
金からなる配線を形成する工程と、 前記配線の少なくとも上表面に、Alと共晶合金をつく
りうる金属からなる金属膜を形成する工程と、 前記金属膜及び前記配線を加熱して、該金属及び該Al
を相互拡散させ、該金属及びAlからなる遷移層を形成
する工程とを有する半導体装置の製造方法。
(5) forming a wiring made of Al or an alloy mainly containing Al on the substrate surface; and forming a metal film made of a metal that can form a eutectic alloy with Al on at least the upper surface of the wiring; , by heating the metal film and the wiring, the metal and the Al
A method for manufacturing a semiconductor device, comprising the step of interdifusing the metal and Al to form a transition layer made of the metal and Al.
JP5452290A 1990-03-05 1990-03-05 Semiconductor device and manufacture thereof Pending JPH03255632A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5452290A JPH03255632A (en) 1990-03-05 1990-03-05 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5452290A JPH03255632A (en) 1990-03-05 1990-03-05 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH03255632A true JPH03255632A (en) 1991-11-14

Family

ID=12972990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5452290A Pending JPH03255632A (en) 1990-03-05 1990-03-05 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH03255632A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5527739A (en) * 1993-12-23 1996-06-18 Motorola, Inc. Process for fabricating a semiconductor device having an improved metal interconnect structure
KR20010004712A (en) * 1999-06-29 2001-01-15 김영환 Method of forming a matal wiring in a semiconductor
JP2005322882A (en) * 2004-05-10 2005-11-17 Hynix Semiconductor Inc Method of manufacturing metal wiring of semiconductor element using low-temperature barrier metal layer
JP2015092589A (en) * 2009-11-06 2015-05-14 株式会社半導体エネルギー研究所 Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5527739A (en) * 1993-12-23 1996-06-18 Motorola, Inc. Process for fabricating a semiconductor device having an improved metal interconnect structure
KR20010004712A (en) * 1999-06-29 2001-01-15 김영환 Method of forming a matal wiring in a semiconductor
JP2005322882A (en) * 2004-05-10 2005-11-17 Hynix Semiconductor Inc Method of manufacturing metal wiring of semiconductor element using low-temperature barrier metal layer
JP2015092589A (en) * 2009-11-06 2015-05-14 株式会社半導体エネルギー研究所 Semiconductor device
US10002949B2 (en) 2009-11-06 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
KR100204082B1 (en) Thin film multi-layer oxygen diffusion barrier consisting of aluminum on refractory metal
JP3599199B2 (en) Method for manufacturing semiconductor device having multilayer wiring
JP4729661B2 (en) Aluminum layer free from hillocks and method for forming the same
US7939421B2 (en) Method for fabricating integrated circuit structures
JP2003092271A (en) Semiconductor device and method of manufacturing the same
JP2534434B2 (en) Oxidation resistant compound and method for producing the same
JPH03255632A (en) Semiconductor device and manufacture thereof
JPH06310509A (en) Wiring structure of semiconductor integrated circuit
JPH11312681A (en) Semiconductor device and manufacture thereof
US5998297A (en) Method of etching copper or copper-doped aluminum
JPS60119755A (en) Semiconductor integrated circuit device with multilayered wiring
JP3495034B1 (en) Method for manufacturing semiconductor device
JPH04350937A (en) Treatment of copper wiring
CA1058330A (en) Process for depositing conductive layers on substrates
JPH05175157A (en) Method for forming titanium compound film
JPH0140511B2 (en)
JPH01107558A (en) Manufacture of thin metal film wiring
JPH02260535A (en) Manufacture of semiconductor device
JPH09289212A (en) Laminated wiring of semiconductor device and its fabrication method
JPH05259108A (en) Oxygen-doped titanium nitride film and its manufacture
JPH06275622A (en) Manufacture of wiring structure
JPH06326102A (en) Semiconductor device and its manufacture
JPH06112202A (en) Production of semiconductor device
JPH06163544A (en) Wiring structure of semiconductor integrated circuit and fabrication thereof
JP4325560B2 (en) Method for forming aluminum wiring