JPH0324695B2 - - Google Patents
Info
- Publication number
- JPH0324695B2 JPH0324695B2 JP57202945A JP20294582A JPH0324695B2 JP H0324695 B2 JPH0324695 B2 JP H0324695B2 JP 57202945 A JP57202945 A JP 57202945A JP 20294582 A JP20294582 A JP 20294582A JP H0324695 B2 JPH0324695 B2 JP H0324695B2
- Authority
- JP
- Japan
- Prior art keywords
- stack
- called
- procedure
- argument
- parent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 36
- 239000000470 constituent Substances 0.000 claims description 4
- 238000007796 conventional method Methods 0.000 description 3
- 101150022075 ADR1 gene Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101100490566 Arabidopsis thaliana ADR2 gene Proteins 0.000 description 1
- 102100027217 CD82 antigen Human genes 0.000 description 1
- 101100388220 Caenorhabditis elegans adr-2 gene Proteins 0.000 description 1
- 101100166631 Homo sapiens CD82 gene Proteins 0.000 description 1
- 101100269260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH2 gene Proteins 0.000 description 1
- 101100364863 Solanum lycopersicum SAR2 gene Proteins 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4482—Procedural
- G06F9/4484—Executing subprograms
- G06F9/4486—Formation of subprogram jump address
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は或る手続きが呼ばれる起動されるごと
に、そのための必要なAUTOMATIC（自動的）
属性の領域としてスタツクが次々とプツシユダウ
ンして生成されるシステムに好適するスタツク制
御方式に関する。
に、そのための必要なAUTOMATIC（自動的）
属性の領域としてスタツクが次々とプツシユダウ
ンして生成されるシステムに好適するスタツク制
御方式に関する。
ALGOLやPL／Ｉ言語で記述されたプログラ
ム群を実行時のように、単純変数、配列名、ラベ
ル変数等のデータ部のメモリ領域割付けが
STATIC（静的）ではなく、その手続きが呼ばれ
たときにスタツクが生成されてその中に割付けら
れるようなAUTOMATIC属性の概念がある。こ
の場合、通常その手続きが呼ばれて起動されるご
とに、そのための必要なAUTOMATIC属性の領
域としてスタツクが次々とプツシユダウンして生
成される。そして、呼ばれた側から呼んだ側へコ
ントロールが戻るごとにスタツクは順次ポツプア
ツプされる。今、上記呼ばれた側の手続きにより
生成されたスタツクをSYとすると、当該スタツ
クSYは現在活動中のカレントスタツクとなる。
このとき、呼んだ側の手続きにより生成されてい
るスタツクSXはカレントスタツクSYからみて親
スタツクとなる。この関係において手続き間での
アーギユメント（引き数）の受渡しは、通常、呼
んだ手続き側でスタツクSX内でのｎ（ｎは可変）
個のAUTOMATIC属性の実アドレスADR１，
ADR２，…ADRoを求めてそれらを順次第１図
に示される如く（主メモリ内の）アーギユメント
リストに格納する一方、呼ばれた手続き側では当
該アーギユメントリストに基づいて対応するパラ
メータを参照することによつて行なわれる。
ム群を実行時のように、単純変数、配列名、ラベ
ル変数等のデータ部のメモリ領域割付けが
STATIC（静的）ではなく、その手続きが呼ばれ
たときにスタツクが生成されてその中に割付けら
れるようなAUTOMATIC属性の概念がある。こ
の場合、通常その手続きが呼ばれて起動されるご
とに、そのための必要なAUTOMATIC属性の領
域としてスタツクが次々とプツシユダウンして生
成される。そして、呼ばれた側から呼んだ側へコ
ントロールが戻るごとにスタツクは順次ポツプア
ツプされる。今、上記呼ばれた側の手続きにより
生成されたスタツクをSYとすると、当該スタツ
クSYは現在活動中のカレントスタツクとなる。
このとき、呼んだ側の手続きにより生成されてい
るスタツクSXはカレントスタツクSYからみて親
スタツクとなる。この関係において手続き間での
アーギユメント（引き数）の受渡しは、通常、呼
んだ手続き側でスタツクSX内でのｎ（ｎは可変）
個のAUTOMATIC属性の実アドレスADR１，
ADR２，…ADRoを求めてそれらを順次第１図
に示される如く（主メモリ内の）アーギユメント
リストに格納する一方、呼ばれた手続き側では当
該アーギユメントリストに基づいて対応するパラ
メータを参照することによつて行なわれる。
しかし、上述した実アドレスADR１，ADR
２，…ADRoを求めるためには、AUTOMATIC
属性のアーギユメントの対応するスタツクの先頭
アドレスからのオフセツトをロードレジスタ命令
により、いつたんレジスタにロードし、しかる後
当該レジスタの内容と上記先頭アドレスとにより
実アドレスADRiを求めてストア命令により主メ
モリ内のアーギユメントリスト（第１図参照）に
格納する処理をｎ個のアーギユメントについて繰
り返し行なわなければならない。またパラメータ
参照時には上記主メモリ内のアーギユメントリス
トをアクセスして実アドレスADRiを得なければ
ならない。すなわち、従来方式では、データ変数
のメモリを動的に管理するプログラムの実行環境
においてはメモリアクセス上のオーバヘツドが大
きく、再帰的（リカーシブル）に何度も呼ばれる
ような場合にはメモリ効率や処理効率が低下する
欠点があつた。
２，…ADRoを求めるためには、AUTOMATIC
属性のアーギユメントの対応するスタツクの先頭
アドレスからのオフセツトをロードレジスタ命令
により、いつたんレジスタにロードし、しかる後
当該レジスタの内容と上記先頭アドレスとにより
実アドレスADRiを求めてストア命令により主メ
モリ内のアーギユメントリスト（第１図参照）に
格納する処理をｎ個のアーギユメントについて繰
り返し行なわなければならない。またパラメータ
参照時には上記主メモリ内のアーギユメントリス
トをアクセスして実アドレスADRiを得なければ
ならない。すなわち、従来方式では、データ変数
のメモリを動的に管理するプログラムの実行環境
においてはメモリアクセス上のオーバヘツドが大
きく、再帰的（リカーシブル）に何度も呼ばれる
ような場合にはメモリ効率や処理効率が低下する
欠点があつた。
本発明は上記事情に鑑みてなされたものでその
目的は、AUTOMATIC変数のみからなるアーギ
ユメントの受渡し、およびそのパラメータの参照
時におけるメモリ効率および処理効率の向上が図
れるスタツク制御方式を提供することにある。
目的は、AUTOMATIC変数のみからなるアーギ
ユメントの受渡し、およびそのパラメータの参照
時におけるメモリ効率および処理効率の向上が図
れるスタツク制御方式を提供することにある。
本発明は固定長のスタツクアーギユメントレジ
スタを設け、或る手続きの呼び出し時において呼
び出し側のスタツク（親スタツク）中のｎ個の
AUTOMATIC属性のアーギユメントの当該スタ
ツクの先頭アドレスからのオフセツト値を、これ
らｎ個のオフセツト値の中の最大オフセツト値を
表現可能なビツト長ｍにそれぞれ整合して連結し
て上記スタツクアーギユメントレジスタにロード
するようにしたものである。また本発明は、呼ば
れた手続き内でのパラメータ参照のために、対応
する親スタツクの先頭アドレスと上記スタツクア
ーギユメントレジスタのｉ（ｉ＝１〜ｎ）番目の
オフセツト値とにより上記親スタツク中のｉ番目
のパラメータの実アドレスを得るようにしてい
る。
スタを設け、或る手続きの呼び出し時において呼
び出し側のスタツク（親スタツク）中のｎ個の
AUTOMATIC属性のアーギユメントの当該スタ
ツクの先頭アドレスからのオフセツト値を、これ
らｎ個のオフセツト値の中の最大オフセツト値を
表現可能なビツト長ｍにそれぞれ整合して連結し
て上記スタツクアーギユメントレジスタにロード
するようにしたものである。また本発明は、呼ば
れた手続き内でのパラメータ参照のために、対応
する親スタツクの先頭アドレスと上記スタツクア
ーギユメントレジスタのｉ（ｉ＝１〜ｎ）番目の
オフセツト値とにより上記親スタツク中のｉ番目
のパラメータの実アドレスを得るようにしてい
る。
〔発明の実施例〕
以下、本発明の一実施例を図面を参照して説明
する。第２図は主メモリ（図示せず）内に置かれ
るスタツク領域２０の構造並びに要部ハードウエ
アブロツクを示すものであり、カレントスタツク
がSYである状態である。このスタツクSYは或る
手続きが呼ばれて起動され、当該手続きにより生
成されるスタツクである。SXは上記或る手続き
を呼んだ側の手続きにより生成されたスタツクで
あり、カレントスタツクSYからみて親スタツク
となつている。HDX，HDYはそれぞれスタツク
SX，SYのスタツクヘツダである。スタツクヘツ
ダHDX，HDYはスタツクが順次生成されたり消
滅したりする際のコントロールに必要な情報部で
あり、手続き間のコントロールに必要な情報を有
している。この情報としては、親スタツクの先頭
アドレス、更には親スタツク用の後述するスタツ
クアーギユメントレジスタ情報などがある。Ｃは
カレントスタツクSYの先頭アドレスであり、ス
タツクポインタ（以下、SPと称する）２１によ
つて示される。Ｓは親スタツクSXの先頭アドレ
スであり、スタツクSY内のスタツクヘツダHDY
の一部で示される。Riは親スタツクSX内で割付
けられたｎ個のAUTOMATIC属性のアーギユメ
ントのうちｉ（ｉ＝１、２、…ｎ）番目のアーギ
ユメントの（スタツクSXの先頭アドレスＳから
の）オフセツトである。
する。第２図は主メモリ（図示せず）内に置かれ
るスタツク領域２０の構造並びに要部ハードウエ
アブロツクを示すものであり、カレントスタツク
がSYである状態である。このスタツクSYは或る
手続きが呼ばれて起動され、当該手続きにより生
成されるスタツクである。SXは上記或る手続き
を呼んだ側の手続きにより生成されたスタツクで
あり、カレントスタツクSYからみて親スタツク
となつている。HDX，HDYはそれぞれスタツク
SX，SYのスタツクヘツダである。スタツクヘツ
ダHDX，HDYはスタツクが順次生成されたり消
滅したりする際のコントロールに必要な情報部で
あり、手続き間のコントロールに必要な情報を有
している。この情報としては、親スタツクの先頭
アドレス、更には親スタツク用の後述するスタツ
クアーギユメントレジスタ情報などがある。Ｃは
カレントスタツクSYの先頭アドレスであり、ス
タツクポインタ（以下、SPと称する）２１によ
つて示される。Ｓは親スタツクSXの先頭アドレ
スであり、スタツクSY内のスタツクヘツダHDY
の一部で示される。Riは親スタツクSX内で割付
けられたｎ個のAUTOMATIC属性のアーギユメ
ントのうちｉ（ｉ＝１、２、…ｎ）番目のアーギ
ユメントの（スタツクSXの先頭アドレスＳから
の）オフセツトである。
２２はスタツクアーギユメントレジスタ（以
下、SARと称する）である。SAR２２はＬビツ
ト長のレジスタである。SAR２２はｍビツト長
のレジスタ２２1〜２２oからなるレジスタ群とし
て使用される。ここで上記ｍはその手続き内での
スタツク中のAUTOMATIC属性をもつ変数が割
付けられているアーギユメントとして用いる最大
のオフセツト長を２進表現するのに必要な最小の
ビツト長（数）ｌ以上の値である。本実施例では
SAR２２を有効に使用するため上記ｍとしてｌ
を用いるようにしている。ｍ、ｎは手続きの呼び
出しごとに変え得るものである。SAR２２のレ
ジスタ２２1〜２２oには対応する手続き内でのス
タツク中のｎ個のアーギユメントの各オフセツト
が格納されるようになつている。カレントスタツ
クがSYである第２図の状態では、SAR２２には
親スタツクSX中のｎ個のアーギユメントの各オ
フセツトR1，R2，…Roが格納されている。
下、SARと称する）である。SAR２２はＬビツ
ト長のレジスタである。SAR２２はｍビツト長
のレジスタ２２1〜２２oからなるレジスタ群とし
て使用される。ここで上記ｍはその手続き内での
スタツク中のAUTOMATIC属性をもつ変数が割
付けられているアーギユメントとして用いる最大
のオフセツト長を２進表現するのに必要な最小の
ビツト長（数）ｌ以上の値である。本実施例では
SAR２２を有効に使用するため上記ｍとしてｌ
を用いるようにしている。ｍ、ｎは手続きの呼び
出しごとに変え得るものである。SAR２２のレ
ジスタ２２1〜２２oには対応する手続き内でのス
タツク中のｎ個のアーギユメントの各オフセツト
が格納されるようになつている。カレントスタツ
クがSYである第２図の状態では、SAR２２には
親スタツクSX中のｎ個のアーギユメントの各オ
フセツトR1，R2，…Roが格納されている。
次に本発明の一実施例の動作を第３図および第
４図のフローチヤートを参照して説明する。今、
或る手続きにおいてスタツク領域２０内にスタツ
クSXが生成されている状態で、当該手続きが別
の或る手続きを呼ぶものとする。この場合、スタ
ツクヘツダ作成ルーチンが起動される。このルー
チンにおいて、まずスタツクSYのスタツクヘツ
ダHDYが作成される（ステツプS1）。すなわち、
その時点のSP２１の内容（スタツクSXの先頭ア
ドレスＣ）、SAR２２の内容（スタツクSXの親
スタツク中の各アーギユメントの対応するオフセ
ツト）などがスタツクヘツダHDYに保存される。
このときSP２１の内容はスタツクヘツダHDYの
位置（すなわちスタツクSYの先頭アドレス）を
示すように更新されている。
４図のフローチヤートを参照して説明する。今、
或る手続きにおいてスタツク領域２０内にスタツ
クSXが生成されている状態で、当該手続きが別
の或る手続きを呼ぶものとする。この場合、スタ
ツクヘツダ作成ルーチンが起動される。このルー
チンにおいて、まずスタツクSYのスタツクヘツ
ダHDYが作成される（ステツプS1）。すなわち、
その時点のSP２１の内容（スタツクSXの先頭ア
ドレスＣ）、SAR２２の内容（スタツクSXの親
スタツク中の各アーギユメントの対応するオフセ
ツト）などがスタツクヘツダHDYに保存される。
このときSP２１の内容はスタツクヘツダHDYの
位置（すなわちスタツクSYの先頭アドレス）を
示すように更新されている。
次に、（上記呼ぶ側の手続き内で生成された）
スタツクSX中のｎ個のアーギユメントの中で最
大オフセツトの構成ビツト長ｍ（この例では最大
オフセツト長を２進表現するのに必要な最小のビ
ツト長）と、アーギユメントの個数ｎを抽出する
（ステツプS2）。次にｍ×ｎで示されるビツト長
がSAR２２の構成ビツト長Ｌの範囲内であるか
否かの判定を行なう（ステツプS3）。このとき
NO判定であるば割込み出力となる。一方、YES
判定であればAUTOMATIC属性のｎ個のアーギ
ユメントの（スタツクSXの先頭アドレスＳから
の）各オフセツトR1，R2，…Roは一定の長さｍ
ビツトに整合されて連結され、しかる後SAR２
２のレジスタ２２1〜２２nに第２図に示されてい
るようにロードされる（ステツプS4）。このSAR
２２の内容は呼ばれた手続き内では一定で、かつ
常にアドレツサブルである。なお、上記オフセツ
トR1，R2，…Roはその手続に対応させて主メモ
リ内の或る領域に格納されているものである。
スタツクSX中のｎ個のアーギユメントの中で最
大オフセツトの構成ビツト長ｍ（この例では最大
オフセツト長を２進表現するのに必要な最小のビ
ツト長）と、アーギユメントの個数ｎを抽出する
（ステツプS2）。次にｍ×ｎで示されるビツト長
がSAR２２の構成ビツト長Ｌの範囲内であるか
否かの判定を行なう（ステツプS3）。このとき
NO判定であるば割込み出力となる。一方、YES
判定であればAUTOMATIC属性のｎ個のアーギ
ユメントの（スタツクSXの先頭アドレスＳから
の）各オフセツトR1，R2，…Roは一定の長さｍ
ビツトに整合されて連結され、しかる後SAR２
２のレジスタ２２1〜２２nに第２図に示されてい
るようにロードされる（ステツプS4）。このSAR
２２の内容は呼ばれた手続き内では一定で、かつ
常にアドレツサブルである。なお、上記オフセツ
トR1，R2，…Roはその手続に対応させて主メモ
リ内の或る領域に格納されているものである。
このようにして、スタツクヘツダ作成ルーチン
により、スタツクヘツダHDYが作成され、スタ
ツクSXのｎ個のアーギユメントの各オフセツト
R1〜RoがSAR２２に格納されると、或る手続き
が呼ばれる。この呼ばれた手続き内で、当該手続
きを呼んだ側のスタツクSX内で割付けられたｉ
番目のアーギユメント（パラメータ）を参照する
には、第４図のフローチヤートで示される手順が
必要となる。まず、カレントスタツクSY内のス
タツクヘツダHDYは保存されている親スタツク
SXの先頭アドレスＳを取り出す処理が行なわれ
る（ステツプS11）。次にSAR２２に格納されて
いるオフセツトR1〜Roのうちｉ番目のオフセツ
トRiを取り出す処理が行なわれる（ステツプ
S12）。各オフセツトR1〜Roは前述したようにそ
れぞれ一定のビツト長ｍに整合されたビツトパタ
ーン列の形でSAR２２に格納されており（第２
図参照）、したがつてSAR２２からｉ番目のオフ
セツトRiを取り出すこと（すなわちレジスタ２２
ｉの内容を取り出すこと）は容易に行なえる。次
にステツプS11、S12で得られた親スタツクSXの
先頭アドレスＳと当該スタツクSXのｉ番目のア
ーギユメントのオフセツトRiとが加算され、当該
アーギユメントの実アドレスADRi（＝Ｓ＋Ri）が
求められる（ステツプS13）。そして、この実ア
ドレスADRiを用いて主メモリがアクセスされ、
親スタツクSX中のｉ番目のパラメータが参照さ
れる。なお、呼ばれた側のスタツクSYから呼ん
だ側のスタツクSXに戻るときには、SAR２２の
内容をスタツクSYのスタツクヘツダHDYに保存
されていたスタツクSXの親スタツク中の各アー
ギユメントの対応するオフセツトに復元しておく
必要がある。
により、スタツクヘツダHDYが作成され、スタ
ツクSXのｎ個のアーギユメントの各オフセツト
R1〜RoがSAR２２に格納されると、或る手続き
が呼ばれる。この呼ばれた手続き内で、当該手続
きを呼んだ側のスタツクSX内で割付けられたｉ
番目のアーギユメント（パラメータ）を参照する
には、第４図のフローチヤートで示される手順が
必要となる。まず、カレントスタツクSY内のス
タツクヘツダHDYは保存されている親スタツク
SXの先頭アドレスＳを取り出す処理が行なわれ
る（ステツプS11）。次にSAR２２に格納されて
いるオフセツトR1〜Roのうちｉ番目のオフセツ
トRiを取り出す処理が行なわれる（ステツプ
S12）。各オフセツトR1〜Roは前述したようにそ
れぞれ一定のビツト長ｍに整合されたビツトパタ
ーン列の形でSAR２２に格納されており（第２
図参照）、したがつてSAR２２からｉ番目のオフ
セツトRiを取り出すこと（すなわちレジスタ２２
ｉの内容を取り出すこと）は容易に行なえる。次
にステツプS11、S12で得られた親スタツクSXの
先頭アドレスＳと当該スタツクSXのｉ番目のア
ーギユメントのオフセツトRiとが加算され、当該
アーギユメントの実アドレスADRi（＝Ｓ＋Ri）が
求められる（ステツプS13）。そして、この実ア
ドレスADRiを用いて主メモリがアクセスされ、
親スタツクSX中のｉ番目のパラメータが参照さ
れる。なお、呼ばれた側のスタツクSYから呼ん
だ側のスタツクSXに戻るときには、SAR２２の
内容をスタツクSYのスタツクヘツダHDYに保存
されていたスタツクSXの親スタツク中の各アー
ギユメントの対応するオフセツトに復元しておく
必要がある。
以上詳述したように本発明によれば次のような
種々の作用効果を得ることができる。
種々の作用効果を得ることができる。
(1) 第１図に示されるアーギユメントリストを作
成、使用する従来方式に比べ、AUTOMATIC
変数のみからなるアーギユメントの受渡し、お
よびそのパラメータの参照時における主メモリ
アクセス回数が著しく減少されるので、メモリ
アクセス上のオーバヘツドが軽減され処理効率
が向上する。これは、アーギユメント数が多い
場合に特に顕著となる。
成、使用する従来方式に比べ、AUTOMATIC
変数のみからなるアーギユメントの受渡し、お
よびそのパラメータの参照時における主メモリ
アクセス回数が著しく減少されるので、メモリ
アクセス上のオーバヘツドが軽減され処理効率
が向上する。これは、アーギユメント数が多い
場合に特に顕著となる。
(2) パラメータ参照の対象となるスタツク内の各
アーギユメントのオフセツトを（SARに）格
納するようにしたので、上記各アーギユメント
の実アドレスを格納する従来方式に比べ、その
格納に必要な領域が少なくて済む。
アーギユメントのオフセツトを（SARに）格
納するようにしたので、上記各アーギユメント
の実アドレスを格納する従来方式に比べ、その
格納に必要な領域が少なくて済む。
(3) パラメータ参照の対象となるスタツク内のｎ
個のアーギユメントの各オフセツトを最大オフ
セツトの構成ビツト長ｍに整合してｍ×ｎビツ
トのビツトパターンの列の形でSARに格納す
るようにしているので、すなわち当該SARを
ｍビツトの可変長レジスタがｎ個含まれている
レジスタ群として柔軟に使用しているので、ｍ
×ｎ≦Ｌの範囲でSARの容量（Ｌ）を有効に
使用できる。これに対し、汎用レジスタなどを
使用する場合には、各レジスタのサイズを取り
扱いデータの最大ビツト長に合せておかなけれ
ばならず、レジスタサイズが大きくなるととも
にレジスタ数も多数必要となる。
個のアーギユメントの各オフセツトを最大オフ
セツトの構成ビツト長ｍに整合してｍ×ｎビツ
トのビツトパターンの列の形でSARに格納す
るようにしているので、すなわち当該SARを
ｍビツトの可変長レジスタがｎ個含まれている
レジスタ群として柔軟に使用しているので、ｍ
×ｎ≦Ｌの範囲でSARの容量（Ｌ）を有効に
使用できる。これに対し、汎用レジスタなどを
使用する場合には、各レジスタのサイズを取り
扱いデータの最大ビツト長に合せておかなけれ
ばならず、レジスタサイズが大きくなるととも
にレジスタ数も多数必要となる。
第１図は従来用いられていたアーギユメントリ
ストの一例を示す図、第２図は本発明の一実施例
を示すブロツク図、第３図および第４図は上記実
施例の動作を説明するためのフローチヤートであ
る。 ２０……スタツク領域、２２……スタツクアー
ギユメントレジスタ（SAR）、SX，SY……スタ
ツク。
ストの一例を示す図、第２図は本発明の一実施例
を示すブロツク図、第３図および第４図は上記実
施例の動作を説明するためのフローチヤートであ
る。 ２０……スタツク領域、２２……スタツクアー
ギユメントレジスタ（SAR）、SX，SY……スタ
ツク。
Claims (1)
- 或る手続きが呼ばれて起動されるごとに、必要
な自動的属性の領域としてスタツクが逐次プツシ
ユダウンして生成されるシステムにおいて、上記
或る手続きを呼んだ側の親スタツク中のｎ（ｎは
可変）個の自動的属性のアーギユメントの当該親
スタツクの先頭アドレスからのオフセツト値が保
持される固定長のスタツクアーギユメントレジス
タと、上記或る手続きの呼び出し時において上記
ｎ個のオフセツト値を最大オフセツト値の構成ビ
ツト長ｍに整合して連結し上記スタツクアーギユ
メントレジスタにロードする手段と、呼ばれた手
続き内において上記親スタツクの先頭アドレスと
上記スタツクアーギユメントレジスタのｉ（ｉ＝
１〜ｎ）番目のオフセツト値とにより上記親スタ
ツク中のｉ番目のパラメータの実アドレスを得る
手段とを具備し、この手段によつて得られる上記
実アドレスを用いてパラメータ参照が行なわれる
ことを特徴とするスタツク制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57202945A JPS5994147A (ja) | 1982-11-19 | 1982-11-19 | スタツク制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57202945A JPS5994147A (ja) | 1982-11-19 | 1982-11-19 | スタツク制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5994147A JPS5994147A (ja) | 1984-05-30 |
| JPH0324695B2 true JPH0324695B2 (ja) | 1991-04-03 |
Family
ID=16465760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57202945A Granted JPS5994147A (ja) | 1982-11-19 | 1982-11-19 | スタツク制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5994147A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2500804B2 (ja) * | 1986-08-22 | 1996-05-29 | 三菱電機株式会社 | 計算機 |
| JPS6362039A (ja) * | 1986-09-03 | 1988-03-18 | Mitsubishi Electric Corp | 計算機 |
| JPS6386034A (ja) * | 1986-09-30 | 1988-04-16 | Fujitsu Ltd | プログラム呼び出し方式 |
| JPH03206525A (ja) * | 1990-01-09 | 1991-09-09 | Seiko Instr Inc | シングルチップマイコンのスタック方式 |
-
1982
- 1982-11-19 JP JP57202945A patent/JPS5994147A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5994147A (ja) | 1984-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6049802A (en) | System and method for generating a linked list in a computer memory | |
| US4991088A (en) | Method for optimizing utilization of a cache memory | |
| US20100185822A1 (en) | Multi-reader multi-writer circular buffer memory | |
| JPH113269A (ja) | スタックの内容をサブスタックに分離することによる正確なガーベイジ・コレクションを補助するシステムと方法 | |
| US7020874B2 (en) | Techniques for loading class files into virtual machines | |
| EP0891586A1 (en) | Flexible expansion of virtual memory addressing | |
| US6996813B1 (en) | Frameworks for loading and execution of object-based programs | |
| JPH0324695B2 (ja) | ||
| WO2002037272A2 (en) | Improved frameworks for invoking methods in virtual machines | |
| US7036120B2 (en) | Two tier clusters for representation of objects in Java programming environments | |
| US5247695A (en) | Vector processor with byte access of memory | |
| CN112035380A (zh) | 一种数据处理方法、装置、设备及可读存储介质 | |
| US20020199176A1 (en) | Storing and retrieving of field descriptors in Java computing environments | |
| US6772292B2 (en) | Two area stack | |
| US6668285B1 (en) | Object oriented processing with dedicated pointer memories | |
| JPH06214884A (ja) | キャッシュを使用する繰り返し処理のシステムおよび方法 | |
| US8650575B2 (en) | Process manager establishing super-process associated with designated memory to house data from incident processes | |
| US7437711B2 (en) | Communication among agile and context-bound objects | |
| JPH06266619A (ja) | ページ退避／復元装置 | |
| JP2507399B2 (ja) | デ―タベ―ス装置 | |
| JPH0651980A (ja) | 情報処理装置のスタックの配置方式 | |
| JPH07141189A (ja) | オーバレイリンク方式 | |
| JPH03161835A (ja) | プログラムの動的ローディング処理方式 | |
| JPH07129408A (ja) | 言語処理プログラムの実行方式 | |
| JPS63177234A (ja) | フアイルセ−ブ・ロ−ド方法 |