JPH03246427A - 信号入力回路 - Google Patents
信号入力回路Info
- Publication number
- JPH03246427A JPH03246427A JP2045295A JP4529590A JPH03246427A JP H03246427 A JPH03246427 A JP H03246427A JP 2045295 A JP2045295 A JP 2045295A JP 4529590 A JP4529590 A JP 4529590A JP H03246427 A JPH03246427 A JP H03246427A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- source
- signal
- gate
- inverting amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims description 20
- 238000002347 injection Methods 0.000 abstract description 17
- 239000007924 injection Substances 0.000 abstract description 17
- 239000002131 composite material Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 12
- 238000001514 detection method Methods 0.000 description 7
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 244000132059 Carica parviflora Species 0.000 description 1
- 235000014653 Carica parviflora Nutrition 0.000 description 1
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 235000012055 fruits and vegetables Nutrition 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
光起電力型検知素子等により光電変換して得られた信号
を信号処理回路へ入力する信号入力回路に関し、 信号のダイナミックレンジを十分に確保しつつ注入効率
を改善することを目的とし、 信号源素子に並列に負荷が接続され、かつ、該負荷又は
該信号源素子に直列に直流電圧源が接続され、該信号源
素子の起電圧で電界効果トランジスタのソース電流を変
調し、その電流を信号処理回路へ入力する信号入力回路
において、前記信号源素子の起電圧を増幅する増幅器と
、該増幅器の出力電圧の変化を前記電界効果トランジス
タへそのゲート・ソース間電圧の変化が大なるように印
加する印加手段とを具備するよう構成する。
を信号処理回路へ入力する信号入力回路に関し、 信号のダイナミックレンジを十分に確保しつつ注入効率
を改善することを目的とし、 信号源素子に並列に負荷が接続され、かつ、該負荷又は
該信号源素子に直列に直流電圧源が接続され、該信号源
素子の起電圧で電界効果トランジスタのソース電流を変
調し、その電流を信号処理回路へ入力する信号入力回路
において、前記信号源素子の起電圧を増幅する増幅器と
、該増幅器の出力電圧の変化を前記電界効果トランジス
タへそのゲート・ソース間電圧の変化が大なるように印
加する印加手段とを具備するよう構成する。
本発明は信号入力回路に係り、特に光起電力型検知素子
等により光電変換して得られた信号を信号処理回路へ入
力する信号入力回路に関する。
等により光電変換して得られた信号を信号処理回路へ入
力する信号入力回路に関する。
光起電力型素子を一次元或いは二次元に配置し、画像信
号を臀る撮像装置が知られている。このセンサは光起電
力型検知素子の起電圧を電界効果トランジスタを介して
信号処理回路へ入力(注入)する構成であり、よって信
号のダイナミックレンジを十分に確保しつつ信号処理回
路への注入効率を高めることが感度を高める上で重要と
なる。
号を臀る撮像装置が知られている。このセンサは光起電
力型検知素子の起電圧を電界効果トランジスタを介して
信号処理回路へ入力(注入)する構成であり、よって信
号のダイナミックレンジを十分に確保しつつ信号処理回
路への注入効率を高めることが感度を高める上で重要と
なる。
(従来の技術)
第4図は従来の信号入力回路の一例の回路図を示す。同
図中、1はホトダイオードで、前記した光起電力型検知
素子であり、そのカソードは信号処理回路の入力部のM
O3電界効果トランジスタ(以下、FETと記す)2の
ソースに接続される一方、反転増幅器3を介してFET
2のゲートに接続されている。また、ホトダイオード1
のアノードは接地され、FET2のトレインは信号処理
回路(図示せず)に接続されている。
図中、1はホトダイオードで、前記した光起電力型検知
素子であり、そのカソードは信号処理回路の入力部のM
O3電界効果トランジスタ(以下、FETと記す)2の
ソースに接続される一方、反転増幅器3を介してFET
2のゲートに接続されている。また、ホトダイオード1
のアノードは接地され、FET2のトレインは信号処理
回路(図示せず)に接続されている。
かかる構成の信号入力回路においては、ホトダイオード
1により入射光を光電変換して得られた光電流をFET
2のソースへ供給する一方、反転増幅器3で利4$−B
(だし、B)1)の反転増幅を行なってFET2のゲー
トへ供給する。ここで、FET2のドレイン・ソース間
に流れる電流の変化分を12.ホトダイオード1に流れ
る電流の変化分を夏。、ホトダイオード1の内部インピ
ーダンスをRo、FET2の相互コンダクタンスをQl
とすると、電流■2は次式で表わされることが知られて
いる(例えば、0ptical Engineerin
g 。
1により入射光を光電変換して得られた光電流をFET
2のソースへ供給する一方、反転増幅器3で利4$−B
(だし、B)1)の反転増幅を行なってFET2のゲー
トへ供給する。ここで、FET2のドレイン・ソース間
に流れる電流の変化分を12.ホトダイオード1に流れ
る電流の変化分を夏。、ホトダイオード1の内部インピ
ーダンスをRo、FET2の相互コンダクタンスをQl
とすると、電流■2は次式で表わされることが知られて
いる(例えば、0ptical Engineerin
g 。
VOI、26.順3 (1987) )。
従って、注入効率ηは12/10であるから、(1)式
のIoの係数が注入効率を示す。しかし、この従来の信
号入力回路によれば、利WI8は安定動作と消費電力及
び高集積化の点から数十ぐらいである。
のIoの係数が注入効率を示す。しかし、この従来の信
号入力回路によれば、利WI8は安定動作と消費電力及
び高集積化の点から数十ぐらいである。
そこで、本出願人は先に特開平1−112876号にて
第5図に示す如き構成の信号入力回路(発明の名称「電
荷入力回路」)を提案した。この信号入力回路は、FE
T2のソース電位を、利得Aが1以下であるインピーダ
ンス変換回路4を介してホトダイオード1の基板へ正帰
還するようにしたちのである。
第5図に示す如き構成の信号入力回路(発明の名称「電
荷入力回路」)を提案した。この信号入力回路は、FE
T2のソース電位を、利得Aが1以下であるインピーダ
ンス変換回路4を介してホトダイオード1の基板へ正帰
還するようにしたちのである。
かかる構成の信号入力回路によれば、ホトダイオード1
の内部インピーダンスが増加し、注入効率をより大にす
ることができる。
の内部インピーダンスが増加し、注入効率をより大にす
ることができる。
他方、従来より知られている信号入力回路の他の例とし
て、第6図に示す如く、ホトダイオード1で発生した光
電流をFET2のソースに直接注入しない、「間接注入
方式」と呼ばれる回路が知られている。この従来回路で
は負荷抵抗RL及び直流電圧源5よりなる直列回路をホ
トダイオード1に並列接続し、かつ、ホトダイオード1
のカソード及び負荷抵抗RLの共通接続点をFET2の
ゲートに接続すると共に、FET2のソースに直流電圧
源6からの直流電圧Vsを印加する構成とされている。
て、第6図に示す如く、ホトダイオード1で発生した光
電流をFET2のソースに直接注入しない、「間接注入
方式」と呼ばれる回路が知られている。この従来回路で
は負荷抵抗RL及び直流電圧源5よりなる直列回路をホ
トダイオード1に並列接続し、かつ、ホトダイオード1
のカソード及び負荷抵抗RLの共通接続点をFET2の
ゲートに接続すると共に、FET2のソースに直流電圧
源6からの直流電圧Vsを印加する構成とされている。
かかる従来回路においては、ホトダイオード1で発生し
た光電流は負荷抵抗RLへ流れ、ここで発生した起電圧
VofFET2のゲート電圧Vcとし、FET2のソー
ス電流をゲート電圧Vcで変調して、その電流をドレイ
ンから取り出して信号処理回路へ供給する。
た光電流は負荷抵抗RLへ流れ、ここで発生した起電圧
VofFET2のゲート電圧Vcとし、FET2のソー
ス電流をゲート電圧Vcで変調して、その電流をドレイ
ンから取り出して信号処理回路へ供給する。
ところで、上記の各信号入力回路において、FET2の
ドレインから取り出される信号には、搬像対象による電
流成分だけでなく、暗電流が多量に含まれており、それ
らの電流は直流成分である。
ドレインから取り出される信号には、搬像対象による電
流成分だけでなく、暗電流が多量に含まれており、それ
らの電流は直流成分である。
しかるに、上記の第4図及び第5図に示した信号入力回
路では、ホトダイオード1で発生した光電流をFET2
のソース・ドレインを介して直接読み出しているため、
上記の直流成分がそのまま読み出されることから、この
直流成分により信号のダイナミックレンジが制限され、
よって直流成分が多い[tl対象条件下では信号のダイ
ナミックレンジが小さくなってしまう。
路では、ホトダイオード1で発生した光電流をFET2
のソース・ドレインを介して直接読み出しているため、
上記の直流成分がそのまま読み出されることから、この
直流成分により信号のダイナミックレンジが制限され、
よって直流成分が多い[tl対象条件下では信号のダイ
ナミックレンジが小さくなってしまう。
他方、第6図に示した従来回路は、直流電圧源6の直流
電圧Vsを制御することにより、ホトダイオード1から
の光電流に含まれる直流成分の多少によらず、信号処理
回路へ流入する直流成分を少なくできるから、信号のダ
イナミックレンジを大きくできる。
電圧Vsを制御することにより、ホトダイオード1から
の光電流に含まれる直流成分の多少によらず、信号処理
回路へ流入する直流成分を少なくできるから、信号のダ
イナミックレンジを大きくできる。
しかし、その反面、この従来回路の注入効率ηは一般に
ホトダイオード1の内部インピーダンスRoと負荷抵抗
RLの並列合成抵抗R(=Ro・RL / (Ro +
RL ) )と、FET2の相互コンダクタンスg−と
により次式、 で表わされるから、ホトダイオード1の内部インピーダ
ンスRoが低い場合には、信号電荷が信号処理回路へ流
入しにくくなり、いわゆる注入効率ηの低下が生じる。
ホトダイオード1の内部インピーダンスRoと負荷抵抗
RLの並列合成抵抗R(=Ro・RL / (Ro +
RL ) )と、FET2の相互コンダクタンスg−と
により次式、 で表わされるから、ホトダイオード1の内部インピーダ
ンスRoが低い場合には、信号電荷が信号処理回路へ流
入しにくくなり、いわゆる注入効率ηの低下が生じる。
本発明は以上の点に鑑みてなされたもので、信号のダイ
ナミックレンジを十分に確保しつつ注入効率を改善する
ことができる挿通装置を提供することを目的とする。
ナミックレンジを十分に確保しつつ注入効率を改善する
ことができる挿通装置を提供することを目的とする。
第1図は本発明の原珊桐成図を示す。本発明は、信号源
素子11に並列に接続された負荷12に直列に直流電圧
源13を接続し、信号源素子11の起電圧で電界効果ト
ランジスタ14のソース電流を変調し、そのN流を信号
処理回路へ入力する信号処理回路において、信号源素子
11の起電圧を増幅する増幅器15と、増幅器15の出
力電圧を電界効果トランジスタ14へそのゲート・ソー
ス間電圧変化が大なるように印加する印加手段16とを
設けたものである。なお、直流電圧源13は信号源素子
11に直列接続してもよい。
素子11に並列に接続された負荷12に直列に直流電圧
源13を接続し、信号源素子11の起電圧で電界効果ト
ランジスタ14のソース電流を変調し、そのN流を信号
処理回路へ入力する信号処理回路において、信号源素子
11の起電圧を増幅する増幅器15と、増幅器15の出
力電圧を電界効果トランジスタ14へそのゲート・ソー
ス間電圧変化が大なるように印加する印加手段16とを
設けたものである。なお、直流電圧源13は信号源素子
11に直列接続してもよい。
本発明における注入効率ηは前記0式と同様に表わされ
る。ただし、0式中のRは本発明では信号源素子11の
内部インピーダンス2と負荷12のインピーダンスとの
並列合成インピーダンスを示す。2式かられかるように
、この並列合成インピーダンスRを大きくすることと、
電界効果トランジスタ14の相互コンダクタンスQ−を
大きくすることは等価である。Qlは次式で表わせる。
る。ただし、0式中のRは本発明では信号源素子11の
内部インピーダンス2と負荷12のインピーダンスとの
並列合成インピーダンスを示す。2式かられかるように
、この並列合成インピーダンスRを大きくすることと、
電界効果トランジスタ14の相互コンダクタンスQ−を
大きくすることは等価である。Qlは次式で表わせる。
gw=ΔIs/ΔVcs (31タ
タシ、0式中、△Isは電界効果トランジスタ14のソ
ース電流の変化分、ΔVcsはゲート・ソース問電圧の
変化分を示す。
タシ、0式中、△Isは電界効果トランジスタ14のソ
ース電流の変化分、ΔVcsはゲート・ソース問電圧の
変化分を示す。
一方、検知部の出力電圧の変化分Δv0は、光電流の変
化分を△Ipとすると次式で表わせる。
化分を△Ipとすると次式で表わせる。
ΔVo=R・△fρ 4)従来回
路では電界効果トランジスタ14のソースには直流電圧
を印加しているため、ソース電圧Vsの変化分△Vsは
ゼロであり、また電界効果トランジスタ14のゲートに
は(4)式で表わされる変化分△■。が印加される。こ
のため、従来回路では、電界効果トランジスタ14のゲ
ート・ソース間電圧の変化分△Vcsはゲート電圧の変
化分を△VGとすると、 △Vcs=ΔVc−△Vs+△VG=△V。
路では電界効果トランジスタ14のソースには直流電圧
を印加しているため、ソース電圧Vsの変化分△Vsは
ゼロであり、また電界効果トランジスタ14のゲートに
は(4)式で表わされる変化分△■。が印加される。こ
のため、従来回路では、電界効果トランジスタ14のゲ
ート・ソース間電圧の変化分△Vcsはゲート電圧の変
化分を△VGとすると、 △Vcs=ΔVc−△Vs+△VG=△V。
■
となる。
しかして、本発明では増幅器15により上記出力電圧V
oの変化カムVoを増幅し、その増幅電圧を印加手段1
6により上記のゲート・ソース閣電圧の変化分△Vcs
が大になるように、電界青果トランジスタ14へ印加す
るようにしているkめ、本発明では上記の△VGSは0
式のΔVoより大となる。
oの変化カムVoを増幅し、その増幅電圧を印加手段1
6により上記のゲート・ソース閣電圧の変化分△Vcs
が大になるように、電界青果トランジスタ14へ印加す
るようにしているkめ、本発明では上記の△VGSは0
式のΔVoより大となる。
従って、0式かられかるように、本発明では従来に比べ
て相互コンダクタンスg腫を大にすることができる。
て相互コンダクタンスg腫を大にすることができる。
また、本発明は前記した間接注入方式と同様に信号のダ
イナミックレンジを第4図及び第5図に示した従来回路
よりも大にすることができる。
イナミックレンジを第4図及び第5図に示した従来回路
よりも大にすることができる。
第2図は本発明の第1実施例の回路図を示す。
同図中、21はホトダイオードで、光起電力型検知素子
である信号源素子11及びホトダイオード1に相当する
。また、RLG、を負荷12に相当する負荷抵抗、22
は直流電圧源で、前記した直流電圧源13及び5に相当
し、ホトダイオード21のバイアス電圧を調整するため
に設けられている。
である信号源素子11及びホトダイオード1に相当する
。また、RLG、を負荷12に相当する負荷抵抗、22
は直流電圧源で、前記した直流電圧源13及び5に相当
し、ホトダイオード21のバイアス電圧を調整するため
に設けられている。
23は反転増幅器で、前記増幅器15に相当し、24は
MOSFETで、前記した電界効果トランジスタ14及
び2に相当する。
MOSFETで、前記した電界効果トランジスタ14及
び2に相当する。
また、反転増幅器23の入力端子はMO8FET24の
ゲートに接続され、かつ、反転増幅器23の出力端子は
MO3FET24のソースに接続されており、この接続
が前記した印加手段16に相当する。
ゲートに接続され、かつ、反転増幅器23の出力端子は
MO3FET24のソースに接続されており、この接続
が前記した印加手段16に相当する。
次に本実施例の動作について説明する。ホトダイオード
21は多数の画素を有するイメージセンサの1画素を構
成しており、撮像対象からの光を受けて光電変換し、光
電流1pを発生する。この光N流1pはホトダイオード
21の内部インピーダンスRo及び負荷抵抗RLの合成
抵抗(抵抗値R)によって起電圧■。を発生する。
21は多数の画素を有するイメージセンサの1画素を構
成しており、撮像対象からの光を受けて光電変換し、光
電流1pを発生する。この光N流1pはホトダイオード
21の内部インピーダンスRo及び負荷抵抗RLの合成
抵抗(抵抗値R)によって起電圧■。を発生する。
この起電圧VOはMO8FET24のゲートへゲート電
圧Vcとして印加される一方、利得GIの反転増幅器2
3で反転増幅されることにより、−G+ ・Voとさ
れた後MO8FET24のソースへソース電圧Vsとし
て印加される。
圧Vcとして印加される一方、利得GIの反転増幅器2
3で反転増幅されることにより、−G+ ・Voとさ
れた後MO8FET24のソースへソース電圧Vsとし
て印加される。
これにより、MOS F E T 24のソース電流I
sがゲート電圧Vcで変調され、その電流が信号処理回
路へ出力される。
sがゲート電圧Vcで変調され、その電流が信号処理回
路へ出力される。
ここで、反転増幅器23は利N G +が^い方が信号
を^感度で読み出せるから例えばG+ = 100であ
り、また入力インピーダンスが高く、出力インピーダン
スが低いものが適しているので、通常は演算増幅器で構
成されている。
を^感度で読み出せるから例えばG+ = 100であ
り、また入力インピーダンスが高く、出力インピーダン
スが低いものが適しているので、通常は演算増幅器で構
成されている。
ホトダイオード21の光電流の微小変化分△Ipに対す
る前記起電圧Voの変化分△Voは前記4)式で表わさ
れる。本実施例では、この変化分△v0が反転増幅器2
3で−G1倍に増幅されてからMOS F E T 2
4のソースへ注入される一方、変化分Δv0が直接にM
O8FET24のゲートに印加されるから、MO8FE
T24のゲート・ソース間電圧の変化分△Vesは次式
で表わされる。
る前記起電圧Voの変化分△Voは前記4)式で表わさ
れる。本実施例では、この変化分△v0が反転増幅器2
3で−G1倍に増幅されてからMOS F E T 2
4のソースへ注入される一方、変化分Δv0が直接にM
O8FET24のゲートに印加されるから、MO8FE
T24のゲート・ソース間電圧の変化分△Vesは次式
で表わされる。
△VGS=△VG−△Vs
=(1+01)・ΔV o (5)
しかし、ソース電圧Vsが変化すると、MO8FET2
4はそのしきい値が基板効果により変化し、そのため、
更にゲート・ソース間電圧は大きく変化する。この基板
効果を考慮すると、上記のゲート・ソース間電圧の変化
分ΔVcsは次式で表わされる。
しかし、ソース電圧Vsが変化すると、MO8FET2
4はそのしきい値が基板効果により変化し、そのため、
更にゲート・ソース間電圧は大きく変化する。この基板
効果を考慮すると、上記のゲート・ソース間電圧の変化
分ΔVcsは次式で表わされる。
ΔVc s = (1+G+ +(d Vth/d V
s ))・△V。
s ))・△V。
6)
ただし、上式中、vthはしきい値電圧で、d Vth
/d Vs >Qである。
/d Vs >Qである。
従って、本実施例におけるMO3FET24の見掛は上
の相互コンダクタンスg l1effは、ソース電流の
変化分をΔIsとすると、次式のようになる。
の相互コンダクタンスg l1effは、ソース電流の
変化分をΔIsとすると、次式のようになる。
Q 1eff=−−へ、1s−−
△V。
=(1十G++(dVth/dVs))・QI (
7)の式かられかるように、見掛は上の相互コンダクタ
ンスgseHは増大し、よって前記0式がらりがるよう
に注入効率ηが改善される。
7)の式かられかるように、見掛は上の相互コンダクタ
ンスgseHは増大し、よって前記0式がらりがるよう
に注入効率ηが改善される。
このように、本実施例によれば、ホトダイオード21の
内部インピーダンスRoが小さくても、MO5FET2
4の見掛は上の相互コンダクタンス9mを増大すること
で、MO8FET24の読み出し信号を大きくすること
ができる。なお、反転増幅器23のオフセット電圧を調
整することにより、MOS F E T 24に流れる
電流の直流成分を調整することができる。
内部インピーダンスRoが小さくても、MO5FET2
4の見掛は上の相互コンダクタンス9mを増大すること
で、MO8FET24の読み出し信号を大きくすること
ができる。なお、反転増幅器23のオフセット電圧を調
整することにより、MOS F E T 24に流れる
電流の直流成分を調整することができる。
次に本発明の第2実施例について説明する。第3図は本
発明の第2実施例の回路図で、同図中、第2図と同一構
成部分には同一符号を付し、その説明を省略する。第3
図において、ホトダイオード21のカソードと負荷抵抗
RLとの共通接続点は、利得G2の非反転増幅器26を
介してMO3FET24のゲートに接続されている。非
反転増幅器26は前記した増幅器15に相当し、反転増
幅器23と同様の理由から、利@ 100程度の演算増
幅器で構成されている。
発明の第2実施例の回路図で、同図中、第2図と同一構
成部分には同一符号を付し、その説明を省略する。第3
図において、ホトダイオード21のカソードと負荷抵抗
RLとの共通接続点は、利得G2の非反転増幅器26を
介してMO3FET24のゲートに接続されている。非
反転増幅器26は前記した増幅器15に相当し、反転増
幅器23と同様の理由から、利@ 100程度の演算増
幅器で構成されている。
また、28は直流電圧源で、前記した直流電圧[!6に
相当する。この直流電圧源28の正側端子をMO8FE
T24のソースに接続し、非反転増幅器26の出力端子
をMO8FET24のグ・−トに接続することによって
、前記した印加手段16が実現される。
相当する。この直流電圧源28の正側端子をMO8FE
T24のソースに接続し、非反転増幅器26の出力端子
をMO8FET24のグ・−トに接続することによって
、前記した印加手段16が実現される。
次に、本実施例の動作について説明する。本実施例では
ホトダイオード21及び負荷抵抗RLなどからなる検知
部の出力電圧■。は非反転増幅器26により62倍に非
反転増幅されてG2 ・V。
ホトダイオード21及び負荷抵抗RLなどからなる検知
部の出力電圧■。は非反転増幅器26により62倍に非
反転増幅されてG2 ・V。
とされた後、MOS F E T 24にゲート電圧V
cとして印加される。従って、ホトダイオード21の光
電流1pにより、MOS F E T 24のゲート電
圧Vcが変調される。このMO8FET24に流れる電
流の直流成分(オフセット成分)は、直流電圧源28の
直流電圧により調整できる。なお、この直流電圧源28
の代りに非反転増幅器26のオフセット電圧で調整する
こともできる。
cとして印加される。従って、ホトダイオード21の光
電流1pにより、MOS F E T 24のゲート電
圧Vcが変調される。このMO8FET24に流れる電
流の直流成分(オフセット成分)は、直流電圧源28の
直流電圧により調整できる。なお、この直流電圧源28
の代りに非反転増幅器26のオフセット電圧で調整する
こともできる。
本実施例においては、MO8FET24のゲート電圧の
変化分△Vcは △vG−G2 ・ΔvO。
変化分△Vcは △vG−G2 ・ΔvO。
であるので、MO3FET24の見掛は上の相互コンダ
クタンスg meffは次式のようになる。
クタンスg meffは次式のようになる。
gseff−△Is/△Vo−△Is/(ΔVc/G2
>=G2 ・gm (9)従っ
て、本実施例の注入効率ηは2式に(9)式を代入して η= (G2 ・R−Q−)/(1+G2 ・R・0
1 ) (1
0)となり、従来に比べて注入効率を改善することがで
きる。
>=G2 ・gm (9)従っ
て、本実施例の注入効率ηは2式に(9)式を代入して η= (G2 ・R−Q−)/(1+G2 ・R・0
1 ) (1
0)となり、従来に比べて注入効率を改善することがで
きる。
このように、本実施例によれば、ゲート・ソース間電圧
の変化分ΔVcsを、ゲート電圧の変化分△Vcを大き
くすることで大きくすることにより、ホトダイオード2
1の内部インピーダンスRoが低くても注入効率を大き
くでき、よって高感度で信号を得られる。また、信号の
ダイナミックレンジもホトダイオード21からの電流に
含まれる直流成分の多少によらず、信号処理部へ注入す
る直流成分を少なくするよう直流電圧源28又は非反転
増幅器26のオフセット電圧を調整することができるた
め、第4図及び第5図に示した従来回路より大にするこ
とができる。
の変化分ΔVcsを、ゲート電圧の変化分△Vcを大き
くすることで大きくすることにより、ホトダイオード2
1の内部インピーダンスRoが低くても注入効率を大き
くでき、よって高感度で信号を得られる。また、信号の
ダイナミックレンジもホトダイオード21からの電流に
含まれる直流成分の多少によらず、信号処理部へ注入す
る直流成分を少なくするよう直流電圧源28又は非反転
増幅器26のオフセット電圧を調整することができるた
め、第4図及び第5図に示した従来回路より大にするこ
とができる。
なお、本発明は以上の実施例に限定されるものではなく
、その他の光センサや圧力センサ等電流読み出し型の信
号発生源であれば適用可能である。
、その他の光センサや圧力センサ等電流読み出し型の信
号発生源であれば適用可能である。
また、負荷12としては負荷抵抗RLに限られるもので
はなく、トランジスタ等実効的に負荷の働きをする回路
要素であればよい。
はなく、トランジスタ等実効的に負荷の働きをする回路
要素であればよい。
(発明の効果)
上述の如く、本発明によれば、増幅器のオフセット電圧
等により信号処理部へ流入する信号の直流成分を少なく
できるため、十分な信号ダイナミックレンジを確保でき
、しかも電界効果トランジスタの相互コンダクタンスを
従来より大にできるため、注入効率を従来よりも大にす
ることができ、光起電力型検知素子の内部インピーダン
スが小さくても高品位の読み出し信号を得ることができ
る等の特長を有するものである。
等により信号処理部へ流入する信号の直流成分を少なく
できるため、十分な信号ダイナミックレンジを確保でき
、しかも電界効果トランジスタの相互コンダクタンスを
従来より大にできるため、注入効率を従来よりも大にす
ることができ、光起電力型検知素子の内部インピーダン
スが小さくても高品位の読み出し信号を得ることができ
る等の特長を有するものである。
第1図は本発明の原理構成図、
第2図及び第3図は夫々本発明の各実施例の回路図、
第4図は従来の一例の回路図、
第5図は本出願人の提案になる信号入力回路の一例の回
路図、 第6図は従来の他の例の回路図である。 図において、 11は信号源素子、 12は負荷、 13.22.28は直流電圧源、 14は電界効果トランジスタ、 15は増a器、 16は印加手段、 23は反転増幅器、 26は非反転増幅器 を示す。 5 6 4 本発明の原理構成図 第1図 本発明の第1実施例の回路図 第2図 本発明の第2実施例の回路図 第 図 第 図 本出願人提案の一例の回路図 第5図 従来の他の例の回路図 第6図
路図、 第6図は従来の他の例の回路図である。 図において、 11は信号源素子、 12は負荷、 13.22.28は直流電圧源、 14は電界効果トランジスタ、 15は増a器、 16は印加手段、 23は反転増幅器、 26は非反転増幅器 を示す。 5 6 4 本発明の原理構成図 第1図 本発明の第1実施例の回路図 第2図 本発明の第2実施例の回路図 第 図 第 図 本出願人提案の一例の回路図 第5図 従来の他の例の回路図 第6図
Claims (3)
- (1)信号源素子(11)に並列に負荷(12)が接続
され、かつ、該負荷(12)又は該信号源素子(11)
に直列に直流電圧源(13)が接続され、該信号源素子
(11)の起電圧で電界効果トランジスタ(14)のソ
ース電流を変調し、その電流を信号処理回路へ入力する
信号入力回路において、 前記信号源素子(11)の起電圧を増幅する増幅器(1
5)と、 該増幅器(15)の出力電圧変化を前記電界効果トラン
ジスタ(14)へそのゲート・ソース間電圧変化が大な
るように印加する印加手段(16)と、 を具備したことを特徴とする信号入力回路。 - (2)前記増幅器(15)は反転増幅器(23)であり
、前記印加手段(16)は該反転増幅器(23)の入力
電圧を前記電界効果トランジスタ(14)のゲートへ印
加し、かつ、該反転増幅器(23)の出力電圧を該電界
効果トランジスタ(14)のソースへ印加する手段であ
ることを特徴とする請求項1記載の信号入力回路。 - (3)前記増幅器(15)は非反転増幅器(26)であ
り、前記印加手段(16)は該非反転増幅器(26)の
出力電圧を前記電界効果トランジスタ(14)のゲート
へ印加し、かつ、所定直流電圧を該電界効果トランジス
タ(14)のソースへ印加する手段であることを特徴と
する請求項2記載の信号入力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2045295A JPH03246427A (ja) | 1990-02-26 | 1990-02-26 | 信号入力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2045295A JPH03246427A (ja) | 1990-02-26 | 1990-02-26 | 信号入力回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03246427A true JPH03246427A (ja) | 1991-11-01 |
Family
ID=12715324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2045295A Pending JPH03246427A (ja) | 1990-02-26 | 1990-02-26 | 信号入力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03246427A (ja) |
-
1990
- 1990-02-26 JP JP2045295A patent/JPH03246427A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10469776B2 (en) | Sample and hold based temporal contrast vision sensor | |
US4819071A (en) | Solid state imaging apparatus | |
US6384413B1 (en) | Focal plane infrared readout circuit | |
US8183513B2 (en) | In-cell current subtraction for infrared detectors | |
US7502060B2 (en) | Solid-state imaging device providing wide dynamic range and high low-illuminance sensitivity | |
US7920188B2 (en) | Method and apparatus for processing a pixel signal | |
US4857725A (en) | Differential offset corrected current mirror | |
US6373050B1 (en) | Focal plane infrared readout circuit with automatic background suppression | |
WO2002067337A2 (en) | Active pixel sensor for digital imaging | |
EP0495500A2 (en) | Charge transfer device equipped with charge signal detector improved in sensitivity as well as in voltage amplification | |
Gruev et al. | Linear current mode imager with low fix pattern noise | |
JPH05252445A (ja) | 増幅型固体撮像装置 | |
US6600513B1 (en) | Charge transfer device | |
US20030183891A1 (en) | Column readout circuit with increased signal range for CMOS image sensor | |
JPH03246427A (ja) | 信号入力回路 | |
US11006063B2 (en) | Pixel readout circuit, method of driving the same, and image sensor | |
JP2577559B2 (ja) | 固体撮像素子 | |
US7468500B2 (en) | High performance charge detection amplifier for CCD image sensors | |
JPH08163311A (ja) | イメージセンサ | |
JP2989992B2 (ja) | イメージセンサ | |
JP2004048438A (ja) | 固体撮像装置 | |
JP2744560B2 (ja) | 電荷検出回路 | |
de Moraes Cruz et al. | Extended use of pseudo-flash reset technique for an active pixel with logarithmic compressed response | |
US20040145667A1 (en) | Circuit arrangement, image-sensor device and method for reducing the smearing effect on an image sensor | |
JPH03247182A (ja) | 信号入力回路 |