JPH03245696A - ディジタルクロスコネクト制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ＶＴ倍信号変換してクロスコネクトを行つティジタルク
ロスコネクト制御方式に関し、複数バイトからなる付加
バイトを挿入する時に必要とするバッファメモリ等量を
削減することを目的とし、 複数の回線対応の入力信号をそれぞれ共通の■Ｔ信号に
変換し、且つ複数バイトからなる付加バイトを挿入する
入力部と、該入力部から出力されたＶＴ倍信号、制御部
からのクロスコネクト情報に従って時分割でスイッチン
グする時分割スイッチ部と、該時分割スイッチ部から出
力されたＶＴ倍信号前記付加バイトを基に元の信号に復
元する出力部とを備え、前記入力部に於いて、前記複数
バイトからなる付加バイトを、それぞれ前記ＶＴ倍信号
分散して挿入する構成とした。

〔産業上の利用分野〕

本発明は、ＶＴ倍信号変換してクロスコネクトを行うデ
ィジタルクロスコネクト制御方式に関するものである。

同期伝送網として、Ｓ　ＯＮ　Ｅ　Ｔ　（Ｓ　ｙｎｃｈ
ｒｏｎｏｕｓＯｐｔｉｃａｌ　　Ｎｅｔｗｏｒｋ）が知
られており、この５ＯＮＥＴ系の５ＴＳ−１信号は、９
０バイト×９列×８ビン）−６４８０ビツトで１フレー
ムを構成し、１フレーム１２５μｓで、ビットレートは
、５１、８４　Ｍ　ｂ　／　ｓである。その先頭の２バ
イトがフレーム同期パターン、次の１バイトがチャネル
識別パターンである。この５ＴＳ−１信号を単純にバイ
ト多重により３多重化した１５５．５２Ｍｂ／Ｓの５Ｔ
Ｓ−３信号は、光信号として伝送されることを前提とし
ており、ＣＣＩＴＴ勧告に於いては、ＳＴＭ−１信号と
して標準化されている。

又音声データを２４チャネル多重化したＤＳ−１信号が
標準化されており、フレームビットを含めて、１フレー
ム１９３ビツトで、ビットレートは、１．５４４　Ｍ　
ｂ　／　ｓである。このＤＳ−１信号を多重化した信号
がＤＳ−３信号であり、チャネル数６７２、ビットレー
）　４４．７３６　Ｍ　ｂ　／　ｓとなる。

又クロスコネクト装置は、回線間の接続状態を比較的長
時間維持し、トラヒックの変化等に応じて回線間を切替
接続するものであり、この切替接続時には、ノンブロッ
キングで行うことが必要である。その為に比較的回路規
模が大きくなるものであり、経済化を図ること・が要望
されている。

〔従来の技術〕

複数の回線間でクロスコネクトを行う場合、各回線間が
非同期の関係であるから、従来は、空間分割スイッチを
用いる構成が一般的であった。しかし、前述のように、
ノンブロッキングで回線間を切替接続する必要があるか
ら、回線数が増加すると、空間分割スイッチの構成が飛
躍的に大型化する欠点がある。

そこで、ディジタルクロスコネクト装置が提案されてい
る。このディジタルクロスコネクト装置は、時分割スイ
ッチを用いて回線間を接続するものであり、各回線の信
号は、スタッフパルスの挿入等により内部クロック信号
に同期化され、時分割スイッチにより所望の入側回線と
出側回線との間が接続され、出側に於いては、スタッフ
パルスの削除等により元の信号に復元されて、回線に送
出される。

〔発明が解決しようとする問題点〕

前述のディジタルクロスコネクト装置に、５ＴＳ−１信
号やＤＳ−１信号等を伝送する回線が混在して収容され
ている場合、それぞれフォーマットが異なるので、ＶＴ
倍信号変換することになる。

このＶＴ倍信号、例えば、第４図に示すように、伝送容
量に対応してＶＴｌ、５．ＶＴ２．ＶＴ３゜ＶＴ６が定
められいる。即ち、■１〜■４はＶＴポインタであり、
１２５μｓの１フレームに於いて、Ｖ　Ｔ　１．５は２
６バイト、ｖＴ２は３５バイト、ＶＴ３は５３バイト、
ＶＴ６は１０７バイトである。従って、４フレームで構
成される５００μｓのスーパーフレームでは、Ｖ　Ｔ　
１．５は１０４バイト、ＶＴ２は１４０バイト、ＶＴ３
は２１２バイ）、ＶＴ６は４２８バイトとなる。又スー
パーフレームについて１バイト長の■５バイト（ＶＴバ
バスーバーヘッドバイト）が付加されている。

又ＶＴ倍信号変換した時に、各回線のＶＴ倍信号同期化
する為のフレームバイトやバス識別バイト等の付加バイ
トを挿入することになり、このような複数バイトを挿入
する為には、時分割スイッチの入側にバッファメモリを
設けて、付加バイトを挿入する間、信号をバラ・ファリ
ングする必要がある。従って、付加バイトのバイト数が
多くなると、バッファメモリの容量を大きくしなければ
ならなくなる。

本発明は、複数バイトからなる付加バイトを挿入する時
に必要とするバッファメモリ容量を削減することを目的
とするものである。

〔課題を解決するための手段〕

本発明のディジタルクロスコネクト制御方式は、複数の
回線対応の入力信号をそれぞれ共通のＶＴ倍信号変換し
、且つ複数バイトからなる付加バイトを挿入する入力部
１と、この入力部１から出力されるＶＴ倍信号、制御部
４からのクロスコネクト情報に従って時分割でスイッチ
ングする時分割スイッチ部２と、この時分割スイッチ部
２から出力されるＶＴ倍信号付加バイトを基に元の信号
に復元する出力部３とを備え、入力部１に於いて、複数
バイトからなる付加バイトを、それぞれＶＴ倍信号分散
して挿入するものである。

〔作用〕

ＤＳ−１信号等は、Ｖｌ乃至■４（ＶＴポインタ）及び
ｖ５バイ）　（ＶＴババスーバーヘッドバイト）を含ま
ないので、５ＯＮＥＴ方式の信号の回線と混在して収容
されている場合に、入力部１に於いてこれらのバイトが
挿入されて、ＶＴマツピングが行われ、非同期に各回線
より送られてくるＶＴ倍信号同期化するフレームバイト
が挿入される。又バス識別用の付加バイト等も挿入され
る。

そして、出力部３に於いて付加バイトが除去され、元の
信号に復元されて回線に送出される。

又５ＯＮＥＴ方式の信号の場合は、入力部１に於いてオ
ーバーヘッドが除去され、又同期化する為のフレームバ
イト等の付加バイトが挿入され、出力部３に於いてオー
バーヘッドが付加されて元の信号に復元され、回線に送
出される。

時分割スイッチ部２は、制御部４によりタイムスロット
の入替え等により回線間の接続を行うもので、制御部４
に加えられるクロスコネクト情報に従って回線間の切替
接続が行われる。なお、図示の点線は、空間分割的な表
示とした場合であり、この時分割スイッチ部２は・、時
間スイッチと空間スイッチとの組合せにより構成するこ
とができる。

又付加バイトは、複数バイトから構成され、例えば、１
バイト毎にＶＴ倍信号分散して挿入する場合、少な（と
も、この１バイトの付加バイトを挿入する間だけのバン
ファリングを行う容量のバッファメモリを設ければ良い
ことになる。即ち、付加バイトを１個所に集中して挿入
する場合に比較して、バッファメモリの容量を削減する
ことができる。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説明
する。

第２図は本発明の詳細な説明図であり、ＶＴｌ、５のＶ
Ｔ倍信号４バイトの付加バイトを挿入する場合を示し、
■はインフォメーシッンバイト、■１〜Ｖ４はＶＴポイ
ンタ、ｖ５はＶＴパスオーバーヘッドバイト、Ｒは固定
スタッフバイトである。又Ｉ×１２及びＩＸ６は、イン
フォメーシーンバイトＩの１２バイト及び６バイトを示
す。

又付加バイトは、フレームバイトと、インジケータバイ
トと、バス１０と、リザーブバイトとの４バイトからな
る構成の場合を示し、それぞれ矢印で示すように、ＶＴ
倍信号２６バイトおきに、付加バイトを１バイト毎に分
散して挿入するものである。

第３図は付加バイト挿入部の要部ブロック図であり、１
１はバッファメモリ、１２は付加バイトメモリ、１３は
オア回路である。付加バイトが挿入する前のＶＴ倍信号
１バイト単位でバッファメモリ１１に加えられて、ライ
トクロック信号ＷＣＫにより書込まれ、リードクロック
信号ＲＣＫにより１バイト単位で読出されて、オア回路
１３に加えられる。

リードクロック信号ＲＣＫは、例えば、ｔで示す時刻に
１パルスの抜けがあり、その時刻むのり一ドクロック信
号ＲＣＫ”により付加バイトメモリ１２から１バイト分
の付加バイトが読出されて、オア回路１３に加えられる
。それにより、１バイト分の付加バイトがＶＴ倍信号挿
入される。この付加バイトメモリ１２は、・リードクロ
ック信号ＲＣＫ”が加えられる毎にアドレスを歩進させ
ることにより、第２図に示すフレームバイト、インジケ
ータバイト、バスＩＤ、　　リザーブバイトを順次１バ
イト宛読出すことができる。

従って、リードクロック信号ＲＣＫの２６パルス毎に１
パルスの抜けを形成し、その時点に付加に１バイト分の
付加バイトを挿入することができる。

付加バイトが挿入されたＶＴ倍信号、時分割スイッチ部
２（第１図参照）により出力部３の所望の回線対応部に
出力され、付加バイトが除去されて回線に送出される。

前述の実施例は、ＶＴｌ、５スーパーフレーム内に４バ
イトの付加バイトを分散して挿入する場合を示すもので
あるが、他のＶＴ２．ＶＴ３．ＶＴ６等のスーパーフレ
ーム内に付加バイトを挿入する場合に於いても、付加バ
イトを分散して挿入するものである。

〔発明の効果〕

以上説明したように、本発明は、５ＯＮＥＴ方式の信号
等を混在して取り扱うディジタルクロスコネクト装置に
於いて、ＶＴ信号に変換して同期用等の付加バイトを挿
入する時、ＶＴ信号に付加バイトを分散して挿入するも
のであり、それにより、バッファメモリの容量を削減す
ることができる。従って、ディジタルクロスコネクト装
置のコストダウンを図ることができる利点がある。

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は本発明の詳細な
説明図、第３図は付加バイト挿入部の要部ブロック図、
第４図はＶＴ信号の説明図である。 １は入力部、 ２は時分割スイッチ部、 ３は出力 部、 ４は制御部である。 特許″出願人 富士通株式会社

Claims (1)

1. 【特許請求の範囲】 複数の回線対応の入力信号をそれぞれ共通のＶＴ信号に
   変換し、且つ複数バイトからなる付加バイトを挿入する
   入力部（１）と、 該入力部（１）から出力されたＶＴ信号を、制御部（４
   ）からのクロスコネクト情報に従って時分割でスイッチ
   ングする時分割スイッチ部（２）と、 該時分割スイッチ部（２）から出力されたＶＴ信号の前
   記付加バイトを基に元の信号に復元する出力部（３）と
   を備え、 前記入力部（１）に於いて、前記複数バイトからなる付
   加バイトを、それぞれ前記ＶＴ信号に分散して挿入する ことを特徴とするディジタルクロスコネクト制御方式。