JPH03245593A - Manufacture of printed wiring board - Google Patents
Manufacture of printed wiring boardInfo
- Publication number
- JPH03245593A JPH03245593A JP4328490A JP4328490A JPH03245593A JP H03245593 A JPH03245593 A JP H03245593A JP 4328490 A JP4328490 A JP 4328490A JP 4328490 A JP4328490 A JP 4328490A JP H03245593 A JPH03245593 A JP H03245593A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- plating
- cut
- etching
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000007747 plating Methods 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052737 gold Inorganic materials 0.000 abstract description 5
- 239000010931 gold Substances 0.000 abstract description 5
- 238000005553 drilling Methods 0.000 description 4
- 238000003801 milling Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明は、配線パターンの表面に金メッキ等をオーバー
レイメッキしたプリント配線板の製造方法に関するもの
である。The present invention relates to a method of manufacturing a printed wiring board in which the surface of a wiring pattern is overlaid with gold plating or the like.
プリント配線板に設けられる配線パターンは一般めに銅
によって形成されているが、外部との接続のためや保護
などのために、銅の配線パターンの表面に金等の異種金
属をオーバーレイメッキすることがある。このオーバー
レイメッキに用いられる金属は金など高価な場合が一般
的であるために、必要最小限の部分にオーバーレイメッ
キをする方法が採用されている。
すなわち、12図(a)のように絶縁基板1の表面に配
線パターン2.2・・・を形成する際に同時に各配線パ
ターン2,2・・・を接続するためにリードパターン3
を形成し、このリードパターン3は同様に絶縁基板1に
形成した通電用パターン10に接続する。次ぎに第2図
(b)のようにメッキすべき配線パターン2を除いて絶
縁基板1の表面に7ツキレシス)4(左下がりの目の粗
い斜線で示す)を塗布し、リードパターン3をメッキレ
ジスト4で覆う。この状態で通電用パターン10に電極
を接続して通電しつつ、絶縁基板1をメッキ俗に浸漬す
ることによって7ツキ5(右下がりの目の細かい斜線で
示す)を施す。このようにして、メッキレジスト4で覆
われていない配線パターン2の表面のみに必要最小限の
範囲でオーバーレイメッキ5を施すことができるのであ
る。そして次いで、各配線パターン2にメッキを施−す
ために各配線パターン2を接続しているリードパターン
3をカットして、各配線パターン2を独立させる必要が
ある。
そしてこのようにリードパターン3をカットするにあた
って、従来は第2図(e)に示すように、リードパター
ン3の箇所で絶縁基板1にドリル加工やミーリング加工
をおこなって穴11を設けることによっておこなうよう
にしでいた。The wiring patterns on printed wiring boards are generally made of copper, but the surface of the copper wiring pattern is overplated with a different metal such as gold for external connection or protection. There is. Since the metal used for this overlay plating is generally expensive, such as gold, a method is adopted in which overlay plating is applied to the minimum necessary area. That is, as shown in FIG. 12(a), when forming the wiring patterns 2, 2, .
This lead pattern 3 is connected to a current-carrying pattern 10 similarly formed on the insulating substrate 1. Next, as shown in FIG. 2(b), a layer of 7 tack coating 4 (indicated by coarse diagonal lines downward to the left) is applied to the surface of the insulating substrate 1, excluding the wiring pattern 2 to be plated, and the lead pattern 3 is plated. Cover with resist 4. In this state, the insulating substrate 1 is immersed in plating while an electrode is connected to the energizing pattern 10 and energized, thereby applying the 7-ply 5 (indicated by fine diagonal lines downward to the right). In this way, overlay plating 5 can be applied to only the surface of wiring pattern 2 that is not covered with plating resist 4 to the minimum necessary extent. Then, in order to plate each wiring pattern 2, it is necessary to cut the lead pattern 3 connecting each wiring pattern 2 to make each wiring pattern 2 independent. In order to cut the lead pattern 3 in this way, conventionally, as shown in FIG. 2(e), this is done by drilling or milling the insulating substrate 1 at the location of the lead pattern 3 to form a hole 11. That's what I did.
しかしこのように、穴11を加工してリードパターン3
をカットすると、この加工の際にリードパターン3にパ
リ等が生じ、パリで隣同士のリードパターン3開に短絡
が発生したり、あるいはリードパターンのカットされた
端面から錆が発生したりするおそれがあるという問題が
あった。
本発明は上記の息に鑑みて為されたものであり、穴加工
をおこなうことな(リードパターンをカッドすることが
でき、加えてメッキ表面の品質に優れたプリント配線板
の製造方法を提供することを目的とするものである。However, in this way, the hole 11 is processed and the lead pattern 3
If the lead pattern 3 is cut, there is a risk that the lead pattern 3 will have a burr during this process, and the burr may cause a short circuit between adjacent lead patterns 3, or rust may occur from the cut end surface of the lead pattern. There was a problem that there was. The present invention has been made in view of the above, and provides a method for manufacturing a printed wiring board that does not require hole processing (lead patterns can be quadrupled) and has excellent plating surface quality. The purpose is to
【W題を解決するための手段]
本発明に係るプリント配線板の製造方法は、絶縁基板1
の表面に配線パターン2と各配線パターン2を接続する
リードパターン3とを設け、メッキすべき箇所を除いて
各パターン2,3の表面にメッキレジスト4を塗布した
後に7ツキ5を施し、次いでメッキレジスト4を除去し
、リードパターン3のカットすべき箇所を除いて各パタ
ーン2゜3にエツチングレジスト6を塗布した後に、リ
ードパターン3のカットすべき箇所をエツチング除去す
ることを特徴とするものである。
【作 用】
本発明にあっては、エツチングによってリードパターン
3のカットすべき箇所を除去するようにしているので、
リードパターンをカットするためにドリル加工やミーリ
ング加工などの穴加工をおこなう必要がなくなる。また
メッキ5をエツチングレクス)6で覆った状態でエツチ
ングするようにしているので、メッキ5がエツチング液
で侵されるようなことがなくなる。[Means for Solving Problem W] The method for manufacturing a printed wiring board according to the present invention includes an insulating substrate 1
A wiring pattern 2 and a lead pattern 3 for connecting each wiring pattern 2 are provided on the surface of the wiring pattern 2, and a plating resist 4 is applied to the surface of each pattern 2 and 3 except for the areas to be plated, and then 7 plating 5 is applied. The method is characterized in that after the plating resist 4 is removed and the etching resist 6 is applied to each pattern 2°3 except for the portion of the lead pattern 3 to be cut, the portion of the lead pattern 3 to be cut is removed by etching. It is. [Function] In the present invention, the parts of the lead pattern 3 to be cut are removed by etching, so
There is no need to perform hole processing such as drilling or milling to cut the lead pattern. Furthermore, since the plating 5 is etched while being covered with the etching lens 6, the plating 5 is not attacked by the etching solution.
以下本発明を実施例によって詳述する。
まず第1図(a)に示すように、積層板等で作成される
絶縁基板1の表面に配線パターン2.2・・・を形成す
ると共に、この際に同時に各配線パターン2,2・・・
を接続するためにリードパターン3を形成する。このリ
ードパターン3は同様に絶縁基板1に形成した通電用パ
ターン10に接続しである6第1図の実施例では、配線
パターン2,2・・・は端子パターン2aやランドパタ
ーン2bとして形成するようにしである。上記各パター
ン2.3.10は例えば、銅張り積層板のエツチング加
工によって形成することができる。このように絶縁基板
1に各パターン2,3.10を形成した後に、必要に応
シテリードパターン3のカット部分を除いてツルグーレ
ジストを塗布する。
次ぎに、第1図(b)に示すように、配線パターン2の
メッキ5を施すべき部分を除いて、絶縁基板1の表面に
メッキレジスト4(左下がりの目の粗い斜線で示す)を
塗布し、リードパターン3をメッキレジスト4で覆う。
メッキレノス)4は剥離性の絶縁皮膜などとして形成さ
れる。この状態で通電用パターン10に電極を接続して
、電極からリードパターン3を介して配線パターン2に
通電しつつニッケルや金等のメッキ浴に浸漬し、電気オ
ーバーレイメッキをおこなう。メッキ5は第1図(e)
に右下がりの目の細かい斜線で示すように、メッキレジ
スト4で覆われていない部分においてのみ配線パターン
2の表面に施されることになる。
次ぎに第1図(d)に示すようにメッキレジスト4を剥
離し、この後に第1図(e)に示すようにリードパター
ン3のカットする部分を除いて絶縁基板1の表面にエツ
チングレジスト6(左下がりの目の粗い斜線で示す)を
塗布し、配線パターン2やリードパターン3をエツチン
グレジスト6で覆う。エツチングレジスト6は剥離性の
有機皮膜などとして形成される。このようにエツチング
レジスト6を施した後に、エツチング液に浸漬してエツ
チング処理をおこない、第1図(f)に示すようにリー
ドパターン3のうちエツチングレジスト6で覆われてい
ない部分をエツチング除去する。このようにエツチング
除去することによってリードパターン3をカットするよ
うにしているために、ドリル加工やミーリング加工など
穴加工してリードパターン3をカットする場合のような
、パリの発生による短絡や、カット端面からの錆などの
発生を防ぐことができるものである。またエツチング処
理をおこなう際に、配線パターン2に施したオーバーレ
イメッキ5はエツチングレジスト6で穫っているために
、メッキ液がオーバーレイメッキ5に作用することを防
いで、オーバーレイメッキ5の品質が低下することを防
ぐようにしている。この、慨、特公昭63−18355
号公報で提供されている方法では、オーバーレイメッキ
をエツチング用マスクとしてメッキをおこなうようにし
ているが、オーバーレイメッキにメッキ液が作用するた
めにオーバーレイメッキの品質が低下することは否めな
い。
以上のようにリードパターン3を部分的にエツチング除
去して各配線パターン2を独立させた後に、第1図(g
)のようにエツチングレジスト6を剥離し、さらに必要
に応じてランドパターン2bを除いてソルダーレノスト
を塗布する。The present invention will be explained in detail below with reference to Examples. First, as shown in FIG. 1(a), wiring patterns 2, 2, .・
A lead pattern 3 is formed to connect. This lead pattern 3 is connected to a conductive pattern 10 similarly formed on the insulating substrate 1.6 In the embodiment shown in FIG. 1, the wiring patterns 2, 2, . . . are formed as terminal patterns 2a and land patterns 2b. That's how it is. Each of the patterns 2.3.10 can be formed, for example, by etching a copper-clad laminate. After forming the patterns 2, 3, and 10 on the insulating substrate 1 in this manner, a resist is applied to the areas except for the cut portions of the corresponding lead patterns 3, if necessary. Next, as shown in FIG. 1(b), a plating resist 4 (indicated by rough diagonal lines downward to the left) is applied to the surface of the insulating substrate 1, except for the portion of the wiring pattern 2 where plating 5 is to be applied. Then, the lead pattern 3 is covered with a plating resist 4. The plating layer 4 is formed as a peelable insulating film or the like. In this state, an electrode is connected to the energizing pattern 10, and the wiring pattern 2 is energized from the electrode through the lead pattern 3 while being immersed in a plating bath of nickel, gold, etc., to perform electrical overlay plating. Plating 5 is shown in Figure 1(e)
As shown by fine diagonal lines slanting downward to the right, plating is applied to the surface of the wiring pattern 2 only in the portions not covered with the plating resist 4. Next, as shown in FIG. 1(d), the plating resist 4 is peeled off, and thereafter, as shown in FIG. (indicated by coarse diagonal lines slanting downward to the left) and cover the wiring pattern 2 and lead pattern 3 with an etching resist 6. The etching resist 6 is formed as a removable organic film or the like. After applying the etching resist 6 in this manner, etching is performed by immersing it in an etching solution, and the portions of the lead pattern 3 that are not covered with the etching resist 6 are etched away as shown in FIG. 1(f). . Since the lead pattern 3 is cut by removing the etching in this way, short circuits and cuts due to the occurrence of cracks may occur when the lead pattern 3 is cut by drilling or milling. This can prevent rust from occurring from the end face. Furthermore, when performing the etching process, since the overlay plating 5 applied to the wiring pattern 2 is covered with an etching resist 6, the plating solution is prevented from acting on the overlay plating 5, resulting in a decrease in the quality of the overlay plating 5. I try to prevent that from happening. In this case, Special Publick No. 63-18355
In the method provided in the publication, plating is performed using overlay plating as an etching mask, but it cannot be denied that the quality of overlay plating deteriorates because the plating solution acts on overlay plating. After partially etching away the lead pattern 3 and making each wiring pattern 2 independent as described above, the etching is performed as shown in FIG.
), the etching resist 6 is peeled off, and if necessary, solder paste is applied except for the land pattern 2b.
上述のように本発明にあっては、絶縁基板の表面に配線
パターンと各配線パターンを接続するリードパターンと
を設け、メッキすべき箇所を除いて各パターンの表面に
メッキレジストを塗布した後にメッキを施し、次いでメ
ッキレジストを除去し、リードパターンのカットすべき
箇所を除いて各パターンにエツチングレジストを塗布し
た後に、リードパターンのカットすべき箇所をエツチン
グ除去するようにしたので、エツチングによってリード
パターンをカットすることができ、リードパターンをカ
ットするためにドリル加工やミーリング加工などの穴加
工をおこなう必要がなくなるものであり、また施された
メッキはエツチングレノストで覆われた状態でエツチン
グ処理がなされるために、メッキがエツチング液で侵さ
れることを防ぐことができ、メッキの表面の品質を高く
保つことがでトるものである。As described above, in the present invention, wiring patterns and lead patterns connecting each wiring pattern are provided on the surface of an insulating substrate, and plating is performed after applying a plating resist to the surface of each pattern except for the areas to be plated. After that, the plating resist was removed, and etching resist was applied to each pattern except for the parts of the lead pattern that should be cut.The parts of the lead pattern that should be cut were then etched away. This eliminates the need for hole machining such as drilling or milling to cut lead patterns, and the applied plating can be etched while covered with an etching lens. Because of this, the plating can be prevented from being attacked by the etching solution, and the quality of the plating surface can be maintained at a high level.
第1図(a)乃至(g)は本発明の一実施例の製造工程
を示す概略平面図、第2図(a)(b)(c)は従来例
の製造工程を示す概略平面図である。
1は絶縁基板、2は配線パターン、3はリードパターン
、4はメッキレジスト、5はメッキ、6はエツチングレ
ジストである。FIGS. 1(a) to (g) are schematic plan views showing the manufacturing process of an embodiment of the present invention, and FIGS. 2(a), (b), and (c) are schematic plan views showing the manufacturing process of a conventional example. be. 1 is an insulating substrate, 2 is a wiring pattern, 3 is a lead pattern, 4 is a plating resist, 5 is a plating, and 6 is an etching resist.
Claims (1)
を接続するリードパターンとを設け、メッキすべき箇所
を除いて各パターンの表面にメッキレジストを塗布した
後にメッキを施し、次いでメッキレジストを除去し、リ
ードパターンのカットすべき箇所を除いて各パターンに
エッチングレシストを塗布した後に、リードパターンの
カットすべき箇所をエッチング除去することを特徴とす
るプリント配線板の製造方法。(1) A wiring pattern and a lead pattern connecting each wiring pattern are provided on the surface of an insulating substrate, and plating is applied after applying a plating resist to the surface of each pattern except for the areas to be plated, and then the plating resist is removed. A method for manufacturing a printed wiring board, comprising: applying an etching resist to each pattern except for the portions of the lead pattern to be cut, and then etching away the portions of the lead pattern to be cut.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4328490A JPH03245593A (en) | 1990-02-23 | 1990-02-23 | Manufacture of printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4328490A JPH03245593A (en) | 1990-02-23 | 1990-02-23 | Manufacture of printed wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03245593A true JPH03245593A (en) | 1991-11-01 |
Family
ID=12659506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4328490A Pending JPH03245593A (en) | 1990-02-23 | 1990-02-23 | Manufacture of printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03245593A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007234889A (en) * | 2006-03-01 | 2007-09-13 | Shinko Electric Ind Co Ltd | Method of forming wiring |
JP2009253294A (en) * | 2008-04-08 | 2009-10-29 | Ibiden Co Ltd | Wiring substrate and method for manufacturing the wiring substrate |
JP2009277861A (en) * | 2008-05-14 | 2009-11-26 | Nitto Denko Corp | Wiring circuit board and method of manufacturing the same |
JP2011086681A (en) * | 2009-10-13 | 2011-04-28 | Aica Kogyo Co Ltd | Method of manufacturing printed board |
US8895870B2 (en) | 2009-08-28 | 2014-11-25 | Nitto Denko Corporation | Printed circuit board and method of manufacturing the same |
-
1990
- 1990-02-23 JP JP4328490A patent/JPH03245593A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007234889A (en) * | 2006-03-01 | 2007-09-13 | Shinko Electric Ind Co Ltd | Method of forming wiring |
JP2009253294A (en) * | 2008-04-08 | 2009-10-29 | Ibiden Co Ltd | Wiring substrate and method for manufacturing the wiring substrate |
JP2009277861A (en) * | 2008-05-14 | 2009-11-26 | Nitto Denko Corp | Wiring circuit board and method of manufacturing the same |
US8227705B2 (en) | 2008-05-14 | 2012-07-24 | Nitto Denko Corporation | Wired circuit board and producing method thereof |
US8895870B2 (en) | 2009-08-28 | 2014-11-25 | Nitto Denko Corporation | Printed circuit board and method of manufacturing the same |
JP2011086681A (en) * | 2009-10-13 | 2011-04-28 | Aica Kogyo Co Ltd | Method of manufacturing printed board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0226620B1 (en) | Method of manufacturing printed circuit boards | |
US7169313B2 (en) | Plating method for circuitized substrates | |
US5985521A (en) | Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes | |
US4054484A (en) | Method of forming crossover connections | |
JPH0423485A (en) | Printed wiring board and manufacture thereof | |
US6022466A (en) | Process of plating selective areas on a printed circuit board | |
US6801438B1 (en) | Electrical circuit and method of formation | |
JPH03245593A (en) | Manufacture of printed wiring board | |
JP2001358257A (en) | Method for manufacturing substrate for semiconductor device | |
JP2000091722A (en) | Printed wiring board and its manufacture | |
JPH1117315A (en) | Manufacture of flexible circuit board | |
US6360434B1 (en) | Circuit fabrication | |
JPH0336319B2 (en) | ||
JPH1117331A (en) | Manufacture of flexible circuit board | |
JPH02125497A (en) | Printed circuit board | |
JPH0582970A (en) | Hybrid circuit board | |
JPH0231871B2 (en) | ||
JPH10135604A (en) | Manufacture of hybrid printed circuits whose film thickness is 105-400 micron and 17-105 micron | |
JPH0621611A (en) | Manufacture of printed wiring board | |
JP3688940B2 (en) | Wiring pattern formation method for flexible circuit board | |
JPS613494A (en) | Method of producing printed board | |
JPH05327184A (en) | Manufacture of board on which electronic components are mounted | |
JP2002100867A (en) | Forming method of fine through hole of circuit board | |
JPS5832798B2 (en) | Manufacturing method for printed wiring boards | |
JPS62211986A (en) | Manufacture of printed wiring board |