JPH03237761A - Semiconductor strain sensor and manufacture thereof - Google Patents

Semiconductor strain sensor and manufacture thereof

Info

Publication number
JPH03237761A
JPH03237761A JP3327190A JP3327190A JPH03237761A JP H03237761 A JPH03237761 A JP H03237761A JP 3327190 A JP3327190 A JP 3327190A JP 3327190 A JP3327190 A JP 3327190A JP H03237761 A JPH03237761 A JP H03237761A
Authority
JP
Japan
Prior art keywords
wafer
rod
semiconductor
gauge plate
strain gauge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3327190A
Other languages
Japanese (ja)
Inventor
Osamu Ina
伊奈 治
Yoshi Yoshino
吉野 好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Publication of JPH03237761A publication Critical patent/JPH03237761A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a semiconductor strain sensor which can be used at a high temperature and is suitable for a highly precise load cell, by electrically insulating a strain gauge plate forming a piezoresistance layer from a semiconductor single crystal substrate, by using an insulating film. CONSTITUTION:A silicon substrate 2 composed of silicon single crystal is bonded on a substratum 1 composed of pyrex. A silicon oxide film 3 as an insulating film is formed on the upper surface of the silicon substrate 2. On said film 3, a strain gauge plate 4 composed of silicon single crystal is bonded. A load transferring rod 5 of a squar pole type is bonded at the central part of a strain gauge plate 4. Even in the case where this semiconductor strain sensor is used in a high temperature atmosphere at 150 deg.C or higher, electric isolation between the silicon substrate 2 and the strain gauge plate 4 forming a piezoresistance layer is maintained, and load can be detected at a high temperature. Since a part 4 turning to the piezoresistance layer and a part 2 turning to the substrate are constituted of the same silicon single crystal, bonding stress or the like is hardly generated and reliability is improved.

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明はロードセルに適用するに好適な半導体歪センサ
に関する。
DETAILED DESCRIPTION OF THE INVENTION "Field of Industrial Application" The present invention relates to a semiconductor strain sensor suitable for application to a load cell.

「従来の技術」 従来のこの種の半導体歪センサは、たとえばシリコン単
結晶基板の主表面に、熱拡散、エビキシャル成長等によ
りピエゾ抵抗層を形成し、そのピエゾ抵抗層の中央部に
荷重を伝達するロッドを接着したものであった。そして
、ピエゾ抵抗層と単結晶シリコン基板との電気的絶縁は
単結晶シリコン基板内に形成されるPN接合により行っ
ていた。
"Conventional technology" Conventional semiconductor strain sensors of this type form a piezoresistive layer on the main surface of a silicon single crystal substrate by thermal diffusion, eviaxial growth, etc., and transmit load to the center of the piezoresistive layer. It was made by gluing together rods. Electrical insulation between the piezoresistive layer and the single-crystal silicon substrate is achieved by a PN junction formed within the single-crystal silicon substrate.

また、シリコン単結晶基板への荷重伝達用ロッドの接合
は、ウェーハを分割した後の各チップ毎に行っていた。
Furthermore, the load transmitting rods are bonded to the silicon single crystal substrate for each chip after the wafer is divided.

「発明が解決しようとする課題」 しかしながら、PN接合による電気的分離は高温になる
と熱励起によるリーク電流が増加し、半導体歪センサの
使用上限温度が125℃〜150℃に制限されるという
問題点があった。近年、車載用センサや工業用計測器に
おいて200℃を越える温度域での用途が増加している
が、従来の半導体歪センサでは対応できなかった。
"Problem to be Solved by the Invention" However, electrical isolation using a PN junction has the problem that leakage current due to thermal excitation increases at high temperatures, and the upper limit temperature for use of semiconductor strain sensors is limited to 125°C to 150°C. was there. In recent years, in-vehicle sensors and industrial measuring instruments have been increasingly used in temperature ranges exceeding 200°C, but conventional semiconductor strain sensors have not been able to handle this.

このため、単結晶シリコン基板を用いず、パイレックス
ガラス等の絶縁材基板上にピエゾ抵抗半導体素子を貼り
合わせることも考えられるが、接合歪、結晶欠陥等によ
りピエゾ抵抗半導体素子の特性変化を生じ易く、信頼性
に欠けるという問題点があった。
For this reason, it is possible to bond piezoresistive semiconductor elements onto an insulating material substrate such as Pyrex glass without using a single-crystal silicon substrate, but this tends to cause changes in the characteristics of piezoresistive semiconductor elements due to bonding strain, crystal defects, etc. , there was a problem of lack of reliability.

また、ロードセルに適用する半導体歪センサの場合、ピ
エゾ抵抗層の中央に荷重伝達用ロッドを接合する構造上
、ダイヤフラム型圧力センサのようにピエゾ抵抗層(ゲ
ージ)の長さと幅の比1/wを0山に設定できず、厚さ
の制御によりピエゾ抵抗層の抵抗値(ゲージ抵抗値)を
設定しなければならない、このため、半導体歪センサの
抵抗値の高精度な設定が困難であるという問題点もあっ
た。
In addition, in the case of a semiconductor strain sensor applied to a load cell, due to the structure in which a load transmission rod is joined to the center of the piezoresistive layer, the ratio of the length and width of the piezoresistive layer (gauge) is 1/w like in a diaphragm pressure sensor. cannot be set to zero, and the resistance value (gauge resistance value) of the piezoresistive layer must be set by controlling the thickness.For this reason, it is difficult to set the resistance value of the semiconductor strain sensor with high precision. There were also problems.

さらに、荷重伝達用ロッドの接合を各チップ毎に行って
いるため、工数を要し生産性が低いという問題点があっ
た。
Furthermore, since the load transmitting rods are joined for each chip, there is a problem in that it requires a lot of man-hours and productivity is low.

本発明は上記の問題点を解決するためなされたものであ
り、その目的とするところは、高温での使用が可能で、
かつ、高精度のロードセルに用いるに適した半導体歪セ
ンサを提供することにある。
The present invention was made to solve the above problems, and its purpose is to enable use at high temperatures,
Another object of the present invention is to provide a semiconductor strain sensor suitable for use in a high-precision load cell.

また、生産性の高い半導体歪センサの製造方法を提供し
、さらに、その製造方法において材料の利用度を高める
ことができる半導体歪センサを提供することを目的とす
る。
Another object of the present invention is to provide a method for manufacturing a semiconductor strain sensor with high productivity, and further to provide a semiconductor strain sensor that can increase the utilization of materials in the manufacturing method.

「課題を解決するための手段J 上記の目的を達成するため、本発明では、一表面に絶縁
膜が形成された半導体単結晶からなる基板と、ピエゾ抵
抗層が厚さ方向に一様に形成された半導体単結晶からな
る歪ゲージ板とが、互いに表面を密着して直接接合され
、さらにその歪ゲージ板の上面に荷重伝達用ロッドが接
合されていること、を特徴とする半導体歪センサが提供
される。
Means for Solving the Problems J In order to achieve the above object, the present invention uses a substrate made of a semiconductor single crystal with an insulating film formed on one surface, and a piezoresistive layer formed uniformly in the thickness direction. A strain gauge plate made of a semiconductor single crystal is directly bonded to each other with their surfaces in close contact with each other, and a load transmitting rod is further bonded to the upper surface of the strain gauge plate. provided.

また、その製造方法として、前記荷重伝達用ロッドの素
材となるロッドウェーハの一面に縦横多数の溝を削設し
、該溝で囲まれた長方形又は正方形の突起部分を形成す
る溝加工工程と、前記歪ゲージ板の素材となるゲージウ
ェーハの上面に前記ロッドウェーハの清が形成された面
を重ね合わせて直接接合する接合工程と、その接合され
たロッドウェーハの上面部分を除去加工し、前記溝で囲
まれていた突起部分のみをゲージウェーハ上に残す除去
工程と、そのゲージウェーハを前記突起部分毎にダイシ
ングにより切断する切断工程と、を備えることを特徴と
する半導体歪センサの製造方法が提供される。
Further, the manufacturing method includes a groove machining step of cutting a large number of vertical and horizontal grooves on one surface of a rod wafer that is a material of the load transmission rod, and forming a rectangular or square protrusion surrounded by the grooves; A bonding process in which the surface of the rod wafer on which the coating is formed is overlapped and directly bonded to the top surface of the gauge wafer, which is the material of the strain gauge plate, and the top surface of the bonded rod wafer is removed and the groove is formed. Provided is a method for manufacturing a semiconductor strain sensor, comprising: a removing step that leaves only the protruding portions surrounded by the wafer on a gauge wafer; and a cutting step of cutting the gauge wafer into each of the protruding portions by dicing. be done.

さらに、その方法により製造される半導体歪センサは、
前記基板の形状が長方形又は正方形であり、前記荷重伝
達用ロッドの接合面と平行な断面の形状が長方形又は正
方形であり、前記基板の端縁と前記荷重伝達用ロッドの
側周面とが略平行になるようにされていることが好まし
い。
Furthermore, the semiconductor strain sensor manufactured by this method is
The shape of the substrate is rectangular or square, the shape of a cross section parallel to the joint surface of the load transmission rod is rectangular or square, and the edge of the substrate and the side peripheral surface of the load transmission rod are approximately Preferably, they are parallel.

「作用」 上記のように構成された半導体歪センサでは、ピエゾ抵
抗層をなす歪ゲージ板と半導体単結晶基板とは、絶縁膜
により電気的に絶縁される。また、基板と歪ゲージ板と
は不純物が興なるのみで同じ半導体の単結晶により構成
されるので、接合部において接合歪や結晶欠陥を生じに
くい。
"Operation" In the semiconductor strain sensor configured as described above, the strain gauge plate forming the piezoresistive layer and the semiconductor single crystal substrate are electrically insulated by the insulating film. Furthermore, since the substrate and the strain gauge plate are made of the same single crystal semiconductor with only impurities present, joint strain and crystal defects are less likely to occur at the joint.

また、ピエゾ抵抗層の抵抗値は、歪ゲージ板の板厚を研
磨等により制御することにより制御される。
Further, the resistance value of the piezoresistive layer is controlled by controlling the thickness of the strain gauge plate by polishing or the like.

また、前記製造方法によれば、ゲージウェーハにロッド
ウェーハがウェーハの状態のまま接合され、除去工程に
よりゲージウェーハ上にロッドウェーハの突起部分のみ
が残される。該突起部分は荷重伝達用ロッドを構成する
。すなわち、本製造方法によれば、歪ゲージ板と荷重伝
達用ロッドがウェーハの状態で接合される。
Further, according to the manufacturing method, the rod wafer is bonded to the gauge wafer in its wafer state, and only the protruding portion of the rod wafer is left on the gauge wafer in the removal step. The protruding portion constitutes a load transmitting rod. That is, according to this manufacturing method, the strain gauge plate and the load transmission rod are joined in the form of a wafer.

さらに、基板の端縁と荷重伝達用ロッドの側周面を略平
行とした半導体歪センサでは、ゲージウェーハの切断工
程におけるダイシングカッター軌跡が、ロッドウェーハ
の涌であった部分を通るようにすることができ、ロッド
ウェーハ上にダイシングカッターが通過するためのブラ
ンク部を設けることなく、より高密度に突起部分を形成
することができる。
Furthermore, in a semiconductor strain sensor in which the edge of the substrate and the side peripheral surface of the load transmission rod are approximately parallel, the trajectory of the dicing cutter in the gage wafer cutting process must pass through the portion of the rod wafer that was the trough. This makes it possible to form protrusions at a higher density without providing a blank section on the rod wafer for the dicing cutter to pass through.

「実施例」 本発明の実施例について図面を参照し説明する。"Example" Embodiments of the present invention will be described with reference to the drawings.

第1図は本発明の第1の実施例を示す正面図、第2図は
平面図である。
FIG. 1 is a front view showing a first embodiment of the present invention, and FIG. 2 is a plan view.

略正方形をしたパイレックスガラス(# 7740)か
らなる台座1上に、シリコン単結晶からなるシリコン基
板2が接合されている。シリコン基板2の−L面は、厚
さ0.5〜1μ程度のシリコン酸化膜(Sin2膜)3
が絶縁膜として形成されている。そのシリコン酸化膜3
上に、シリコン単結晶からなる歪ゲージ板4が接合され
ている。歪ゲージ板4は、所定の導電型、結晶軸を有す
るバルク型歪ゲージであり、たとえばP型導電型、結晶
面が(110)、比抵抗が2Ω−cm程度のシリコン単
結晶が用いられる。その厚さは10〜20μ−程度であ
る。なお、歪ゲージ板4とシリコン基板I2とは結晶軸
の方向を揃えるようにされる。
A silicon substrate 2 made of silicon single crystal is bonded onto a substantially square pedestal 1 made of Pyrex glass (#7740). The −L surface of the silicon substrate 2 is covered with a silicon oxide film (Sin2 film) 3 with a thickness of approximately 0.5 to 1 μm.
is formed as an insulating film. The silicon oxide film 3
A strain gauge plate 4 made of silicon single crystal is bonded on top. The strain gauge plate 4 is a bulk type strain gauge having a predetermined conductivity type and crystal axis, such as a silicon single crystal having a P-type conductivity type, a (110) crystal plane, and a specific resistance of about 2 Ω-cm. Its thickness is about 10 to 20 microns. Note that the crystal axes of the strain gauge plate 4 and the silicon substrate I2 are aligned in the same direction.

歪ゲージ板4の中央には、四角柱形状をした荷重伝達用
のロッド5が接合されている。荷重伝達用のロッド5は
台座1と同じパイレックスガラス(#7740)により
形成されている。これらにパイレックスガラスを用いる
のはシリコン単結晶からなるシリコン基板2.及び企ゲ
ージ板4と線膨張率が近似するからである。また、歪ゲ
ージ板4上には、その結晶軸の方向に従って電圧印加用
の電極6,7と、信号取出し用の電極8,9がアルミニ
ウム蒸着膜により形成されている。
A load transmitting rod 5 in the shape of a square prism is connected to the center of the strain gauge plate 4. The load transmission rod 5 is made of the same Pyrex glass (#7740) as the pedestal 1. Pyrex glass is used for these silicon substrates made of silicon single crystals2. This is because the coefficient of linear expansion is similar to that of the planned gauge plate 4. Further, on the strain gauge plate 4, electrodes 6 and 7 for voltage application and electrodes 8 and 9 for signal extraction are formed of an aluminum vapor-deposited film according to the direction of the crystal axis thereof.

上記の構成からなる半導体歪センサの製造方法について
説明する。まず、シリコン単結晶基板2が用意され、熱
酸化により一表面にシリコン酸化膜(S + 02膜)
3が形成される1次に、ボロン(B)等のP型不純物を
拡散してピエゾ抵抗層が厚さ方向に一様に形成されたシ
リコン単結晶からなるバルク型の歪ゲージ板4を上記シ
リコン基板2と貼り合わせ、いわゆるシリコン直接接合
技術により接合する。シリコンを直接接合する技術とし
ては、陽極接合、真空高温炉内の直接接合などが用いら
れる。
A method of manufacturing a semiconductor strain sensor having the above configuration will be explained. First, a silicon single crystal substrate 2 is prepared, and a silicon oxide film (S+02 film) is formed on one surface by thermal oxidation.
3 is formed. Next, a bulk type strain gauge plate 4 made of silicon single crystal on which a piezoresistive layer is uniformly formed in the thickness direction by diffusing P-type impurities such as boron (B) is formed as described above. It is bonded to a silicon substrate 2 using a so-called silicon direct bonding technique. As techniques for directly bonding silicon, anodic bonding, direct bonding in a vacuum high temperature furnace, etc. are used.

次に、接合された歪ゲージ板4の上面を研磨加工して所
定厚さに!lIi整する。そして、パイレックスガラス
からなる台座1をシリコン基板2に陽極接合により気密
に接合し、歪ゲージ板4の上面にアルミニウム電極6〜
9が蒸着される0以上の各工程はウェーハ状態において
処理される。
Next, the upper surface of the joined strain gauge plate 4 is polished to a predetermined thickness! lIi adjustment. Then, a pedestal 1 made of Pyrex glass is hermetically bonded to a silicon substrate 2 by anodic bonding, and aluminum electrodes 6 to 6 are attached to the upper surface of the strain gauge plate 4.
Each of the zero or more steps in which 9 is deposited is processed in the wafer state.

その後、ウェーハはグイシングカットにより各素子(チ
ップ)に分割され、荷重伝達用のロッド5が陽極接合に
より中央に接合されて半導体歪センサが完成する。
Thereafter, the wafer is divided into individual elements (chips) by guising cutting, and a load transmitting rod 5 is bonded to the center by anodic bonding to complete a semiconductor strain sensor.

上記の構成からなる半導体歪センサの使用方法について
説明する。上記半導体歪センサは、パイレックスガラス
からなる基台1及び荷重伝達用ロッド5が、ロードセル
を構成する図示しないケース体に高剛性を有する接着材
により接着されケース体内に密封される。ケース体の接
合部には、パイレックスガラス(1,5)に類似した線
m頭重を有するコバール、42アロイ等の合金が用いら
れる。そして、ケース体に設けられたハーメチック・シ
ール端子と半導体歪センサのアルミ電極6〜9とが金(
Au)細線により接続される。
A method of using the semiconductor strain sensor having the above configuration will be explained. In the semiconductor strain sensor, a base 1 made of Pyrex glass and a load transmission rod 5 are bonded to a case body (not shown) constituting a load cell using a highly rigid adhesive and sealed inside the case body. For the joints of the case body, alloys such as Kovar and 42 alloy, which have a linear weight similar to Pyrex glass (1, 5), are used. Then, the hermetic seal terminal provided on the case body and the aluminum electrodes 6 to 9 of the semiconductor strain sensor are connected to gold (
Au) Connected by thin wire.

使用時には、電圧印加用を極6,7間に3〜12V程度
の一定電圧を印加する。ロードセルのケース体を介して
りr重伝達用ロッド5と台座1との間に荷重が掛かると
、シリコン単結晶のビエゾ抵抗効果により信号取出用電
極8.9間の出力電圧が変化する。この出力電圧の変化
により荷重を検出する。
During use, a constant voltage of about 3 to 12 V is applied between the poles 6 and 7 for voltage application. When a load is applied between the load transmission rod 5 and the pedestal 1 through the case body of the load cell, the output voltage between the signal extraction electrodes 8 and 9 changes due to the viezoresistance effect of the silicon single crystal. The load is detected by this change in output voltage.

本実施例の半導体歪センサは、ピエゾ抵抗層となる部分
4と基板となる部分2とが、共にシリコン単結晶でm或
され、かつ、両者2.4がシリコン酸化膜3からなる絶
縁膜により絶縁されている。
In the semiconductor strain sensor of this embodiment, a portion 4 serving as a piezoresistive layer and a portion 2 serving as a substrate are both made of silicon single crystal, and both portions 2 and 4 are made of an insulating film made of a silicon oxide film 3. Insulated.

このため、150℃以上の高温環境下で使用しても、シ
リコン基板2とピエゾ抵抗層をなす歪ゲージ板4との電
気的分離が保たれ、高温下の荷重の検出が可能となる。
Therefore, even when used in a high-temperature environment of 150° C. or higher, electrical isolation between the silicon substrate 2 and the strain gauge plate 4 forming the piezoresistive layer is maintained, making it possible to detect loads at high temperatures.

また、ピエゾ抵抗層となる部分4と基板となる部分2が
同じシリコン単結晶で構成されるので、接合歪等が生じ
に<<、信頼性が高くなる。
Further, since the portion 4 serving as the piezoresistive layer and the portion 2 serving as the substrate are made of the same silicon single crystal, reliability is increased even though bonding strain etc. occur.

さらに、ピエゾ抵抗層となる歪ゲージ板4の厚さ(ゲー
ジ厚)を、研磨加工等の調整により±10%程度の精度
で調整可能であるので、ピエゾ抵抗層の部分4の抵抗i
f(ゲージ抵抗値〉を高精度に制御でき、高精度の半導
体歪センサが提供できる。
Furthermore, since the thickness (gauge thickness) of the strain gauge plate 4, which becomes the piezoresistive layer, can be adjusted with an accuracy of about ±10% by adjustment such as polishing, the resistance i of the portion 4 of the piezoresistive layer can be adjusted.
f (gauge resistance value) can be controlled with high accuracy, and a highly accurate semiconductor strain sensor can be provided.

前記実施例では、台座1にパイレックスガラスを用いた
が、必ずしもガラスを用いる必要はなく、たとえば、結
晶化ガラスがこの用途に適用できる。
In the embodiment described above, Pyrex glass was used for the base 1, but it is not necessary to use glass; for example, crystallized glass can be used for this purpose.

第35!lは第2の実施例を示す正面図である。この実
施例では、基板10となるシリコン単結晶板の板厚を十
分に大きくし、シリコン基板10自体に、ピエゾ抵抗層
をなす歪ゲージ板4を保持する役目だけではなく、ロー
ドセルのケース体に接着したときに生ずる熱応力を吸収
緩和する台座1の機能をも果させている。
35th! FIG. 1 is a front view showing the second embodiment. In this embodiment, the thickness of the silicon single crystal plate serving as the substrate 10 is made sufficiently large, so that the silicon substrate 10 itself not only holds the strain gauge plate 4 forming the piezoresistive layer, but also serves as a load cell case body. The pedestal 1 also functions to absorb and relieve thermal stress generated when bonded.

また、前記実施例ではいずれも絶縁膜としてシリコン酸
化膜(Si0w膜)3を用いたが、窒化膜等の他の絶縁
膜をシリコン基板2上に形成するようにしてもよい。
Furthermore, in all of the above embodiments, the silicon oxide film (Si0w film) 3 was used as the insulating film, but other insulating films such as a nitride film may be formed on the silicon substrate 2.

第4図は第3の実施例を示す平面図、第5図はそのV−
v線断面図である。
Fig. 4 is a plan view showing the third embodiment, and Fig. 5 is its V-
It is a v-line sectional view.

この実施例ではピエゾ抵抗層となる歪ゲージ板24をパ
ターンニングすることにより荷重伝達用ロッド25の真
下にのみ一様に電流を流すようなパターン形状とし、セ
ンサ感度の向上を図っている。
In this embodiment, the strain gauge plate 24 serving as a piezoresistive layer is patterned to have a pattern shape that allows current to flow uniformly only directly below the load transmitting rod 25, thereby improving sensor sensitivity.

この歪ゲージ板24のパターンは、荷重伝達用ロッド2
5の底面の幅で図面上下に延出し、さらに図面左右に折
曲してボンディングポット部に至る部分と、荷重伝達用
ロッド25底面の略中央部分から幅狭に図面左右に延出
し、折曲してボンディングポット部に至る部分とからな
り、歪ゲージ板24の他の領域はエツチングにより除去
されている。
The pattern of this strain gauge plate 24 is similar to that of the load transmitting rod 2.
The rod 25 extends vertically in the drawing with the width of the bottom surface of the rod 25, and is further bent left and right in the drawing to reach the bonding pot part, and the load transmitting rod 25 extends narrowly from the approximate center of the bottom surface to the left and right in the drawing and is bent. The other regions of the strain gauge plate 24 are removed by etching.

電圧印加用のアルミニウム電極26.27の形状は、ボ
ンディングポット部から荷重伝達用ロッド25の幅一杯
に延出した形状とされている。
The aluminum electrodes 26 and 27 for voltage application have a shape extending from the bonding pot part to the full width of the load transmission rod 25.

また、台座21及びシリコン基板22の形状は正方形と
され、歪ゲージ板24上に接合される荷重伝達用ロッド
25の接合面と平行な断面の形状も、第2図に示す前記
実施例と異なり、正方形とされている。そして、台座2
1及びシリコン基板22の端縁22A、22B、22C
,22Dと荷重伝達用ロッド25の側周面25A、25
B、25C,25Dとが、それぞれ平行になるように配
設され接合されている。
Further, the shapes of the pedestal 21 and the silicon substrate 22 are square, and the shape of the cross section parallel to the joint surface of the load transmitting rod 25 joined on the strain gauge plate 24 is also different from that of the embodiment shown in FIG. , is considered to be a square. And pedestal 2
1 and edges 22A, 22B, 22C of the silicon substrate 22
, 22D and the side peripheral surfaces 25A, 25 of the load transmission rod 25.
B, 25C, and 25D are arranged and joined in parallel to each other.

上記のように構成された半導体歪センサをロードセルを
なすケース体内に密封し、ロードセルに掛けられる荷重
が荷重伝達用ロッド25と台座21との間に伝達される
ようにして用いられることは前記実施例と同じである。
The semiconductor strain sensor configured as described above is sealed in a case body forming a load cell, and the load applied to the load cell is transmitted between the load transmission rod 25 and the pedestal 21. Same as example.

使用時には、電圧印加用電極26.27の間に所定電圧
を印加する。このとき、パターンニングされた歪ゲージ
板24の中央部の幅は荷重伝達用ロッド25の底面の幅
と略等しく、また、電圧印加用電極26.27がその幅
一杯に延出して蒸着されているので、対向する電圧印加
用電極26゜27間の歪ゲージ板24内を電流が一様に
流れ、かつ、その電流の殆どが荷重伝達用ロッド25の
底面下を流れる。荷重伝達用ロッド25と台座21との
間に荷重が掛かると、ピエゾ抵抗効果により信号取出用
電極28.29の間に電圧が生じ、その出力電圧が荷重
に応じて変化する。ゲージ板24に流れる電流の殆ど全
てほぼ100%が荷重伝達用ロッド25の底面下を流れ
るようにされているので、変換効率が高くなりセンサ感
度が大幅に高くなる。前記第2図に示した実施例では、
歪ゲージ板4はシリコン基板2と同一形状であり、電圧
印加用電極6.7間を流れるt流は歪ゲージ板4内で広
がり、荷重伝達用ロッド5の底面以外の部分にもかなり
流れる。このため、変換効率が低くなり出力電圧のロス
を生ずるのに比べて対照的である。
During use, a predetermined voltage is applied between the voltage application electrodes 26 and 27. At this time, the width of the center part of the patterned strain gauge plate 24 is approximately equal to the width of the bottom surface of the load transmission rod 25, and the voltage application electrodes 26 and 27 are deposited extending to the full width. Therefore, current flows uniformly within the strain gauge plate 24 between the opposing voltage applying electrodes 26 and 27, and most of the current flows under the bottom surface of the load transmitting rod 25. When a load is applied between the load transmission rod 25 and the pedestal 21, a voltage is generated between the signal extraction electrodes 28 and 29 due to the piezoresistance effect, and the output voltage changes depending on the load. Since almost 100% of the current flowing through the gauge plate 24 flows under the bottom surface of the load transmitting rod 25, the conversion efficiency is high and the sensor sensitivity is significantly increased. In the embodiment shown in FIG. 2,
The strain gauge plate 4 has the same shape as the silicon substrate 2, and the t current flowing between the voltage application electrodes 6 and 7 spreads within the strain gauge plate 4 and also flows considerably to parts other than the bottom surface of the load transmitting rod 5. This is in contrast to the case where the conversion efficiency becomes low and a loss in output voltage occurs.

前記第1及び第2の実施例はエツチング処理が不要で製
作工程が単純である利点を有するのに対し、第3の実施
例はセンサの感度を向上することができるという利点が
ある。
The first and second embodiments have the advantage that no etching process is required and the manufacturing process is simple, whereas the third embodiment has the advantage that the sensitivity of the sensor can be improved.

第4図に示す実施例では歪ゲージ板24の不要領域をす
べてエツチングにより除去するようにしたが、要はTt
流が流れる領域を荷重伝達用ロッド25の真下に限定す
ればセンサ感度を向]二できるのだから、第6図に示す
様に、領域を区画する溝部分30をエツチングにより除
去し、シリコン単結晶からなる歪ゲージ板24をゲージ
領域24Aと71130により絶縁された非動作領域2
4Bとに分離するようにしてもよい、この場合はエツチ
ングの負担が軽くなる利点がある。
In the embodiment shown in FIG. 4, all unnecessary areas of the strain gauge plate 24 are removed by etching, but the point is that Tt
Since sensor sensitivity can be improved by limiting the area where the flow flows to just below the load transmitting rod 25, the groove portion 30 that divides the area is removed by etching, as shown in FIG. A strain gauge plate 24 consisting of a non-operating region 2 isolated by a gauge region 24A and a
4B may be separated. In this case, there is an advantage that the burden of etching is lightened.

第4図に示す第3の実施例の製造方法について説明する
The manufacturing method of the third embodiment shown in FIG. 4 will be explained.

まず、ウェーハ状態で一表面にシリコン酸化膜(S i
o 、膜〉23が形成されたシリコン単結晶基板22と
P型不純物が拡散されたバルク型の歪ゲージ板24を貼
り合わせ、シリコン直接接合技術により接合し、ゲージ
ウェーハ42が形成される。
First, a silicon oxide film (Si
o. A silicon single crystal substrate 22 on which a film> 23 is formed and a bulk type strain gauge plate 24 in which P-type impurities are diffused are bonded together using a silicon direct bonding technique to form a gauge wafer 42.

次に、接合された歪ゲージ板24の上面を研磨加工して
所定厚さにTI4整する。ここまでは前記第1の実施例
と同じである。
Next, the upper surface of the bonded strain gauge plate 24 is polished to a predetermined thickness (TI4). Everything up to this point is the same as the first embodiment.

次に、ウェーハ状態の歪ゲージ板24の上面にレジンを
塗布し、マスキングを施し、エツチング技術により第4
図に示すパターン24をウェーハ上に多数形成する。
Next, resin is applied to the upper surface of the strain gauge plate 24 in a wafer state, masking is applied, and a fourth layer is formed using etching technology.
A large number of patterns 24 shown in the figure are formed on a wafer.

エツチングの深さは歪ゲージ板24を確実に除去し、か
つ、S i 021i 23が残るように調整する。
The depth of etching is adjusted so that the strain gauge plate 24 is reliably removed and S i 021i 23 remains.

次に、パイレックスガラス等のホウケイ酸ガラスで構成
され台座21となる台座ウェーハ41がゲージウェーハ
42のをシリコン基板22部分に陽極接合により接合さ
れる0次いで、パターンニングされた歪ゲージ板24の
所定位置にアルミニウム電極26,27,28.29が
蒸着される。
Next, a pedestal wafer 41 made of borosilicate glass such as Pyrex glass and serving as the pedestal 21 is bonded to the silicon substrate 22 portion of the gauge wafer 42 by anodic bonding. Aluminum electrodes 26, 27, 28, 29 are deposited at the locations.

次に荷重伝達用ロッド25となるロッドウェーハ43が
用意される。第7図はロッドウェーハ43を示す平面図
、第8図はその断面図である。
Next, a rod wafer 43 that will become the load transmission rod 25 is prepared. FIG. 7 is a plan view showing the rod wafer 43, and FIG. 8 is a sectional view thereof.

ロッドウェーハ43は陽極接合に適したパイレックスガ
ラス(#7740)に代表されるホウケイ酸ガラスから
なる円板上の部材である。ロッドウェーハ43の一面に
は、ダイヤモンドブレードにより縦横多数の71144
.45が削設され、それらの1l144,45で囲まれ
た正方形の多数の突起部分46が表面に形成される。
The rod wafer 43 is a disc-shaped member made of borosilicate glass, typified by Pyrex glass (#7740) suitable for anodic bonding. On one side of the rod wafer 43, a large number of 71144 holes are formed vertically and horizontally by a diamond blade.
.. 45 are cut out, and a large number of square protrusions 46 surrounded by these 11144, 45 are formed on the surface.

次に、第9図(a)に示す様に、台座ウェーハ41と接
合されたゲージウェーハ42の上面に、ロッドウェーハ
43の渭44.45が形成された面を重ね合わせ、陽極
接合技術により接合する。
Next, as shown in FIG. 9(a), the surface of the rod wafer 43 on which the edges 44 and 45 are formed is superimposed on the upper surface of the gauge wafer 42 bonded to the pedestal wafer 41, and bonded by an anodic bonding technique. do.

このとき、ロッドウェーハ43の各突起部分46が、ゲ
ージウェーハ42のエツチングにより残されたゲージ板
部分24に正確に接合するように精密に位置決めされて
接合される。
At this time, each protruding portion 46 of the rod wafer 43 is precisely positioned and bonded so as to accurately bond to the gauge plate portion 24 left by etching the gauge wafer 42.

次いで、第9図(b)に示す様に、ロッドウェーハ43
の上面部分をラッピング又はダイシングとラッピングと
により除去し、溝44,45で囲まれていた突起部分4
6のみをゲージウェーハ42上に残す。
Next, as shown in FIG. 9(b), the rod wafer 43
The upper surface portion is removed by lapping or dicing and lapping, and the protruding portion 4 surrounded by the grooves 44 and 45 is removed.
6 is left on the gauge wafer 42.

次いで、第9図(c)に示す様に、ゲージウェーハ42
及び台座ウェーハ41を各突起部分46毎にグイシング
カットにより切断し、各素子(チップ)に分割して、半
導体歪センサが完成する1分離された各突起部分46は
荷重伝達用ロッド25を構成する。
Next, as shown in FIG. 9(c), the gauge wafer 42
Then, the pedestal wafer 41 is cut by a guising cut into each protruding portion 46 and divided into each element (chip) to complete a semiconductor strain sensor. Each separated protruding portion 46 constitutes a load transmitting rod 25. do.

上記の製造方法によれば、ウェーハ状態で多数の荷重伝
達用ロッド25を同時に接合することができるから、半
導体歪センサの製造工数が低減でき、生産性を向上する
ことができるという利点がある。
According to the above manufacturing method, since a large number of load transmission rods 25 can be bonded simultaneously in a wafer state, there is an advantage that the number of steps for manufacturing a semiconductor strain sensor can be reduced and productivity can be improved.

また、第4図に示す実施例では、基台及びシリコン基板
22の端縁22A、22B、22C,22Dと荷重伝達
用ロッド25の側周面25A、25B、25C,25D
が平行になるように接合されている。このため、各チッ
プを分離切断するダイシングカット時に、ダイシングカ
ッターがロッドウェーハ43の溝44.45であった部
分を通過することができ、ダイシングカッターの通過部
分を特に考慮することなくロッドウェーハ43に突起部
分46を高密度に形成することができる。
In addition, in the embodiment shown in FIG. 4, the edges 22A, 22B, 22C, 22D of the base and the silicon substrate 22 and the side peripheral surfaces 25A, 25B, 25C, 25D of the load transmission rod 25 are
are connected so that they are parallel. Therefore, during the dicing cut to separate and cut each chip, the dicing cutter can pass through the grooves 44 and 45 of the rod wafer 43, and the rod wafer 43 can be cut into the rod wafer 43 without having to take into account the passage of the dicing cutter. The protruding portions 46 can be formed with high density.

たとえば、第2図に示す第1の実施例のように、シリコ
ン基板2の各辺に対して45°の角度を持って荷重伝達
用ロッド5を配置しようとすると、第10図に示す様に
、そのロッドウェーハ51の各突起部分52は粗に配置
せざるを得ない、この例では、突起部分52を形成する
ための溝の中心線53.54と、各チップを分離するた
めのダイシングカット時のカッタ軌跡55.56とが角
度を有し一致しないため、荷重伝達用ロッド5となる各
突起部分52の間に千鳥状にブランクの部分57を配置
せざるを得す、各突起部分52の間隔が広がってロッド
ウェーハ51上の突起部分52の密度が低くなる。千鳥
状に配置されたブランクの部分57は、利用することが
できない部分であり、ゲージウェーハ上の対応する部分
も同様に利用することができず損失となる部分であるか
ら、ウェーハ材料の利用率が低下すると共に、生産性が
低下することになる。
For example, as in the first embodiment shown in FIG. 2, if the load transmitting rods 5 are arranged at an angle of 45° to each side of the silicon substrate 2, as shown in FIG. , each protruding part 52 of the rod wafer 51 has to be roughly arranged. In this example, the center lines 53 and 54 of the groove for forming the protruding part 52 and the dicing cut for separating each chip Since the cutter trajectories 55 and 56 at the time are at an angle and do not match, blank portions 57 must be arranged in a staggered manner between the respective protruding portions 52 that become the load transmission rods 5. The distance between the rod wafers 51 increases, and the density of the protruding portions 52 on the rod wafer 51 decreases. The blank parts 57 arranged in a staggered manner are parts that cannot be used, and the corresponding parts on the gauge wafer are also parts that cannot be used and are lost, so the utilization rate of wafer material is reduced. This results in a decrease in productivity.

これに対し、第4図又は第6図に示す実施例ではウェー
ハ上に高密度に半導体歪センサとなる部分を構成するこ
とができ、ウェーハ材料の利用率が高くなるという利点
がある。
On the other hand, the embodiment shown in FIG. 4 or FIG. 6 has the advantage that the portion serving as the semiconductor strain sensor can be formed on the wafer with high density, and the utilization rate of the wafer material is increased.

「発明の効果」 本発明は、上記のように構成され半導体単結晶からなる
歪ゲージ板と基板とが直接接合され、酸化膜あるいは窒
化膜等の絶縁膜により電気的分離が図られるものである
から、高温での安定した使用が可能になる。また、ゲー
ジ厚さの制御に千りゲージ抵抗の制御が容易であり、ロ
ードセルに適した高精度の半導体歪センサが提供できる
という効果がある。
"Effects of the Invention" In the present invention, the strain gauge plate configured as described above and made of a semiconductor single crystal is directly bonded to the substrate, and electrical isolation is achieved by an insulating film such as an oxide film or a nitride film. This enables stable use at high temperatures. Furthermore, it is easy to control the gauge resistance to control the gauge thickness, and there is an effect that a highly accurate semiconductor strain sensor suitable for a load cell can be provided.

また、本発明の製造方法によれば、ウェーハ状態で多数
の荷重伝達用ロッド’J l111時に歪ゲージ板に接
合することができ、工数を低減して生産性を高めること
ができるという効果がある。
Further, according to the manufacturing method of the present invention, it is possible to bond a large number of load transmitting rods to a strain gauge plate in a wafer state, reducing the number of man-hours and increasing productivity. .

また、基板の端縁と荷重伝達用ロッドの側周面を略平行
にしたものは、ウェーハ状態で製造する場合に、材料の
利用率を高めることができるという効果がある。
Further, when the edge of the substrate and the side peripheral surface of the load transmitting rod are made substantially parallel to each other, there is an effect that the utilization rate of the material can be increased when manufacturing in the form of a wafer.

歪ゲージ板、 5,25.、、荷重伝達用ロッド、41
 、、、台座ウェーハ、 42.、、ゲージウェーハ、
43、、、ロッドウェーハ、 44.45.、、溝、4
6、、、突起部分。
Strain gauge plate, 5,25. ,,Load transmission rod, 41
, , pedestal wafer 42. ,, gauge wafer,
43, Rod wafer, 44.45. ,, groove, 4
6. Protrusion part.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の第1の実施例を示す半導体歪センサの
正面図、第2図は平面図、第3図は第2の実施例を示す
正面図、第4図は第3の実施例を示す平面図、第5図は
第4図のv−v線断面図、第6図は第4の実施例を示す
平面図であり、第7図は第3の実施例に適用されるロッ
ドウェーハを示す平面図、第8図は第7図の■−■線断
面図、第9図はウェーハ状態での製造過程を示す断面図
、第10図は第1の実施例に適用されるロッドウェーハ
を示す平面図である。 1100台座、 2.22.、、シリコン基板、 3゜
23 、、、シリコン酸化膜(絶縁膜)、 4.24.
、。 第 1 図 弓 第 図 第 図 第 図 第 図 第 図 第 7 図 第 図 第 図
FIG. 1 is a front view of a semiconductor strain sensor showing a first embodiment of the present invention, FIG. 2 is a plan view, FIG. 3 is a front view of a second embodiment, and FIG. 4 is a third embodiment. FIG. 5 is a plan view showing an example, FIG. 5 is a sectional view taken along the line v-v in FIG. 4, FIG. 6 is a plan view showing the fourth embodiment, and FIG. 7 is applied to the third embodiment. A plan view showing the rod wafer, FIG. 8 is a sectional view taken along the line ■-■ in FIG. 7, FIG. 9 is a sectional view showing the manufacturing process in the wafer state, and FIG. 10 is applied to the first embodiment. FIG. 3 is a plan view showing a rod wafer. 1100 pedestal, 2.22. ,,Silicon substrate, 3゜23,,,Silicon oxide film (insulating film), 4.24.
,. Fig. 1 Bow Fig. Fig. Fig. Fig. Fig. 7 Fig. Fig. Fig. Fig. 7

Claims (1)

【特許請求の範囲】 1 一表面に絶縁膜が形成された半導体単結晶からなる
基板と、 ピエゾ抵抗層が厚さ方向に一様に形成された半導体単結
晶からなる歪ゲージ板とが、 互いに表面を密着して直接接合され、 さらにその歪ゲージ板の上面に荷重伝達用ロッドが接合
されていること、を特徴とする半導体歪センサ。 2 請求項1記載の半導体歪センサの製造方法において
、 前記荷重伝達用ロッドの素材となるロッドウェーハの一
面に縦横多数の溝を削設し、該溝で囲まれた長方形又は
正方形の突起部分を形成する溝加工工程と、 前記歪ゲージ板の素材となるゲージウェーハの上面に前
記ロッドウェーハの溝が形成された面を重ね合わせて直
接接合する接合工程と、 その接合されたロッドウェーハの上面部分を除去加工し
、前記溝で囲まれていた突起部分のみをゲージウェーハ
上に残す除去工程と、 そのゲージウェーハを前記突起部分毎にダイシングによ
り切断する切断工程と、 を備えることを特徴とする半導体歪センサの製造方法。 3 請求項1記載の半導体歪センサにおいて、前記基板
の形状が長方形又は正方形であり、前記荷重伝達用ロッ
ドの接合面と平行な断面の形状が長方形又は正方形であ
り、 前記基板の端縁と前記荷重伝達用ロッドの側周面とが略
平行になるようにされていることを特徴とする半導体歪
センサ。
[Claims] 1. A substrate made of a semiconductor single crystal on which an insulating film is formed on one surface, and a strain gauge plate made of a semiconductor single crystal on which a piezoresistive layer is uniformly formed in the thickness direction. A semiconductor strain sensor characterized in that the surfaces of the strain gauge plate are directly bonded in close contact, and a load transmission rod is further bonded to the upper surface of the strain gauge plate. 2. The method for manufacturing a semiconductor strain sensor according to claim 1, wherein a large number of vertical and horizontal grooves are cut on one surface of a rod wafer that is a material for the load transmission rod, and a rectangular or square protrusion surrounded by the grooves is formed. a bonding process of overlapping and directly bonding the groove-formed surface of the rod wafer to the top surface of the gauge wafer, which is the raw material for the strain gauge plate; and a top surface portion of the bonded rod wafer. A semiconductor device characterized by comprising: a removal process in which only the protruding portions surrounded by the grooves are left on the gauge wafer; and a cutting step of cutting the gauge wafer into each of the protruding portions by dicing. A method of manufacturing a strain sensor. 3. The semiconductor strain sensor according to claim 1, wherein the shape of the substrate is rectangular or square, and the shape of a cross section parallel to the joint surface of the load transmission rod is rectangular or square, and the edge of the substrate and the A semiconductor strain sensor characterized in that a side circumferential surface of a load transmitting rod is substantially parallel to the side circumferential surface of the load transmitting rod.
JP3327190A 1989-07-11 1990-02-14 Semiconductor strain sensor and manufacture thereof Pending JPH03237761A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP17849289 1989-07-11
JP1-178492 1989-07-11
JP1-321187 1989-12-11

Publications (1)

Publication Number Publication Date
JPH03237761A true JPH03237761A (en) 1991-10-23

Family

ID=16049402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3327190A Pending JPH03237761A (en) 1989-07-11 1990-02-14 Semiconductor strain sensor and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH03237761A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693936A (en) * 1993-04-27 1997-12-02 Hitachi, Ltd. Physical quantity detecting apparatus and internal combustion engine control apparatus each utilizing optical fiber
JP2006145462A (en) 2004-11-24 2006-06-08 Ngk Spark Plug Co Ltd Pressure sensor
JPWO2011065250A1 (en) * 2009-11-25 2013-04-11 アルプス電気株式会社 Force sensor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693936A (en) * 1993-04-27 1997-12-02 Hitachi, Ltd. Physical quantity detecting apparatus and internal combustion engine control apparatus each utilizing optical fiber
JP2006145462A (en) 2004-11-24 2006-06-08 Ngk Spark Plug Co Ltd Pressure sensor
JPWO2011065250A1 (en) * 2009-11-25 2013-04-11 アルプス電気株式会社 Force sensor

Similar Documents

Publication Publication Date Title
US5000817A (en) Batch method of making miniature structures assembled in wafer form
US4802952A (en) Method for manufacturing semiconductor absolute pressure sensor units
CN109238518B (en) Micro-polar distance capacitance type force-sensitive sensor and manufacturing method thereof
US3994009A (en) Stress sensor diaphragms over recessed substrates
JPS6313356B2 (en)
US4732647A (en) Batch method of making miniature capacitive force transducers assembled in wafer form
EP0310225B1 (en) Method for the series production of capacitive pressure sensors
EP3095755A1 (en) Monolithic fabrication of thermally isolated microelectromechanical system (mems) devices
JPH03237761A (en) Semiconductor strain sensor and manufacture thereof
JPH0554709B2 (en)
CN111122904B (en) Method for manufacturing sandwich accelerometer microstructure
JPH0437020A (en) Preparation of thermocompression bonding wafer
JPH0230188A (en) Manufacture of semiconductor pressure sensor
JP3296016B2 (en) Manufacturing method of semiconductor strain sensor
JPS59169184A (en) Manufacture of pressure sensor
JPS6259828A (en) Electrostatic capacity type pressure sensor
JPS61182242A (en) Manufacture of semiconductor device
JP2000180282A (en) Semiconductor pressure sensor
JPH0831608B2 (en) Method for manufacturing semiconductor pressure sensor
JP2000046667A (en) Semiconductor pressure sensor element
JPS6097676A (en) Semiconductor pressure sensor and manufacture thereof
JPS5898983A (en) Manufacture of semiconductor pressure transducer
JPS61191955A (en) Semiconductor sensor and manufacture thereof
JPS5835982A (en) Manufacture of semiconductor pressure sensor
JPH04313275A (en) Semiconductor pressure sensor