JPH03237513A - Electronic instrument - Google Patents
Electronic instrumentInfo
- Publication number
- JPH03237513A JPH03237513A JP2034100A JP3410090A JPH03237513A JP H03237513 A JPH03237513 A JP H03237513A JP 2034100 A JP2034100 A JP 2034100A JP 3410090 A JP3410090 A JP 3410090A JP H03237513 A JPH03237513 A JP H03237513A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- power
- output
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 6
- 239000002699 waste material Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 3
Landscapes
- Power Sources (AREA)
Abstract
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は表示器が使用位置と不使用位置に開閉される方
式の電子機器に関する。DETAILED DESCRIPTION OF THE INVENTION (A) Field of Industrial Application The present invention relates to electronic equipment in which a display device is opened and closed between a use position and a non-use position.
（ロ）従来の技術
最近ワードプロセッサあるいはパーソナルコンピュータ
等の電子機器に於いては、小型、軽量で電池駆動可能で
且つ携帯可能な所謂ラップトツブ型と称せられるものが
開発されている。そして例えば特開昭５９−９１５２４
号公報に示されるように、表示器が回動可能に構成され
、不使用時には表示器がキーボード上に被さり、使用時
には表示器を起こして使用状態とするよう一般的に構成
されている。(B) Prior Art Recently, so-called laptop type electronic devices such as word processors and personal computers have been developed which are small, lightweight, battery-powered, and portable. For example, JP-A-59-91524
As shown in the above publication, the display is configured to be rotatable, and when not in use, the display is placed over the keyboard, and when in use, the display is raised to be in use.
（ハ）発明が解決しようとする課題
ところで従来のこの様な電子機器に於いては、電源スイ
ッチが操作されると表示器の開閉状態に関係なく電源供
給するよう構成されているので、表示器が閉じられてい
る不使用状態に於いても、電源が供給されることになり
、電池駆動の場合には電池を浪費することになる。した
がって表示器が閉じられている不使用状態に於いて、誤
って電源スイッチが投入されていた場合、実際に使用す
る際に電池電圧の低下で使用不能になったり、使用でき
ても短時間しか使用できない等問題が有った。(c) Problems to be Solved by the Invention However, in such conventional electronic devices, when the power switch is operated, power is supplied regardless of whether the display is open or closed. Even when the device is closed and not in use, power is supplied, and if the device is powered by a battery, the battery will be wasted. Therefore, if the power switch is turned on by mistake when the display is closed and not in use, the battery voltage may drop when the display is actually used, making it unusable, or even if it can be used, it may only be used for a short time. There were problems such as not being able to use it.
そこでこの問題を解決する為には、表示器が閉じられて
いる事を検出する手段を設け、表示器が閉じられていた
場合には、電源スイッチが操作されても電源供給を行な
わないように槽底することにより、電池の消耗を防止す
ることができる。しかしこの様に構成すると、表示器が
閉じられている場合、設定した時刻に電源を自動的に立
上げる機能が作動しないという新たな問題が発生する。Therefore, in order to solve this problem, a means is provided to detect whether the display is closed, and if the display is closed, power will not be supplied even if the power switch is operated. The bottom of the tank can prevent battery consumption. However, with this configuration, a new problem arises in that if the display is closed, the function to automatically turn on the power at the set time does not operate.
（ニ）課題を解決するための手段
本発明は上述の問題点を解消すべくなされたもので、機
器の各部へ駆動電圧を供給する電源回路と、電源の供給
、停止を指示する電源スイッチと、表示器の開閉状態を
検出するスイッチと、予め設定された時刻に達した時信
号を出力する時計回路と、前記電源スイッチ、表示器の
開閉検出スイッチ及び時計回路の出力が接続され、電源
回路へ電源の供給、停止を指示する制御手段で槽底した
ものである。(d) Means for Solving the Problems The present invention has been made to solve the above-mentioned problems, and includes a power supply circuit that supplies drive voltage to each part of the device, and a power switch that instructs to supply or stop the power supply. , a switch that detects the open/close state of the display, a clock circuit that outputs a signal when a preset time is reached, and the power switch, the open/close detection switch of the display, and the output of the clock circuit are connected, and the power supply circuit The bottom of the tank is controlled by a control means that instructs the supply and termination of power to the tank.
（ホ）作用
本発明は上述の如く槽底したので、表示器が閉じられて
いる時には、電源スイッチの操作は無効にし電源供給は
行なわないが、時計回路よりの出力発生では電源供給を
行なうことが出来る。(E) Function Since the present invention is at the bottom as described above, when the display is closed, the operation of the power switch is disabled and no power is supplied, but power is supplied when the clock circuit generates an output. I can do it.
（へ）実施例 以下本発明の実施例を図面に基づき説明する。(f) Example Embodiments of the present invention will be described below based on the drawings.
第１図、第２図は本発明を実施したラップ・トップ型パ
ーソナルコンピュータを示し、本体ベース（１）の前方
にキーボード（２）が設けられ、中央部で液晶表示器で
１１戊される表示器（３）が回動可能に枢支され、不使
用時には第１図に示すように表示器（３）がキーボード
（４）を覆って収納され、使用時には表示器（３）を第
２図に示すように起立することにより、使用状態に設定
される。Figures 1 and 2 show a laptop-type personal computer embodying the present invention, in which a keyboard (2) is provided in front of a main body base (1), and a liquid crystal display with 11 holes is displayed in the center. The display (3) is rotatably supported, and when not in use, the display (3) is stored covering the keyboard (4) as shown in Figure 1, and when in use, the display (3) is stored as shown in Figure 2. By standing up as shown in the figure, it is set to the usage state.
第３図は本発明の回路構成を示すブロック図であり、（
４）は機器全体を制御する主制御装置で、バス（５）を
介して各部と接続されており、制御プログラムが記憶さ
れているプログラムメモリ（６）のプログラムに従い各
部の制御を行なう。（７）はバス（５）に接続されたデ
ータメモリで、主制御装置（４）の制御の下にデータの
読み書きが行なわれる。（８）は液晶表示器（３）を駆
動する液晶駆動回路で、主制御装置（４）より供給され
たデータに基づき表示器（３）に表示を行なう。（９）
はバス（５）で主制御装置（４）に接続されたシステム
制御回路で、キーボード（２）と電源制御回路（１０）
が接続されており、主制御装置（４）とキーボード（２
）及び電源制御回路（１０）間の信号伝達を仲介する。FIG. 3 is a block diagram showing the circuit configuration of the present invention, (
4) is a main control device that controls the entire device, and is connected to each part via a bus (5), and controls each part according to a program in a program memory (6) in which a control program is stored. (7) is a data memory connected to the bus (5), and data is read and written under the control of the main controller (4). (8) is a liquid crystal drive circuit that drives the liquid crystal display (3), and performs display on the display (3) based on data supplied from the main controller (4). (9)
is a system control circuit connected to the main control unit (4) by a bus (5), which includes a keyboard (2) and a power supply control circuit (10).
is connected to the main controller (4) and keyboard (2).
) and the power supply control circuit (10).
（１１）は電源制御回路（１０）によりＩＩＪｌｌされ
る電源回路で、データメモリ（７）を常時バックアップ
するバックアップ電圧（ＶＢＫ）と、各部に供給される
駆動電圧（ＶＣＣ）と、液晶駆動用の電圧（ＶＬＣＤ）
を出力しており、電源制御回路（１０）よりの制御信号
（ＰＷＲＯＮＯＵＴ）により制御されている。（１２）
は電源制御回路（１０）に接続され、システム制御回路
（９）により制御される時計回路で、予め設定された時
刻に到達した時、電源制御回路（ｌＯ）にアラーム信号
（ＡＬＡＲＭ）を出力する。（１３）は電源制御回路（
１０）に接続された電源スイッチで、ノンロックタイプ
のスイッチで槽底されている。（１４）は同じく電源制
御回路（１０）に接続された表示器開閉検出スイッチで
、開閉状態を電源制御回路（１０）に指示する。尚シス
テム制御回路（９）から電源制御回路（１０）に電源切
断を指示する信号（ＰＩＲＯＦＦ）と、自動電源起動を
許可する信号（ＥＮＡＬＡＲＭ）が出力され、一方電源
制御回路（１０）からシステム制御回路（９）へは電源
スイッチ（１３）が操作された事を指示する信号（ＰＷ
Ｒ３Ｗ）が出力されている。(11) is a power supply circuit that is controlled by the power supply control circuit (10), which supplies the backup voltage (VBK) that constantly backs up the data memory (7), the drive voltage (VCC) that is supplied to each part, and the voltage that is used to drive the liquid crystal. Voltage (VLCD)
It is controlled by a control signal (PWRONOUT) from the power supply control circuit (10). (12)
is a clock circuit connected to the power supply control circuit (10) and controlled by the system control circuit (9), which outputs an alarm signal (ALARM) to the power supply control circuit (IO) when a preset time is reached. . (13) is the power supply control circuit (
10) is a non-locking type switch connected to the bottom of the tank. (14) is an indicator open/close detection switch also connected to the power supply control circuit (10), which instructs the power supply control circuit (10) about the open/closed state. The system control circuit (9) outputs a signal (PIROFF) instructing the power supply control circuit (10) to turn off the power and a signal (ENALARM) permitting automatic power start-up, while the power supply control circuit (10) A signal (PW) indicating that the power switch (13) has been operated is sent to the circuit (9).
R3W) is output.
第４図は電源制御回路（１０）を詳細に示す回路図で、
複数の７リツプフロツプ（ＦＦＩ）〜（ＦＦ９）と、ゲ
ート回路（Ｇ１）〜（Ｇ４）と、インバータ（■１）〜
（Ｉ６）で構成され、時計回路（１２）のクロック信号
がフリツブフロップ用のクロック信号として使用されて
いる。FIG. 4 is a circuit diagram showing the power supply control circuit (10) in detail.
Multiple 7 lip-flops (FFI) to (FF9), gate circuits (G1) to (G4), and inverters (■1) to
(I6), and the clock signal of the clock circuit (12) is used as the clock signal for the flip-flop.
次に斯るＷｔ或よりなる本発明の動作につき説明する。Next, the operation of the present invention using such Wt will be explained.
先ず自動電源起動機能が不動作に設定されている時、シ
ステム制御回路（９）がらの自動電源許可信号（ＥＮＡ
ＬＡＲＭ）は、ローレベルに設定されておりゲート回路
（Ｇ１）の出力もＬレベルとなり、フリップ７０ツブ（
ＦＦＩ）が強制的にリセットされており、時計回路（１
２）より出力信号が発生されたとしても、フリップ７０
ツブ（ＦＦＩ ）は何等影響されない。First, when the automatic power start function is set to inactive, the automatic power enable signal (ENA) from the system control circuit (9) is activated.
LARM) is set to low level, the output of the gate circuit (G1) also becomes L level, and the flip 70 tube (
FFI) has been forcibly reset, and the clock circuit (1
2) Even if the output signal is generated by the flip 70
Tubu (FFI) is not affected in any way.
又表示器（３）が閉じられている第１図に示す不使用状
態に於いては、電源制御回路（１ｏ）の７リツプフロツ
プ（ＦＦＩ）〜（ＦＦ９）はリセットされた状態に有り
、セット出力（Ｑ）は全てＬレベルに設定されている。In addition, when the display (3) is closed and is not in use as shown in FIG. (Q) are all set to L level.
そこでこの状態で電源スイッチ（１３）が操作されると
、電源スイッチ（１３）のＯＮでインバータ（Ｉ５）を
介しフリップフロップ（ＦＦ８）のクロック入力（Ｃ）
にＨレベルの信号が供給されるが、ゲート回路（Ｇ４）
の出力が常にＬレベルでありフリップフロップ（ＦＦ８
）は常時リセット状態にある為、フリップフロップ（Ｆ
Ｆ８）のセット出力（Ｑ）はＬレベルのままであり、フ
リップフロップ（ＦＦ９）がセットされず電源回路（１
１）を駆動する制御信号（ＰＷＲＯＮＯＵＴ）はＬレベ
ルであり、電源回路（１１）は駆動されない。Therefore, when the power switch (13) is operated in this state, the clock input (C) of the flip-flop (FF8) is turned on via the inverter (I5).
An H level signal is supplied to the gate circuit (G4).
The output of the flip-flop (FF8
) is always in a reset state, so the flip-flop (F
The set output (Q) of F8) remains at L level, and the flip-flop (FF9) is not set and the power supply circuit (1
1) is at L level, and the power supply circuit (11) is not driven.
したがって不使用状態に於いて電源が入り放しになるこ
とがなく、電池が浪費されることが防止される。Therefore, the power will not be left on when not in use, and the battery will not be wasted.
しかし表示器（３）が１２図に示すように開かれて、表
示器開閉検出スイッチ（１４）がＯＮされている場合に
は、電源スイッチ（１３）の操作で電源回路（１１）を
駆動することが可能となる。即ち表示器開閉検出スイッ
チ（１４）のＯＮにより、インバータ（■４）の出力が
Ｈレベルとなり、フリップフロップ（ＦＦ５）のセット
出力がＨレベルとなりゲート回路（Ｇ４）の出力がＨレ
ベルに変化することにより、フリップフロップ（ＦＦ８
）のリセット状態が解除され、フリップフロップ（ＦＦ
８）はクロック入力（Ｃ）に信号が供給される度に状態
が反転され得る状態に設定される。However, when the display (3) is opened as shown in Figure 12 and the display open/close detection switch (14) is turned on, the power supply circuit (11) is driven by operating the power switch (13). becomes possible. That is, when the display open/close detection switch (14) is turned on, the output of the inverter (■4) becomes H level, the set output of the flip-flop (FF5) becomes H level, and the output of the gate circuit (G4) changes to H level. By this, flip-flop (FF8
) is released from the reset state, and the flip-flop (FF
8) is set so that its state can be inverted every time a signal is supplied to the clock input (C).
そこで電源スイッチ（１３）が操作されると、インバー
タ（■５）を介してフリップフロップ（ＦＦ８）のクロ
ック入力にＨレベル信号が供給されることにより、セッ
ト出力（Ｑ）にはそれ迄Ｈレベルに有ったＤ入力が出力
されＨレベルに変化する。したがってインバータ（■６
）を介してフリップフロップ（ＦＦ９）がセットされる
ので、セット出力（Ｑ）の電源制御信号（ＰＩＩＲＯＮ
ＯＵＴ）がＨレベルとなり電源回路（１１）に供給され
る。これにより電源回路（１１）が駆動され、電圧（Ｖ
ＣＣ）（ＶＬＣＤ）を発生し動作状態となる。When the power switch (13) is operated, an H level signal is supplied to the clock input of the flip-flop (FF8) via the inverter (■5), and the set output (Q) is kept at the H level until then. The D input that was at the output is output and changes to the H level. Therefore, the inverter (■6
), the flip-flop (FF9) is set via the power supply control signal (PIIRON) of the set output (Q).
OUT) becomes H level and is supplied to the power supply circuit (11). As a result, the power supply circuit (11) is driven, and the voltage (V
CC) (VLCD) and enters the operating state.
次に動作状態から電源をＯＦＦする動作につき説明する
。Next, the operation of turning off the power from the operating state will be explained.
電源をＯＦＦするべく電源スイッチ（１３）が操作され
ると、インバータ（Ｉ５）よりＨレベル信号が発生され
前述と同様に７リツプフロツプ（ＦＦ８）のクロック入
力（Ｃ）に供給されることにより、セット出力（Ｑ）が
Ｌレベルに反転され更にインバータ（■６）によりＨレ
ベルに変換されフリップフロップ（ＦＦ９）に供給され
るが、フリップフロップ（ＦＦ９）の状態には何等変化
はなく、電源制御信号（ＰＷＲＯＮＯＵＴ）はＨレベル
状態を持続しており、フリップフロップ（ＦＦ８）の反
転では電源ＯＦＦは行なわれない。When the power switch (13) is operated to turn off the power, an H level signal is generated from the inverter (I5) and is supplied to the clock input (C) of the 7 lip-flop (FF8) in the same way as described above. The output (Q) is inverted to L level, further converted to H level by inverter (■6), and supplied to flip-flop (FF9), but there is no change in the state of flip-flop (FF9), and the power supply control signal (PWRONOUT) maintains an H level state, and the power is not turned off by inversion of the flip-flop (FF8).
しかし電源スイッチ（１３）の操作と同時に、一方でＨ
レベルの電源スイツチ信号（ＰＷＲ５Ｗ）がシステム制
御回路（９）に供給され、システム制御回路（９）より
主制御装置（４）に伝達され、主制御装置（４）に電源
ＯＦＦ要求を行なう。その結果主制御装置（４）は、処
理中の制御が終了し電源を切断しても良い状態になった
処で、主制御装置（４）はＬレベルの電源切断指示信号
（ＰＷＲＯＦＦ）を、システム制御回路（９）より電源
制御回路（１０）に出力する。However, at the same time as the power switch (13) is operated, H
A level power switch signal (PWR5W) is supplied to the system control circuit (9), transmitted from the system control circuit (9) to the main control device (4), and requests the main control device (4) to turn off the power. As a result, when the main control device (4) has finished the control being processed and is ready to turn off the power, the main control device (4) sends an L-level power cut-off instruction signal (PWROFF). The system control circuit (9) outputs to the power supply control circuit (10).
この信号はインバータ（■３）によりＨレベルに変換さ
れ７１７ツプ７０ツブ（ＦＦ３）のクロック入力（Ｃ）
に供給されることにより、７リツプ７０ツブ（ＦＦ３）
のセット出力（Ｑ）がＨレベルに反転され、フリップ７
０ツブ（ＦＦ４）に供給される。この結果フリップフロ
ップ（ＦＦ４）はセット出力（Ｑ）がＨレベルで、リセ
ット出力（Ｑ）がＬレベルに設定され、リセット出力（
Ｑ）が７リツプフロツプ（ＦＦ２）（ＦＦ３）（ＦＦ７
）（ＦＦ８）（ＦＦ９）に供給されリセットを行うので
、フリップフロップ（ＦＦ９）のセット出力（Ｑ）であ
る電源制御信号（ＰＩＶＲＯＮＯＵＴ）がＬレベルに反
転される。This signal is converted to H level by the inverter (■3) and becomes the clock input (C) of the 717x70x (FF3).
By being supplied to 7 lips 70 tubes (FF3)
The set output (Q) of flip 7 is inverted to H level.
0 (FF4). As a result, the set output (Q) of the flip-flop (FF4) is set to H level, the reset output (Q) is set to L level, and the reset output (
Q) is 7 lipflops (FF2) (FF3) (FF7
) (FF8) (FF9) for resetting, the power supply control signal (PIVRONOUT) which is the set output (Q) of the flip-flop (FF9) is inverted to L level.
Ｌ タｂ’ ッテを源回路（１１）は電圧（ＶＣＣ）
（ＶＬＣＤ）ノ発生を停止し、機器は不動作状態となる
。尚不動作状態に於いても電源回路（１１）がらはメモ
リバックアップ電圧（ＶＢＫ）が発生されており、デー
タメモリ（７）、時計回路（１２）等のバックアップを
行なっている。The source circuit (11) is the voltage (VCC)
(VLCD) generation is stopped and the device becomes inactive. Even in the non-operating state, the power supply circuit (11) generates a memory backup voltage (VBK) to back up the data memory (7), clock circuit (12), etc.
次に自動電源起動動作につき説明する。Next, automatic power start-up operation will be explained.
電源を自動的に起動させる場合、予めキーボード（２）
の所定のキー操作により、起動させる時刻データを入力
すると共に、自動起動モードに設定しておく。そこで自
動起動モードに設定された事を検出した主制御装置（４
）は、Ｈレベルの自動電源起動許可信号（ＥＮＡＬＡＲ
Ｍ）をシステム制御回路（９）を介して電源制御回路（
１０）に出力する。この結果電源制御回路（１０）のゲ
ート回路（Ｇ１）の出力はＨレベルとなり、フリップフ
ロップ（ＦＦＩ）の強制リセット状態が解除される。そ
して設定した時刻に到達すると、時計回路（１２）より
Ｌレベルのアラーム信号（ＡＬＡＲＭ）が発生され、イ
ンバータ（１１）によりＨレベルに変換されてフリップ
フロップ（ＦＦＩ）のクロック入力（Ｃ）に供給される
ことにより、フリップフロップ（ＦＦＩ）のセット出力
（Ｑ）がＨレベル、リセット出力（Ｑ）がＬレベルに設
定され、Ｌレベルのリセット出力（頁）が７リツプフロ
ツプ（ＦＦ７）（ＦＦ８）のセット入力（Ｓ）に供給さ
れる。この結果フリップフロップ（ＦＦ７）（ＦＦ８）
はセットされ、セット出力（Ｑ）がＨレベルとなる。こ
の際フリップフロップ（ＦＦ７）のＨレベルのセット出
力により、ゲート回路（Ｇ４）の出力がＨレベルとなり
、フリップ７０ツブ（ＦＦ８）の強制リセット状態が解
除されるので、表示器（３）の開閉状態に無関係に７リ
ツプフロツプ（ＦＦ８）はセットされる。フリップフロ
ップ（ＦＦ８）のセットにより、前述と同様にしてフリ
ップフロップ（ＦＦ９）のセットが行なわれ、Ｈレベル
の電源制御信号（ＰＷＲＯＮＯＵＴ）が電源回路（１１
）に供給され、動作状態に設定される。かくして自動電
源起動は、表示器（３）の開閉状態に無関係に行なわれ
る。電源が起動され動作状態になると、主制御装置（４
）は図示しないブザー等の報知手段を駆動し、近くの使
用者に設定時刻になり電源が立上り動作状態になった事
を報知する。If you want to start the power automatically, press the keyboard (2) in advance.
By operating a predetermined key, input the start time data and set the automatic start mode. The main controller (4) detected that the automatic startup mode was set.
) is an H-level automatic power start enable signal (ENALAR).
M) is connected to the power supply control circuit (
10). As a result, the output of the gate circuit (G1) of the power supply control circuit (10) becomes H level, and the forced reset state of the flip-flop (FFI) is released. When the set time is reached, an L-level alarm signal (ALARM) is generated from the clock circuit (12), converted to H-level by the inverter (11), and supplied to the clock input (C) of the flip-flop (FFI). As a result, the set output (Q) of the flip-flop (FFI) is set to H level, the reset output (Q) is set to L level, and the reset output (page) of L level is set to 7 lip-flops (FF7) (FF8). Supplied to set input (S). As a result, flip-flops (FF7) (FF8)
is set, and the set output (Q) becomes H level. At this time, the output of the gate circuit (G4) becomes H level due to the H level set output of the flip-flop (FF7), and the forced reset state of the flip 70 knob (FF8) is released, so the display unit (3) is opened/closed. The 7 lip-flop (FF8) is set regardless of the state. By setting the flip-flop (FF8), the flip-flop (FF9) is set in the same manner as described above, and the H level power supply control signal (PWRONOUT) is sent to the power supply circuit (11).
) and set to operational status. In this way, automatic power start-up is performed regardless of whether the display (3) is open or closed. When the power supply is started and becomes operational, the main control unit (4
) drives a notification means such as a buzzer (not shown) to notify nearby users that the set time has come and the power has been turned on and is in operation.
尚自動電源起動モードに於いて、所定時刻に達する以前
に電源スイッチ（１３）が操作された場合、表示！（３
）が開かれておれば、フリップフロップ（ＦＦ５）のセ
ット出力がＨレベルで、ゲート回路（Ｇ４）出力もＨレ
ベルとなり、フリップフロップ（ＦＦ８）の強制リセッ
ト状態が解除されているので、電源スイッチ（１３）の
操作でフリップフロップ（ＦＦ８）は状態が交互に変更
され、前述と同様にして電源の０ＮＳＯＦＦを行なうこ
とが出来る。しかしながら、表示器（３）が閉じられて
いる場合には、フリップフロップ（ＦＦ５）のセット出
力がＬレベルで、ゲート回路（Ｇ４）の出力もＬレベル
となる為、フリップフロップ（ＦＦ８）は強制的にリセ
ット状態にされているので、電源スイッチ（１３）が操
作されても無効にされる。In addition, in the automatic power start mode, if the power switch (13) is operated before the predetermined time is reached, a message will be displayed! (3
) is open, the set output of the flip-flop (FF5) is at H level, the output of the gate circuit (G4) is also at H level, and the forced reset state of the flip-flop (FF8) is released, so the power switch is turned off. By the operation (13), the state of the flip-flop (FF8) is alternately changed, and the power supply can be turned off in the same manner as described above. However, when the display (3) is closed, the set output of the flip-flop (FF5) is at L level and the output of the gate circuit (G4) is also at L level, so the flip-flop (FF8) is forced to close. Since the power switch (13) is reset, even if the power switch (13) is operated, it is invalidated.
（ト）発明の効果
上述の如く本発明の電子機器は、表示器が閉じられてい
る不使用状態に於いては、電源スイッチの操作を無効に
するも、自動電源起動の場合には表示器が閉じられてい
ても電源供給を行い、動作状態に設定するようｅｌｌ威
したことにより、不使用状態での電池の浪費を防止でき
ると共に、自動電源起動を可能にするもので、電池駆動
される携帯用の電子機器に適用して効果大なるものであ
る。(g) Effects of the Invention As described above, the electronic device of the present invention disables the operation of the power switch when the display is closed and not in use, but when the display is automatically started, the display is disabled. By supplying power even when the cell is closed and forcing the device to operate, it is possible to prevent battery wastage when not in use, and it is also possible to automatically start the power supply, which is battery-powered. It is highly effective when applied to portable electronic devices.
第１図は本発明の電子機器の不使用状態を示す斜視図、
第２図は同じく使用状態を示す斜視図、第３図は本発明
の電子機器の＊ａを示すブロック図、第４図は第３図の
電源制御回路の構成を示す回路図である。
（２）・・・キーボード、（３）・・・表示器、（４）
・・・主制御装置、（９）・・・システム制御回路、（
１０）・・・電源制御回路、（１１）・・・電源回路、
（１２）・・・時計回路、（１３）電源スイッチ、（１
４）・・・表示器開閉検出スイッチ。FIG. 1 is a perspective view showing the electronic device of the present invention in an unused state;
FIG. 2 is a perspective view similarly showing the state of use, FIG. 3 is a block diagram showing *a of the electronic device of the present invention, and FIG. 4 is a circuit diagram showing the configuration of the power supply control circuit of FIG. 3. (2)...Keyboard, (3)...Display, (4)
...Main control device, (9) ...System control circuit, (
10)...power supply control circuit, (11)...power supply circuit,
(12)...clock circuit, (13) power switch, (1
4)...Indicator open/close detection switch.
Claims (3)
用位置に開閉される形式の電子機器に於いて、機器の各
部へ駆動電圧を供給する電源回路と、電源の供給、停止
を指示する電源スイッチと、表示器の開閉状態を検出す
るスイッチと、予め設定された時刻に達した時信号を出
力する時計回路と、前記電源スイッチ、表示器の開閉検
出スイッチ及び時計回路の出力が接続され、表示器が閉
じられていることを検出すると、電源スイッチの操作を
無効にするも、時計回路の出力が有ると電源回路を制御
し駆動電圧を発生するよう制御する電源制御回路で構成
した事を特徴とする電子機器。(1) In electronic equipment in which a rotatably mounted display can be opened and closed between a use position and a non-use position, a power supply circuit that supplies drive voltage to each part of the equipment, and supply and stop of power a power switch that instructs the display, a switch that detects the open/closed state of the display, a clock circuit that outputs a signal when a preset time is reached, and outputs of the power switch, the display open/close detection switch, and the clock circuit. is connected and the display is closed, the power switch operation is disabled, but if there is an output from the clock circuit, the power supply control circuit controls the power supply circuit to generate drive voltage. An electronic device characterized by the following configuration.
を検出すると、電源スイッチの操作で電源回路を制御し
電源のＯＮ、ＯＦＦを行なう事を特徴とする請求項１記
載の電子機器。(2) The electronic device according to claim 1, wherein when the power supply control circuit detects that the display device is opened, the power supply control circuit controls the power supply circuit and turns the power on and off by operating a power switch. .
動した事を報知する手段を備えた事を特徴とする請求項
１記載の電子機器。(3) The electronic device according to claim 1, further comprising means for notifying that the power supply circuit has been activated when the power supply circuit has been activated by the output of the clock circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2034100A JP2740323B2 (en) | 1990-02-14 | 1990-02-14 | Electronics |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2034100A JP2740323B2 (en) | 1990-02-14 | 1990-02-14 | Electronics |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03237513A true JPH03237513A (en) | 1991-10-23 |
| JP2740323B2 JP2740323B2 (en) | 1998-04-15 |
Family
ID=12404857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2034100A Expired - Lifetime JP2740323B2 (en) | 1990-02-14 | 1990-02-14 | Electronics |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2740323B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007173977A (en) * | 2005-12-19 | 2007-07-05 | Fujifilm Corp | Camera |
-
1990
- 1990-02-14 JP JP2034100A patent/JP2740323B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007173977A (en) * | 2005-12-19 | 2007-07-05 | Fujifilm Corp | Camera |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2740323B2 (en) | 1998-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970006390B1 (en) | Apparatus for reducing computer system power consumption | |
| US6065124A (en) | Computer system having power saving and management function and method of controlling the same | |
| KR970066826A (en) | Power saving device of hard disk drive and control method thereof | |
| JPS58127262A (en) | Microcomputer | |
| KR20020038880A (en) | Computer system and Control method of Wating mode for Computer system | |
| JPH07101376B2 (en) | System restart device | |
| JP2009289193A (en) | Information processing apparatus | |
| TW201237756A (en) | Method for fast resuming computer system and computer system | |
| JP4846862B2 (en) | Information processing apparatus and power saving control method | |
| JPH0542505Y2 (en) | ||
| JPH03237513A (en) | Electronic instrument | |
| JPH10198486A (en) | Wireless input device | |
| JPS63228205A (en) | Power source control system | |
| JP2004287761A (en) | Semiconductor device, semiconductor circuit, electronic equipment and clock supply control method | |
| JP2004127188A (en) | Information processing system | |
| CN111212357A (en) | Method and device for controlling sound system | |
| JP3404664B2 (en) | Terminal device | |
| JPH044276Y2 (en) | ||
| JPH0793061A (en) | Information processor | |
| JP2786379B2 (en) | Power control circuit for battery operation device | |
| JPH0460692A (en) | Display device for personal computer | |
| JPS5979324A (en) | Power consumption reducing circuit of computer | |
| JP3058070B2 (en) | Information processing device | |
| JPH075959A (en) | Method and apparatus for increasing or decreasing of power of peripheral device | |
| JP2740258B2 (en) | Electronics |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 11 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 11 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 13 |