JPH03235333A - Semiconductor substrate having improved getter effect, semiconductor device using the substrate and manufacture thereof - Google Patents

Semiconductor substrate having improved getter effect, semiconductor device using the substrate and manufacture thereof

Info

Publication number
JPH03235333A
JPH03235333A JP3268090A JP3268090A JPH03235333A JP H03235333 A JPH03235333 A JP H03235333A JP 3268090 A JP3268090 A JP 3268090A JP 3268090 A JP3268090 A JP 3268090A JP H03235333 A JPH03235333 A JP H03235333A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
polycrystalline silicon
semiconductor
silicon film
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3268090A
Other languages
Japanese (ja)
Inventor
Kenji Kusakabe
日下部 兼治
Keiji Yamauchi
山内 敬次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3268090A priority Critical patent/JPH03235333A/en
Publication of JPH03235333A publication Critical patent/JPH03235333A/en
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

PURPOSE:To prevent occurrence of dust in manufacture and to maintain a high getter effect till a final process by a method wherein a polycrystalline silicon film having a specified thickness or larger is formed at least on the rear side of a semiconductor substrate. CONSTITUTION:A polycrystalline silicon film 4 having a film thickness of 0.8mum or larger is formed continuously on the rear side B and the lateral wall surface 2C of a semiconductor substrate l. A getter effect is obtained by utilizing a crystal defect in this film 4. When the film 4 has the thickness of 0.8mum or above, it remains on the rear side of the substrate 1 till a final process even when a thermal oxidation processing is conducted in manufacturing processes of a semiconductor device. According to this constitution, the occurrence of dust in manufacture is prevented and a high getter effect can be maintained till the final process.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、一般に半導体基板に関するものであり、よ
り特定的には、ゲッタ効果が高められるように改良され
た半導体基板に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention This invention relates generally to semiconductor substrates, and more particularly to semiconductor substrates improved to have enhanced getter effects.

また、この発明は、そのような半導体基板を用いた半導
体装置およびその製造方法に関するものである。
The present invention also relates to a semiconductor device using such a semiconductor substrate and a method for manufacturing the same.

[従来の技術] 半導体素子は、意図しない不純物の混入を、極度に嫌う
ので、ゲッタリングによる素子特性の改善技術が重要と
なる。ゲッタリングとは、半導体素子の電気的活性領域
から、(:u、Fe5Auなどの重金属を除去すること
をいう。
[Prior Art] Semiconductor devices are extremely sensitive to unintentional impurities, so techniques for improving device characteristics through gettering are important. Gettering refers to the removal of heavy metals such as (:u, Fe5Au, etc.) from the electrically active region of a semiconductor device.

第9A図および第9B図は、従来のゲッタリングの方法
を示した工程図であり、断面図で表わされている。
FIGS. 9A and 9B are process diagrams showing a conventional gettering method, and are shown in cross-sectional views.

第9A図を参照して、主表面2Aと裏面2Bとを有する
、円板状の半導体基板1か準備される。
Referring to FIG. 9A, a disk-shaped semiconductor substrate 1 having a main surface 2A and a back surface 2B is prepared.

半導体基板1は、たとえばシリコン単結晶をスライスす
ることによって作られる。次に、第9B図を参照して、
半導体基板1の裏面2Bに、サンドブラスト処理を施す
ことによって、機械的歪層3を形成する。サンドブラス
ト処理は、半導体基板1の裏面2Bに、石英の粉を叩き
付けることによって行なわれる。
Semiconductor substrate 1 is made, for example, by slicing silicon single crystal. Next, referring to FIG. 9B,
A mechanically strained layer 3 is formed on the back surface 2B of the semiconductor substrate 1 by sandblasting. The sandblasting process is performed by hitting the back surface 2B of the semiconductor substrate 1 with quartz powder.

次に、半導体基板1の主表面2Aに回路を形成すること
によって半導体装置が得られる。
Next, a semiconductor device is obtained by forming a circuit on main surface 2A of semiconductor substrate 1.

ところで、主表面2Aに回路を形成するプロセスにおい
て、半導体基板1は種々の熱処理にふされる。この熱処
理時に、半導体基板1が重金属に汚染される。しかしな
がら、半導体基板1中に導入された重金属は、ゲッタ効
果によって、機械的歪層3内に捕らえられ、そしてその
内部に封じ込められる。その結果、半導体基板1か重金
属によって汚染されたしても、回路が形成される側の主
表面2Aは、重金属による悪影響を受けなくなり、ひい
ては、半導体装置の特性や歩留まりか向上する。
Incidentally, in the process of forming a circuit on the main surface 2A, the semiconductor substrate 1 is subjected to various heat treatments. During this heat treatment, the semiconductor substrate 1 is contaminated with heavy metals. However, the heavy metal introduced into the semiconductor substrate 1 is captured and confined within the mechanically strained layer 3 due to the getter effect. As a result, even if the semiconductor substrate 1 is contaminated with heavy metals, the main surface 2A on which a circuit is formed will not be adversely affected by the heavy metals, and as a result, the characteristics and yield of the semiconductor device will be improved.

〔発明が解決しようとする課題] ゲッタリングの従来の方法は以上のように構成されてい
た。したがって、第9B図を参照して、半導体基板1の
裏面2Bに凹凸を形成し、それによって機械的歪層3を
形成する時に、裏面2Bから材料が微小片となって剥離
するという、事態が生じていた。この剥離した微小片は
塵埃となって、半導体製造プロセスに悪影響を及ぼし、
問題となっていた。
[Problems to be Solved by the Invention] The conventional gettering method was configured as described above. Therefore, with reference to FIG. 9B, when unevenness is formed on the back surface 2B of the semiconductor substrate 1 and thereby the mechanically strained layer 3 is formed, there is a situation where the material peels off from the back surface 2B in the form of minute pieces. was occurring. These peeled off microscopic pieces turn into dust and have a negative impact on the semiconductor manufacturing process.
It was a problem.

また、半導体装置の製造プロセス中の熱処理時において
、機械的歪層3の歪の緩和かおこり、そのゲッタ能力が
なくなるという問題点もあった。
Furthermore, during heat treatment during the manufacturing process of a semiconductor device, the strain in the mechanically strained layer 3 is relaxed and its gettering ability is lost.

すなわち、第10A図(熱処理前)および第10B図(
熱処理後)を参照して、半導体基板1の裏面2Bに形成
された機械的歪層3より成長した、結晶欠陥の一種であ
る積層欠陥4aが、熱処理プロセスによりアニールアウ
トされ、消失する。積層欠陥4はゲッタ源であるので、
積層欠陥4aの消失は、ゲッタ能力の喪失を結果とし、
問題であった。
That is, FIG. 10A (before heat treatment) and FIG. 10B (
After heat treatment), stacking faults 4a, which are a type of crystal defect, grown from mechanically strained layer 3 formed on back surface 2B of semiconductor substrate 1 are annealed out and disappear by the heat treatment process. Since the stacking fault 4 is a getter source,
The disappearance of the stacking fault 4a results in the loss of gettering ability,
That was a problem.

なお、この発明に関連する先行技術として、特開昭58
−138035号公報は、裏面に多結晶シリコン層を有
する半導体基板を用いて形成された、半導体装置を開示
している。この先行技術によれば、裏面に多結晶シリコ
ン層を有するので、該半導体基板はゲッタ効果を有する
。しかしながら、半導体基板が湾曲したり、半導体装置
の製造工程中に多結晶シリコン膜かシリコン酸化物とな
って消費されつくしてしまい、半導体装置の製造工程の
途上で、ゲッタ効果が消失してしまうという問題点があ
った。
In addition, as prior art related to this invention, Japanese Patent Application Laid-Open No. 58
JP-A-138035 discloses a semiconductor device formed using a semiconductor substrate having a polycrystalline silicon layer on the back surface. According to this prior art, the semiconductor substrate has a getter effect because it has a polycrystalline silicon layer on the back surface. However, the getter effect disappears during the semiconductor device manufacturing process because the semiconductor substrate is bent or the polycrystalline silicon film or silicon oxide is consumed during the semiconductor device manufacturing process. There was a problem.

上述のような問題点を解決するために、本出願人は、す
でに、特開昭64−53552号公報に、主表面と裏面
とを有する半導体基板と、上記半導体基板の少なくとも
裏面に設けられた多結晶シリコン膜とを備え、上記半導
体基板中に含まれている酸素の濃度を旧ASTM規格で
、14X1017atoms/cm’以下に制御した半
導体基板を開示した。本発明は、この発明をさらに改良
したものである。
In order to solve the above-mentioned problems, the present applicant has already disclosed in Japanese Unexamined Patent Publication No. 64-53552 a semiconductor substrate having a main surface and a back surface, and a semiconductor substrate provided on at least the back surface of the semiconductor substrate. The present invention discloses a semiconductor substrate comprising a polycrystalline silicon film, in which the concentration of oxygen contained in the semiconductor substrate is controlled to 14×10 17 atoms/cm′ or less according to the old ASTM standard. The present invention is a further improvement of this invention.

この発明の目的は、ゲッタ効果が高く、かつ製造時に塵
を発生させずに得られ、さらに、熱処理にふされても、
半導体装置の製造の最終工程までゲッタ効果が維持され
る、半導体基板を提供することにある。
The object of the present invention is to have a high getter effect, to obtain it without generating dust during manufacturing, and to obtain it even when subjected to heat treatment.
An object of the present invention is to provide a semiconductor substrate whose getter effect is maintained until the final process of manufacturing a semiconductor device.

この発明のさらに他の目的は、そのような半導体基板を
用いて作成した半導体装置およびその製造方法を提供す
ることにある。
Still another object of the present invention is to provide a semiconductor device made using such a semiconductor substrate and a method for manufacturing the same.

[課題を解決するための手段] 上記目的を達成するために、この発明の第1の局面に従
う半導体基板は、主表面と裏面とを有する半導体基板と
、該半導体基板の少なくとも裏面に設けられた多結晶シ
リコン膜と、を備えている。
[Means for Solving the Problems] In order to achieve the above object, a semiconductor substrate according to a first aspect of the present invention includes a semiconductor substrate having a main surface and a back surface, and a semiconductor substrate provided on at least the back surface of the semiconductor substrate. A polycrystalline silicon film.

上記多結晶シリコン膜は0.8μm以上の厚さを有して
いる。
The polycrystalline silicon film has a thickness of 0.8 μm or more.

この発明の好ましい実施態様によれば、上記半導体基板
中に含まれている酸素の濃度は、旧ASTM規格で15
.0XIO”atoms/cm’以下に制御されている
According to a preferred embodiment of the present invention, the concentration of oxygen contained in the semiconductor substrate is 15% according to the old ASTM standard.
.. It is controlled to below 0XIO"atoms/cm'.

この発明の第2の局面に従う半導体装置は、主表面と裏
面とを有する半導体基板と、上記半導体基板の少なくと
も裏面に設けられた多結晶シリコン膜と、上記半導体基
板の主表面に設けられた素子と、を備えている。上記多
結晶シリコン膜は0184m以上の膜厚を有している。
A semiconductor device according to a second aspect of the invention includes a semiconductor substrate having a main surface and a back surface, a polycrystalline silicon film provided on at least the back surface of the semiconductor substrate, and an element provided on the main surface of the semiconductor substrate. It is equipped with. The polycrystalline silicon film has a thickness of 0.184 m or more.

この発明の好ましい実施態様によれば、上記半導体基板
中に含まれている酸素の濃度は、旧ASTM規格で15
.0XIO”atoms/cm3以下に制御されている
According to a preferred embodiment of the present invention, the concentration of oxygen contained in the semiconductor substrate is 15% according to the old ASTM standard.
.. It is controlled to below 0XIO"atoms/cm3.

この発明の第3の局面に従う、半導体装置の製造方法に
おいては、まず主表面と裏面とを有する半導体基板が準
備される。次に、上記半導体基板の少なくとも裏面に、
膜厚0.5μm以上の膜厚を有する多結晶シリコン膜が
形成される。その後、半導体基板の主表面に素子が形成
される。
In the method for manufacturing a semiconductor device according to the third aspect of the invention, first, a semiconductor substrate having a main surface and a back surface is prepared. Next, on at least the back surface of the semiconductor substrate,
A polycrystalline silicon film having a thickness of 0.5 μm or more is formed. Thereafter, elements are formed on the main surface of the semiconductor substrate.

[作用] この発明の第1の局面によれば、半導体基板の少なくと
も裏面に多結晶シリコン膜を備えているので、この多結
晶シリコン膜中の結晶欠陥を利用することによって、ゲ
ッタ効果か得られる。また、多結晶シリコン膜を0.8
μm以上にしているので、半導体装置の製造プロセスに
おいて、熱酸化処理か行なわれても、多結晶シリコン膜
は半導体基板の裏面に半導体製造プロセスの最終工程ま
で残り、そのゲッタ能力は半導体製造プロセスの最終工
程まで維持される。また、当該半導体基板は、半導体基
板の裏面に凹凸を形成することによって機械的歪層を形
成するという方法で得られたものではないので、当該半
導体基板には、半導体特性を悪化させる塵は付着してい
ない。
[Operation] According to the first aspect of the invention, since the semiconductor substrate is provided with a polycrystalline silicon film on at least the back surface, a getter effect can be obtained by utilizing crystal defects in the polycrystalline silicon film. . In addition, the polycrystalline silicon film is 0.8
The polycrystalline silicon film remains on the back surface of the semiconductor substrate until the final step of the semiconductor manufacturing process, and its gettering ability is limited by the semiconductor manufacturing process. It is maintained until the final process. In addition, since the semiconductor substrate is not obtained by a method of forming a mechanically strained layer by forming unevenness on the back surface of the semiconductor substrate, dust that deteriorates semiconductor characteristics does not adhere to the semiconductor substrate. I haven't.

この発明の第2の局面によれば、上述のような特徴を有
する半導体基板を用いて半導体装置が形成されているの
で、半導体特性の良好な半導体装置が得られる。
According to the second aspect of the invention, since the semiconductor device is formed using the semiconductor substrate having the above characteristics, a semiconductor device with good semiconductor characteristics can be obtained.

この発明の第3の局面によれば、上述のような特徴を有
する半導体基板を用いて半導体装置を形成するので、半
導体基板に塵が付着しない。その結果、半導体特性に優
れた半導体装置が、歩留まりよく得られるという効果を
奏する。
According to the third aspect of the invention, since a semiconductor device is formed using a semiconductor substrate having the above characteristics, dust does not adhere to the semiconductor substrate. As a result, a semiconductor device with excellent semiconductor characteristics can be obtained at a high yield.

[実施例コ 以下、この発明の一実施例を図について説明する。[Example code] An embodiment of the present invention will be described below with reference to the drawings.

第1図は、この発明の一実施例にかかる半導体基板の断
面図である。半導体基板1は主表面2人と裏面2Bを備
えている。主表面2Aおよび裏面2Bは、面方位(or
ientation)かく100〉の面である。半導体
基板1の裏面2Bおよび側壁面2Cには、0,8〜2.
0μmの膜厚を有する多結晶シリコン膜4が連続的に形
成されている。多結晶シリコン膜4は結晶欠陥を有して
いるので、この結晶欠陥を利用することによって、ゲッ
タ効果が得られる。
FIG. 1 is a sectional view of a semiconductor substrate according to an embodiment of the present invention. The semiconductor substrate 1 has two main surfaces and a back surface 2B. The main surface 2A and the back surface 2B have a plane orientation (or
ientation) This is the surface of 100〉. The back surface 2B and side wall surface 2C of the semiconductor substrate 1 are coated with 0.8-2.
A polycrystalline silicon film 4 having a thickness of 0 μm is continuously formed. Since the polycrystalline silicon film 4 has crystal defects, a getter effect can be obtained by utilizing these crystal defects.

半導体基板1の面方位を<100>にすると、主表面2
AにMO3電界効果にトランジスタを形成する場合、ゲ
ート酸化膜の特性がよくなる。なお、半導体基板1の面
方位を<111>にすることも可能であり、この場合は
半導体装置の耐圧が向上する。
When the plane orientation of the semiconductor substrate 1 is <100>, the main surface 2
When a MO3 field effect transistor is formed in A, the characteristics of the gate oxide film are improved. Note that it is also possible to make the surface orientation of the semiconductor substrate 1 <111>, and in this case, the breakdown voltage of the semiconductor device is improved.

半導体基板1中の酸素濃度は、形成されるべき半導体装
置の特性を上げるためには少ないほどよいが、旧AST
M規格で8.OX1017atoms / c m 3
以上、15.OXIO17atoms/Cm3以下に制
御されるのが好ましい。その理由を、第2図を参照して
説明する。酸素濃度が8゜0XIO”a t oms/
cm3以下であると、半導体装置の製造工程中の熱処理
によって、半導体基板1が湾曲してしまう。また、酸素
濃度が15゜OX1017atoms/Cm’を越えて
も、半導体基板1は湾曲してしまう。それゆえに、酸素
濃度は上述の範囲に制御されるのが好ましい。
The lower the oxygen concentration in the semiconductor substrate 1, the better in order to improve the characteristics of the semiconductor device to be formed.
8. M standard. OX1017atoms/cm3
Above, 15. It is preferable to control OXIO to 17 atoms/Cm3 or less. The reason for this will be explained with reference to FIG. Oxygen concentration is 8゜0XIO”at oms/
If it is less than cm 3 , the semiconductor substrate 1 will be curved due to heat treatment during the manufacturing process of the semiconductor device. Further, even if the oxygen concentration exceeds 15° OX 1017 atoms/Cm', the semiconductor substrate 1 will curve. Therefore, it is preferable that the oxygen concentration be controlled within the above range.

また、第1図を参照して、半導体基板1の側壁面2Cに
多結晶シリコン膜4が形成された半導体基板1を用いて
、半導体装置を形成すると、結晶欠陥であるスリップラ
インが半導体基板1の外周部に発生するのが防止される
Further, with reference to FIG. 1, when a semiconductor device is formed using the semiconductor substrate 1 in which the polycrystalline silicon film 4 is formed on the side wall surface 2C of the semiconductor substrate 1, slip lines, which are crystal defects, are formed on the semiconductor substrate 1. This prevents this from occurring on the outer periphery of the area.

なお、多結晶シリコン膜4を0.8〜2.0μmの膜厚
に制御する理由については、後述する。
Note that the reason why the thickness of the polycrystalline silicon film 4 is controlled to be 0.8 to 2.0 μm will be described later.

次に第3A図〜30図を参照して、本発明にかかる半導
体基板の製造方法について説明する。
Next, a method for manufacturing a semiconductor substrate according to the present invention will be described with reference to FIGS. 3A to 30.

第3A図を参照して、主表面2Aと裏面2Bとを有する
、円板状の半導体基板1が準備される。
Referring to FIG. 3A, a disk-shaped semiconductor substrate 1 having a main surface 2A and a back surface 2B is prepared.

半導体基板1は、たとえばシリコン単結晶をスライスす
ることによって作られる。なお、半導体基板1中の酸素
濃度は、シリコン単結晶であるインゴットの引上条件に
よって制御される。
Semiconductor substrate 1 is made, for example, by slicing silicon single crystal. Note that the oxygen concentration in the semiconductor substrate 1 is controlled by the conditions for pulling the ingot, which is a silicon single crystal.

次に、第3B図を参照して、化学気相成長法により、半
導体基板1の全面に多結晶シリコン膜4を堆積する。
Next, referring to FIG. 3B, polycrystalline silicon film 4 is deposited over the entire surface of semiconductor substrate 1 by chemical vapor deposition.

その後、第3C図を参照して、半導体基板1の主表面2
Aの側の多結晶シリコン膜4を鏡面研摩により除去する
。これによって、第1図に示す、ゲッタ効果が高められ
た半導体基板か得られる。
Thereafter, with reference to FIG. 3C, main surface 2 of semiconductor substrate 1 is
The polycrystalline silicon film 4 on the side A is removed by mirror polishing. As a result, a semiconductor substrate with an enhanced getter effect as shown in FIG. 1 can be obtained.

この方法によると、ゲッタ効果となる多結晶シリコン膜
4を化学気相成長法により形成している。
According to this method, a polycrystalline silicon film 4 that provides a getter effect is formed by chemical vapor deposition.

したがって従来のサンドブラスト法において観察された
ような、半導体基板に塵が付着するという事態は生じな
い。その結果、この半導体基板を用いて、半導体装置を
作成すると、良好な電気的特性を有する半導体装置が、
歩留まりよく得られるという効果を奏する。
Therefore, the situation where dust adheres to the semiconductor substrate does not occur as observed in the conventional sandblasting method. As a result, when a semiconductor device is manufactured using this semiconductor substrate, the semiconductor device has good electrical characteristics.
The effect is that a high yield can be obtained.

次に、半導体基板中の、酸素濃度の適切な範囲について
説明する。
Next, an appropriate range of oxygen concentration in the semiconductor substrate will be explained.

第4図は、半導体基板中の酸素濃度と、半導体基板の表
面の積層欠陥の密度との関係を示した図である。直線(
1)は、裏面に多結晶シリコン膜を備えた本発明にかか
る半導体基板を用いて行なった実験の結果を示しており
、直線(2)は裏面にサンドブラスト処理を施した従来
の半導体基板を用いて行なった実験の結果を示している
FIG. 4 is a diagram showing the relationship between the oxygen concentration in the semiconductor substrate and the density of stacking faults on the surface of the semiconductor substrate. Straight line (
1) shows the results of an experiment conducted using a semiconductor substrate according to the present invention with a polycrystalline silicon film on the back surface, and straight line (2) shows the results of an experiment conducted using a conventional semiconductor substrate with a sandblasting process on the back surface. The results of the experiments conducted are shown.

第4図から、次の事柄が明らかとなった。すなわち、半
導体基板の表面の積層欠陥の密度は、サンドブラスト処
理を施した従来の半導体基板の場合には、酸素濃度が低
くなると若干高くなる。
From Figure 4, the following things became clear. That is, in the case of a conventional semiconductor substrate subjected to sandblasting, the density of stacking faults on the surface of the semiconductor substrate becomes slightly higher as the oxygen concentration decreases.

方、裏面に多結晶シリコン膜を備えた半導体基板の場合
には、酸素濃度が低くなるほど、積層欠陥の密度が低く
なる。また、半導体基板の酸素濃度が15.OXIO1
7atoms/cm3 (旧ASTM)以下になると、
従来のサンドブラスト処理を施した半導体基板よりも、
本発明にかかる半導体基板の方が積層、欠陥の密度が低
くなる。以上の結果より、本発明にかかる半導体基板に
おいて、酸素濃度は15.0X10”atoms/cm
3(旧ASTM)以下にするのか好ましい。酸素濃度の
下限値は8.OXIO17atoms/cm’(旧AS
TM)である。なぜなら、第2図を参照して、酸素濃度
がこの値以下になると、半導体基板が湾曲するからであ
る。
On the other hand, in the case of a semiconductor substrate having a polycrystalline silicon film on the back surface, the lower the oxygen concentration, the lower the density of stacking faults. Further, the oxygen concentration of the semiconductor substrate is 15. OXIO1
When it becomes less than 7atoms/cm3 (former ASTM),
Compared to semiconductor substrates subjected to conventional sandblasting,
The semiconductor substrate according to the present invention has lower stacking and defect densities. From the above results, in the semiconductor substrate according to the present invention, the oxygen concentration is 15.0×10”atoms/cm.
It is preferable to set it to 3 (old ASTM) or less. The lower limit of oxygen concentration is 8. OXIO17atoms/cm' (old AS
TM). This is because, as shown in FIG. 2, when the oxygen concentration falls below this value, the semiconductor substrate will curve.

次に、多結晶シリコン膜の好ましい膜厚について説明す
る。多結晶シリコン膜はゲッタ源であるため、多結晶シ
リコン膜は半導体装置の製造プロセスの終了時まで、半
導体基板の裏面に残存している必要がある。そこで、半
導体装置の製造プロセスの終了時まで多結晶シリコン膜
を半導体基板の裏面に残存させておくためには、どの程
度の膜厚が必要であるかを調べるために、多結晶シリコ
ン膜の種々の膜厚(1,5μm、1.0μm、0゜6μ
mの3種の膜厚か選ばれた)を有する半導体基板を準備
した。それから、これらの半導体基板を半導体装置の製
造の全プロセスを通過させた。
Next, the preferred thickness of the polycrystalline silicon film will be explained. Since the polycrystalline silicon film is a getter source, the polycrystalline silicon film must remain on the back surface of the semiconductor substrate until the end of the semiconductor device manufacturing process. Therefore, in order to find out how thick the polycrystalline silicon film is required to remain on the back surface of the semiconductor substrate until the end of the semiconductor device manufacturing process, we tested various types of polycrystalline silicon films. Film thickness (1.5 μm, 1.0 μm, 0°6 μm
A semiconductor substrate having one of three film thicknesses (m) was prepared. These semiconductor substrates were then passed through the entire process of manufacturing semiconductor devices.

第5図は、半導体装置の製造の全プロセスを通過させた
半導体基板の、裏面に存在する多結晶シリコン膜をX線
解析により検出した図である。曲線(10)は、最初、
その裏面に、多結晶シリコン膜が1.5μmの膜厚て堆
積していた半導体基板の場合を示している。曲線(11
)は、最初、その裏面に多結晶シリコン膜が1.0μm
の膜厚で堆積していた半導体基板の場合を示している。
FIG. 5 is an X-ray analysis diagram showing a polycrystalline silicon film present on the back surface of a semiconductor substrate that has gone through all the processes of manufacturing a semiconductor device. Curve (10) initially
The figure shows the case of a semiconductor substrate on which a polycrystalline silicon film was deposited to a thickness of 1.5 μm. Curve (11
) initially had a polycrystalline silicon film of 1.0 μm on its back surface.
The figure shows the case of a semiconductor substrate deposited with a film thickness of .

曲線(12)は、最初、その裏面に多結晶シリコン膜が
1.5μmの膜厚て堆積していた半導体基板の場合を示
している。図中、参照番号13で示すピークは、多結晶
シリコンの<111>結晶のX線解析ピークであり、参
照番号14で示すピークは、半導体基板の<100>結
晶のX線解析ピークである。
Curve (12) shows the case of a semiconductor substrate on which a polycrystalline silicon film was initially deposited to a thickness of 1.5 μm on its back surface. In the figure, the peak indicated by reference number 13 is the X-ray analysis peak of the <111> crystal of polycrystalline silicon, and the peak indicated by reference number 14 is the X-ray analysis peak of the <100> crystal of the semiconductor substrate.

一般に、半導体基板の裏面に堆積された多結晶シリコン
膜は、半導体装置の製造プロセスにおける熱酸化処理工
程および酸化膜除去工程において、その表面からシリコ
ン酸化物となって経時的に消耗していく。第5図中の曲
線(12)を参照して、多結晶シリコン膜の膜厚か0.
6μmであった場合には、該半導体基板を半導体装置の
製造の全プロセスを通過させると、もはやその裏面には
多結晶シリコン膜か残存していない。なぜなら、多結晶
シリコンのピーク13が消失しているからである。すな
わち、このことは、多結晶シリコン膜の膜厚か0.6μ
mであった場合には、半導体装置の製造の全プロセスの
ある時点で、ゲッタ効果が消失していることを示してい
る。
In general, a polycrystalline silicon film deposited on the back surface of a semiconductor substrate becomes silicon oxide from its surface and is consumed over time during a thermal oxidation treatment step and an oxide film removal step in the manufacturing process of a semiconductor device. Referring to curve (12) in FIG. 5, whether the film thickness of the polycrystalline silicon film is 0.
In the case where the thickness is 6 μm, after the semiconductor substrate passes through the entire process of manufacturing a semiconductor device, no polycrystalline silicon film remains on the back surface of the semiconductor substrate. This is because the peak 13 of polycrystalline silicon has disappeared. In other words, this means that the thickness of the polycrystalline silicon film is 0.6μ.
If it is m, it indicates that the getter effect disappears at a certain point in the entire process of manufacturing the semiconductor device.

一方、多結晶シリコン膜の膜厚が1.0μmあるいは1
.5μmの場合には、第5図中の曲線(10)および(
11)を参照して、多結晶シリコンのピーク13が存在
している。このことは、膜厚が1.0μmまたは1.5
μmあると、ゲッタ源である多結晶シリコン膜か半導体
基板の裏面に残存することを示している。すなわち、半
導体基板の裏面に形成される多結晶シリコン膜の膜厚が
1.0μm以上であれば、半導体装置の製造プロセスの
最終工程まで、ゲッタ能力は、確実に維持される。
On the other hand, the thickness of the polycrystalline silicon film is 1.0 μm or 1 μm.
.. In the case of 5 μm, curves (10) and (
11), there is a peak 13 of polycrystalline silicon. This means that the film thickness is 1.0 μm or 1.5 μm.
If it is .mu.m, it means that the polycrystalline silicon film, which is a getter source, remains on the back surface of the semiconductor substrate. That is, if the thickness of the polycrystalline silicon film formed on the back surface of the semiconductor substrate is 1.0 μm or more, the gettering ability is reliably maintained until the final step of the semiconductor device manufacturing process.

また、別の実験で、多結晶シリコン膜を裏面に備えた半
導体基板を半導体装置の製造の全プロセスを通過させた
場合、多結晶シリコン膜は0.8μmの厚み分だけ酸化
膜として消失することが、経験的に認められている。そ
れゆえに、多結晶シリコン膜の好ましい厚みの最小値は
、0.8μmである。また、多結晶シリコンの好ましい
厚みの最大値は2.0μmである、なぜなら、膜厚がこ
の値を越えると、半導体基板が湾曲することか経験的に
認められているからである。
Additionally, in another experiment, when a semiconductor substrate with a polycrystalline silicon film on the back side was passed through the entire process of manufacturing a semiconductor device, the polycrystalline silicon film disappeared as an oxide film by a thickness of 0.8 μm. is empirically confirmed. Therefore, the preferred minimum thickness of the polycrystalline silicon film is 0.8 μm. Further, the preferred maximum thickness of polycrystalline silicon is 2.0 μm, because it has been empirically recognized that if the film thickness exceeds this value, the semiconductor substrate will curve.

次に、本発明にかかる半導体基板の応用例について述べ
る。
Next, application examples of the semiconductor substrate according to the present invention will be described.

第6A図および第6B図は、本発明にかかる半導体基板
を用いて、ダイナミックRAMの一種であるスタックド
・キャパシタセルを製造する工程を示した図であり、断
面図で表されている。
6A and 6B are cross-sectional views showing the process of manufacturing a stacked capacitor cell, which is a type of dynamic RAM, using the semiconductor substrate according to the present invention.

第6A図を参照して、半導体基板1の裏面2Bに多結晶
シリコン膜4を形成する。次に、半導体基板1の主表面
にトランジスタとキャパシタとを形成する。トランジス
タは、半導体基板1の主表面上に形成されたゲート電極
5と、半導体基板1の主表面に形成された一対のソース
/ドレイン領域6.6とを含む。キャパシタは、一方の
ソース/ドレイン領域6に電気的に接触するように設け
られたストレージノード7と、ストレージノード7の上
に設けられた誘電対膜8と、該誘電対膜8の上に設けら
れたセレプレート電極9とを含む。
Referring to FIG. 6A, polycrystalline silicon film 4 is formed on back surface 2B of semiconductor substrate 1. Referring to FIG. Next, a transistor and a capacitor are formed on the main surface of semiconductor substrate 1. The transistor includes a gate electrode 5 formed on the main surface of semiconductor substrate 1 and a pair of source/drain regions 6.6 formed on the main surface of semiconductor substrate 1. The capacitor includes a storage node 7 provided in electrical contact with one source/drain region 6, a dielectric pair film 8 provided on the storage node 7, and a dielectric pair film 8 provided on the dielectric pair film 8. and a select plate electrode 9.

その後、半導体基板の全面に層間絶縁膜10を形成し、
次にこの層間絶縁膜10にコンタクトホール11を設け
、このコンタクトホール11を介してビット線12を他
方のソース/ドレイン領域6に接続する。
After that, an interlayer insulating film 10 is formed on the entire surface of the semiconductor substrate,
Next, a contact hole 11 is provided in this interlayer insulating film 10, and a bit line 12 is connected to the other source/drain region 6 through this contact hole 11.

以上のような半導体装置の製造の全プロセスにおいて、
多結晶シリコン膜4中の結晶欠陥がゲッタ源として作用
するので、電気的特性の優れた半導体装置が得られる。
In the entire process of manufacturing semiconductor devices as described above,
Since the crystal defects in the polycrystalline silicon film 4 act as a getter source, a semiconductor device with excellent electrical characteristics can be obtained.

引続き、第6B図を参照して、半導体基板1の裏面2B
から多結晶シリコン膜4を除去すると、半導体装置が完
成する。
Continuing with reference to FIG. 6B, the back surface 2B of the semiconductor substrate 1
When polycrystalline silicon film 4 is removed from the semiconductor device, the semiconductor device is completed.

次に、リフレッシュ(記録を保持するための動作)不良
率と、半導体基板の裏面に形成された多結晶シリコン膜
の膜厚との関係を調べるために、多結晶シリコン膜の膜
厚を種々変えて、第6A図に示す半導体記憶装置を作っ
た。
Next, we varied the thickness of the polycrystalline silicon film in order to investigate the relationship between the refresh (record-holding operation) defect rate and the thickness of the polycrystalline silicon film formed on the back surface of the semiconductor substrate. Thus, a semiconductor memory device shown in FIG. 6A was manufactured.

第7図は、リフレッシュ不良率と多結晶シリコン膜の膜
厚との関係を示した図である。図において、横軸は半導
体基板の裏面に形成された多結晶シリコン膜の厚さを示
している。また、縦軸は、サンドブラスト処理を裏面に
施した従来の半導体基板(ウェハ)を用いて作った半導
体記憶装置のリフレッシュ不良率を100とした時の、
本発明にかかる半導体基板(ウェハ)を用いて作った半
導体記憶装置のリフレッシュ不良率を示す。図中、点線
で示された直線13aは、サンドブラスト処理を裏面に
施した従来の半導体基板を用いて作った半導体記憶素子
のリフレッシュ不良率のレベルを示している。なお、黒
丸はシリコン単結晶ウエハの酸素濃度が9.0〜11.
0 [X1017a toms/cm3 (旧ASTM
)コの半導体基板を用いた場合、白丸はシリコン単結晶
ウェハの酸素濃度が12.0〜13.5 [X1X10
17ato/cm3 (旧ASTM)]の半導体基板を
用いた場合を示している。
FIG. 7 is a diagram showing the relationship between the refresh failure rate and the thickness of the polycrystalline silicon film. In the figure, the horizontal axis indicates the thickness of the polycrystalline silicon film formed on the back surface of the semiconductor substrate. In addition, the vertical axis shows the refresh failure rate of a semiconductor memory device made using a conventional semiconductor substrate (wafer) whose back side has been subjected to sandblasting treatment, which is 100.
3 shows the refresh failure rate of a semiconductor memory device made using a semiconductor substrate (wafer) according to the present invention. In the figure, a straight line 13a indicated by a dotted line indicates the level of the refresh failure rate of a semiconductor memory element manufactured using a conventional semiconductor substrate whose back surface is sandblasted. Note that the black circles indicate cases where the oxygen concentration of the silicon single crystal wafer is 9.0 to 11.
0 [X1017a toms/cm3 (old ASTM
) When using a semiconductor substrate, the white circle indicates that the oxygen concentration of the silicon single crystal wafer is 12.0 to 13.5
17ato/cm3 (former ASTM)] is used.

第7図から明らかなように、半導体基板中の酸素濃度を
13.5X1017atoms/am3(旧ASTM)
以下とした場合、リフレッシュ不良率は、多結晶シリコ
ン膜の膜厚の増加とともに減少する。そして、多結晶シ
リコン膜の膜厚か0゜8μmを越えたところで、本発明
にかかる半導体基板を用いて作った半導体記憶装置のリ
フレッシュ不良率は従来のサンドブラスト処理を施した
半導体基板を用いて作った半導体装置のリフレッシュ不
良率よりも、低くなる。この結果からも、多結晶シリコ
ン膜の膜厚は0.8μm以上必要であることがわかる。
As is clear from Figure 7, the oxygen concentration in the semiconductor substrate is 13.5X1017 atoms/am3 (former ASTM).
In the case below, the refresh failure rate decreases as the thickness of the polycrystalline silicon film increases. When the thickness of the polycrystalline silicon film exceeds 0.8 μm, the refresh failure rate of the semiconductor memory device made using the semiconductor substrate according to the present invention is lower than that of the semiconductor memory device made using the conventional sandblasting semiconductor substrate. This is lower than the refresh failure rate of semiconductor devices. This result also shows that the thickness of the polycrystalline silicon film is required to be 0.8 μm or more.

また、サンドブラスト処理を施した従来の半導体基板を
用いた場合、“塵の発生”という問題が生じたが、本発
明にかかる半導体基板を用いると、このような問題は生
じない。以下、このことについて、さらに詳細に説明す
る。
Further, when using a conventional semiconductor substrate subjected to sandblasting treatment, a problem of "dust generation" occurred, but when the semiconductor substrate according to the present invention is used, such a problem does not occur. This will be explained in more detail below.

第8A図および第8B図は、半導体基板の表面に付着し
ているダストの個数(半導体基板1枚当たり)のヒスト
グラムである。第8A図は本発明の半導体基板を用いた
場合、第8B図はサンドブラスト処理を施した従来の半
導体基板を用いた場合を示している。これらの図におい
て、階級値は0、 5μm以上の大きさを有するダスト
の個数を表わしている。度数は、該階級値に属する半導
体基板の枚数を表わしている。次に、これらの表の見方
を説明する。たとえば、第8A図中の番号2では、0.
5μm以上の大きさを有するダストが2〜4個ついてい
た半導体基板か、総数(n)24枚中、4枚あったこと
が示されている。
FIGS. 8A and 8B are histograms of the number of dust particles (per semiconductor substrate) attached to the surface of a semiconductor substrate. FIG. 8A shows a case where the semiconductor substrate of the present invention is used, and FIG. 8B shows a case where a conventional semiconductor substrate subjected to sandblasting treatment is used. In these figures, the class value represents the number of dust particles having a size of 0.5 μm or more. The frequency represents the number of semiconductor substrates belonging to the class value. Next, we will explain how to read these tables. For example, at number 2 in FIG. 8A, 0.
It is shown that there were 4 out of 24 semiconductor substrates (n) with 2 to 4 pieces of dust having a size of 5 μm or more.

第8A図および第8B図を比較参照して明らかなように
、本発明にかかる半導体基板では、サンドブラスト処理
を施した従来の半導体基板に比べで、塵の発生か少ない
As is clear from a comparison of FIGS. 8A and 8B, the semiconductor substrate according to the present invention generates less dust than the conventional semiconductor substrate subjected to sandblasting.

なお、上記実施例では、本発明にかかる半導体基板をダ
イナミックRAMに用いた場合を例示したが、この発明
はこれに限られるものでなく、他の半導体記憶装置に用
いてもよく、さらにスイッチング機能を有するトランジ
スタを備えた半導体論理回路装置に用いてもよい。
In the above embodiment, the semiconductor substrate according to the present invention is used in a dynamic RAM, but the present invention is not limited to this, and may be used in other semiconductor memory devices, and may also have a switching function. The present invention may be used in a semiconductor logic circuit device including a transistor having the following characteristics.

以上、本発明を要約すると、次のとおりである。The present invention can be summarized as follows.

(1) 特許請求の範囲第1項に記載の半導体基板であ
って、前記多結晶シリコン膜の膜厚は0゜8μm以上2
,0μm以下である。
(1) The semiconductor substrate according to claim 1, wherein the polycrystalline silicon film has a thickness of 0°8 μm or more.
, 0 μm or less.

(2、特許請求の範囲第1項に記載の半導体基板であっ
て、 前記多結晶シリコン膜は、前記半導体基板の裏面上およ
び側壁面上に連続的に形成されている。
(2. The semiconductor substrate according to claim 1, wherein the polycrystalline silicon film is continuously formed on the back surface and side wall surface of the semiconductor substrate.

(3) 特許請求の範囲第1項に記載の半導体基板であ
って、 前記半導体基板中に含まれている酸素の濃度は、旧AS
TM規格で15.OX1017atoms/cm3以下
に制御されている。
(3) The semiconductor substrate according to claim 1, wherein the concentration of oxygen contained in the semiconductor substrate is
15 according to TM standard. It is controlled to OX1017atoms/cm3 or less.

(4) 上記(3)に記載の半導体基板であって、 前記半導体基板中に含まれている酸素の濃度は、旧AS
TM規格で8.OxOx1017ato/cm3以上、
15.OX1017atoms/cm3以下に制御され
ている。
(4) The semiconductor substrate according to (3) above, wherein the concentration of oxygen contained in the semiconductor substrate is
8 in TM standard. OxOx1017ato/cm3 or more,
15. It is controlled to OX1017atoms/cm3 or less.

(5) 特許請求の範囲第1項に記載の半導体基板であ
って、 前記半導体基板の面方位は<100>である。
(5) The semiconductor substrate according to claim 1, wherein the semiconductor substrate has a plane orientation of <100>.

(6) 特許請求の範囲第2項に記載の半導体装置であ
って、 前記多結晶シリコン膜の膜厚は0. 8μm以上、2.
0μm以下である。
(6) The semiconductor device according to claim 2, wherein the polycrystalline silicon film has a thickness of 0. 8 μm or more, 2.
It is 0 μm or less.

(7) 特許請求の範囲第2項に記載の半導体装置であ
って、 前記半導体基板中に含まれている酸素の濃度は、旧AS
TM規格で15.OX1017atoms/Cm3以下
に制御されている。
(7) The semiconductor device according to claim 2, wherein the concentration of oxygen contained in the semiconductor substrate is
15 according to TM standard. It is controlled to OX1017atoms/Cm3 or less.

(8) 上記(7)に記載の半導体装置であって、 前記半導体基板中に含まれている酸素の濃度は、旧AS
TM規格で、8.OX1017atoms/cm’以上
、15.OX1017atoms/cm3以下に制御さ
れている。
(8) In the semiconductor device according to (7) above, the concentration of oxygen contained in the semiconductor substrate is
According to the TM standard, 8. OX1017atoms/cm' or more, 15. It is controlled to OX1017atoms/cm3 or less.

(9) 特許請求の範囲第2項に記載の半導体装置であ
って、 前記素子はトランジスタを含む。
(9) The semiconductor device according to claim 2, wherein the element includes a transistor.

(10) 特許請求の範囲第2項に記載の半導体装置で
あって、 前記素子は、トランジスタおよびキャパシタを含む。
(10) The semiconductor device according to claim 2, wherein the element includes a transistor and a capacitor.

(11) 上記(10)に記載の半導体装置であって、 前記トランジスタはMO5電界効果トランジスタを含む
(11) The semiconductor device according to (10) above, wherein the transistor includes an MO5 field effect transistor.

[発明の効果] 以上説明したとおり、この発明の第1の局面に従う半導
体基板によれば、半導体基板の少なくとも裏面に多結晶
シリコン膜を備えているので、この多結晶シリコン膜中
の結晶欠陥を利用することによって、ゲッタ効果が得ら
れる。また、多結晶シリコン膜の膜厚を0. 8μm以
上にしているので、半導体装置の製造プロセスにおいて
、熱酸化処理等が行なわれても、多結晶シリコン膜は半
導体製造プロセスの最終工程まで残り、ひいてはゲッタ
能力は半導体装置の製造プロセスの最終工程まで維持さ
れる。また、この発明によると、従来のサンドプラス上
法によって得られた半導体基板と異なり、電気的特性を
悪化させる塵が半導体基板に付着しなくなる。
[Effects of the Invention] As explained above, according to the semiconductor substrate according to the first aspect of the present invention, at least the back surface of the semiconductor substrate is provided with a polycrystalline silicon film, so crystal defects in the polycrystalline silicon film can be eliminated. By using this, a getter effect can be obtained. Further, the film thickness of the polycrystalline silicon film was set to 0. Since the thickness is 8 μm or more, even if thermal oxidation treatment is performed in the semiconductor device manufacturing process, the polycrystalline silicon film will remain until the final step of the semiconductor manufacturing process, and the gettering ability will be reduced until the final step of the semiconductor device manufacturing process. will be maintained until Further, according to the present invention, unlike a semiconductor substrate obtained by the conventional sand-plus method, dust that deteriorates electrical characteristics does not adhere to the semiconductor substrate.

この発明の第2の局面によれば、上述のような特徴を有
する半導体基板を用いて半導体装置が形成されているの
で、半導体基板に塵が付着しておらず、ひいては電気的
特性の良好な半導体装置が得られる。
According to the second aspect of the invention, since a semiconductor device is formed using a semiconductor substrate having the above-mentioned characteristics, dust does not adhere to the semiconductor substrate, and as a result, the semiconductor substrate has good electrical characteristics. A semiconductor device is obtained.

この発明の第3の局面によれば、上述のような特徴を有
する半導体基板を用いて半導体装置を形成するので、半
導体基板に塵が付着しない。その結果、電気的特性に優
れた半導体装置が歩留まりよく得られるという効果を奏
する。
According to the third aspect of the invention, since a semiconductor device is formed using a semiconductor substrate having the above characteristics, dust does not adhere to the semiconductor substrate. As a result, it is possible to obtain semiconductor devices with excellent electrical characteristics at a high yield.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、この発明の一実施例にかかる半導体基板の断
面図である。 第2図は、半導体基板中の酸素濃度と、基板の反りとの
関係を示した図である。 第3A図〜第3C図は、この発明の一実施例にかかる半
導体基板の製造方法を示した工程図であり、断面図で表
わされている。 第4図は、半導体基板中の酸素濃度と、半導体基板の表
面の積層欠陥の密度との関係を表わした図である。 第5図は、半導体装置の製造の全プロセスを通過した半
導体基板の、裏面のX線解析図である。 第6A図および第6B図は、この発明にかかる半導体基
板を用いて半導体記憶装置を製造する方法を示した工程
図であり、断面図で表わされている。 第7図は、リフレッシュ不良率と多結晶シリコン膜の膜
厚との関係を示した図である。 第8A図は、本発明にかかる半導体基板の表面に付着し
ているダストの個数のヒストグラムである。 第8B図は、サンドブラスト処理を行なった従来の半導
体基板の表面に付着しているダストの個数のヒストグラ
ムである。 第9A図および第9B図は、半導体基板の裏面にサンド
ブラスト処理によって機械的歪層を形成する方法を示し
た工程図であり、断面図で表わされている。 第10A図は、サンドブラスト処理を施した従来の半導
体基板の裏面に現れている積層欠陥の様子を示した図で
あり、第10B図は、サンドブラスト処理を施した従来
の半導体基板を熱処理した時の、裏面の様子を示した図
である。 図において、1は半導体基板、2Aは主表面、2Bは裏
面、4は多結晶シリコン膜である。 高10 1: 平4苓rim     2s二 主入114:5
酩八)111)fl販 1aSiL肩 纂21す i。 6 手11奈纂^(fつ昨tうV (x+σ7aLoms/ cm” ) め4回 (x +o17 atoms/ cm3)蔓3A回 21:1 め3B口 A 第3C凹 A B 高5回 あ6A(2) !#76B図 め7(2) ウニ八つ裏〜I:t+75a/Jμ品シソコン動1し1
1×
FIG. 1 is a sectional view of a semiconductor substrate according to an embodiment of the present invention. FIG. 2 is a diagram showing the relationship between the oxygen concentration in a semiconductor substrate and the warpage of the substrate. FIGS. 3A to 3C are process diagrams showing a method for manufacturing a semiconductor substrate according to an embodiment of the present invention, and are shown in cross-sectional views. FIG. 4 is a diagram showing the relationship between the oxygen concentration in the semiconductor substrate and the density of stacking faults on the surface of the semiconductor substrate. FIG. 5 is an X-ray analysis diagram of the back surface of a semiconductor substrate that has gone through all the processes of manufacturing a semiconductor device. FIGS. 6A and 6B are process diagrams showing a method for manufacturing a semiconductor memory device using a semiconductor substrate according to the present invention, and are shown in cross-sectional views. FIG. 7 is a diagram showing the relationship between the refresh failure rate and the thickness of the polycrystalline silicon film. FIG. 8A is a histogram of the number of dust particles adhering to the surface of a semiconductor substrate according to the present invention. FIG. 8B is a histogram of the number of dust particles adhering to the surface of a conventional semiconductor substrate subjected to sandblasting. FIGS. 9A and 9B are process diagrams showing a method for forming a mechanically strained layer on the back surface of a semiconductor substrate by sandblasting, and are shown in cross-sectional views. FIG. 10A is a diagram showing stacking faults appearing on the back side of a conventional semiconductor substrate subjected to sandblasting treatment, and FIG. 10B is a diagram showing the state of stacking faults appearing on the back side of a conventional semiconductor substrate subjected to sandblasting treatment. , is a diagram showing the back side. In the figure, 1 is a semiconductor substrate, 2A is a main surface, 2B is a back surface, and 4 is a polycrystalline silicon film. High School 10 1: Heisei 4 Rei Rim 2s 2 Main entry 114:5
酩八) 111) fl sales 1aSiL shoulder string 21sui. 6 Hand 11 Narrow ^ (f Tsu last V (x + σ7aLoms/ cm”) 4 times (x + o17 atoms/ cm3) 3 A times 21:1 3 B Mouth A 3 C concave A B High 5 times A 6 A ( 2) !#76B figure 7 (2) Sea urchin eight back ~ I: t+75a/Jμ product Sisocon movement 1 and 1

Claims (3)

【特許請求の範囲】[Claims] (1)主表面と裏面とを有する半導体基板と、前記半導
体基板の少なくとも裏面に設けられた多結晶シリコン膜
と、を備え、 前記多結晶シリコン膜は0.8μm以上の厚さを有して
いる、 ゲッタ効果の高められた半導体基板。
(1) A semiconductor substrate having a main surface and a back surface, and a polycrystalline silicon film provided on at least the back surface of the semiconductor substrate, the polycrystalline silicon film having a thickness of 0.8 μm or more. A semiconductor substrate with enhanced getter effect.
(2)主表面と裏面とを有する半導体基板と、前記半導
体基板の少なくとも裏面に設けられた多結晶シリコン膜
と、 前記半導体基板の主表面に設けられた素子と、を備え、 前記多結晶シリコン膜は0.8μm以上の膜厚を有して
いる、半導体装置。
(2) A semiconductor substrate having a main surface and a back surface, a polycrystalline silicon film provided on at least the back surface of the semiconductor substrate, and an element provided on the main surface of the semiconductor substrate, the polycrystalline silicon A semiconductor device in which the film has a thickness of 0.8 μm or more.
(3)主表面と裏面とを有する半導体基板を準備する工
程と、 前記半導体基板の少なくとも裏面に、膜厚0.8μm以
上の膜厚を有する多結晶シリコン膜を形成する工程と、 前記半導体基板の主表面に素子を形成する工程と、 を備えた、半導体装置の製造方法。
(3) preparing a semiconductor substrate having a main surface and a back surface; forming a polycrystalline silicon film having a thickness of 0.8 μm or more on at least the back surface of the semiconductor substrate; and the semiconductor substrate A method for manufacturing a semiconductor device, comprising: forming an element on the main surface of the semiconductor device.
JP3268090A 1990-02-13 1990-02-13 Semiconductor substrate having improved getter effect, semiconductor device using the substrate and manufacture thereof Pending JPH03235333A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3268090A JPH03235333A (en) 1990-02-13 1990-02-13 Semiconductor substrate having improved getter effect, semiconductor device using the substrate and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3268090A JPH03235333A (en) 1990-02-13 1990-02-13 Semiconductor substrate having improved getter effect, semiconductor device using the substrate and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH03235333A true JPH03235333A (en) 1991-10-21

Family

ID=12365585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3268090A Pending JPH03235333A (en) 1990-02-13 1990-02-13 Semiconductor substrate having improved getter effect, semiconductor device using the substrate and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH03235333A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5419786A (en) * 1993-07-02 1995-05-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor substrate for bipolar element

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4053335A (en) * 1976-04-02 1977-10-11 International Business Machines Corporation Method of gettering using backside polycrystalline silicon
JPS58138035A (en) * 1982-02-12 1983-08-16 Nec Corp Semiconductor device and manufacture thereof
JPS63222435A (en) * 1987-03-11 1988-09-16 Osaka Titanium Seizo Kk Semiconductor substrate having polycrystalline layer
JPS63310123A (en) * 1987-06-12 1988-12-19 Kyushu Denshi Kinzoku Kk Silicon semiconductor substrate
JPS6446937A (en) * 1987-08-15 1989-02-21 Nec Yamagata Ltd Manufacture of semiconductor device
JPS6453552A (en) * 1987-08-25 1989-03-01 Mitsubishi Electric Corp Semiconductor substrate
JPH01256130A (en) * 1988-04-05 1989-10-12 Mitsubishi Electric Corp Semiconductor substrate

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4053335A (en) * 1976-04-02 1977-10-11 International Business Machines Corporation Method of gettering using backside polycrystalline silicon
JPS58138035A (en) * 1982-02-12 1983-08-16 Nec Corp Semiconductor device and manufacture thereof
JPS63222435A (en) * 1987-03-11 1988-09-16 Osaka Titanium Seizo Kk Semiconductor substrate having polycrystalline layer
JPS63310123A (en) * 1987-06-12 1988-12-19 Kyushu Denshi Kinzoku Kk Silicon semiconductor substrate
JPS6446937A (en) * 1987-08-15 1989-02-21 Nec Yamagata Ltd Manufacture of semiconductor device
JPS6453552A (en) * 1987-08-25 1989-03-01 Mitsubishi Electric Corp Semiconductor substrate
JPH01256130A (en) * 1988-04-05 1989-10-12 Mitsubishi Electric Corp Semiconductor substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5419786A (en) * 1993-07-02 1995-05-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor substrate for bipolar element

Similar Documents

Publication Publication Date Title
TW382028B (en) Continuous process for forming improved titanium nitride barrier layers
JPH06104898B2 (en) Decompression surface treatment equipment
JPH0786289A (en) Semiconductor silicon wafer and its manufacture
TW520540B (en) Method of producing anneal wafer and anneal wafer
US6573181B1 (en) Method of forming contact structures using nitrogen trifluoride preclean etch process and a titanium chemical vapor deposition step
JPS6289333A (en) Improved rie plasma etching for forming ohmic contact between metal and semiconductor
JP2856157B2 (en) Method for manufacturing semiconductor device
JP2000082804A (en) Semiconductor provided with defect-free region
JPH03235333A (en) Semiconductor substrate having improved getter effect, semiconductor device using the substrate and manufacture thereof
US6479400B2 (en) Manufacturing method of system-on-chip and manufacturing method of semiconductor device
JP2955847B2 (en) Method for forming platinum thin film and method for forming capacitor for memory
JPH10189537A (en) Dry etching method
JP3055782B2 (en) How to manufacture thin film transistors
JPH025521A (en) Manufacture of semiconductor device
JP3210510B2 (en) Method for manufacturing semiconductor device
CN112397382B (en) Method for processing polycrystalline silicon thin film
JPH09289247A (en) Formation method of contact
JPS6286716A (en) Formation of ohmic contact between metal and semiconductor and apparatus for the same
US8748260B2 (en) Method for manufacturing nano-crystalline silicon material for semiconductor integrated circuits
JPH07161660A (en) Manufacture of semiconductor device
JP2003258243A (en) Semiconductor device and its manufacturing method
WO2024095887A1 (en) Method for manufacturing semiconductor device, manufacturing device for semiconductor device, and semiconductor device
JP2009266940A (en) Method for manufacturing epitaxial wafer
JPH021910A (en) Manufacture of semiconductor integrated circuit employing selective tungsten deposition
JPH06196459A (en) Manufacture of semiconductor silicon wafer