JP3210510B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP3210510B2 JP3210510B2 JP31723293A JP31723293A JP3210510B2 JP 3210510 B2 JP3210510 B2 JP 3210510B2 JP 31723293 A JP31723293 A JP 31723293A JP 31723293 A JP31723293 A JP 31723293A JP 3210510 B2 JP3210510 B2 JP 3210510B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- substrate
- film
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に信頼性の高い絶縁膜の形成工程を有する半
導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device having a step of forming a highly reliable insulating film.
【0002】[0002]
【従来の技術】近年、コンピュ−タ−や通信機器の重要
部分には、多数のトランジスタや抵抗等を電気回路を達
成するようにむすびつけ、1チップ上に集積化して形成
した大規模集積回路(LSI)が多用されている。この
ため、機器全体の性能は、LSI単体の性能と大きく結
び付いている。2. Description of the Related Art In recent years, large-scale integrated circuits (ICs) formed by integrating a large number of transistors, resistors, and the like into an important part of a computer or a communication device so as to achieve an electric circuit are integrated on one chip. LSI) is frequently used. For this reason, the performance of the entire device is greatly related to the performance of the LSI alone.
【0003】LSI単体の性能向上は、集積度を高める
ことにより実現できるが、そのためには信頼性の高い製
造技術を確立する必要がある。半導体装置の性能を劣化
させる要因のうち、製造工程に係わるものとしては、以
下の四つものが最大のものである。[0003] The performance of a single LSI can be improved by increasing the degree of integration. For that purpose, it is necessary to establish a highly reliable manufacturing technique. Among the factors that degrade the performance of the semiconductor device, the following four are the largest factors related to the manufacturing process.
【0004】(A)Fe,Cu等に代表される重金属と
Al,Na等に代表される軽金属 (B)湿式洗浄や管理されない雰囲気により基板上に形
成される自然酸化膜 (C)管理されない雰囲気からのその他の汚染、例え
ば、クリーンルーム内の有機物や、基板の保管容器から
の有機物など (D)半導体基板表面のマイクロラフネス (A)の金属不純物は、ゲート絶縁膜の絶縁破壊耐圧
や、リーク電流等の劣化原因になる。(A) Heavy metals typified by Fe, Cu, etc. and light metals typified by Al, Na, etc. (B) Natural oxide films formed on substrates by wet cleaning and uncontrolled atmospheres (C) Uncontrolled atmospheres (D) Micro-roughness on the semiconductor substrate surface (A) Metal impurities such as organic matter in a clean room and organic matter from a substrate storage container, such as a breakdown voltage of a gate insulating film and a leak current Etc. may cause deterioration.
【0005】(B)の自然酸化膜は、湿式のHF系の処
理を行なった後、基板を放置する時間が増すにつれて増
加していく。また、10nm程度またはそれ以下の薄い
膜厚が求められるゲート酸化膜の成膜の場合、膜質の劣
る自然酸化膜(B)の存在は、ゲート酸化膜全体の特性
を低下させる原因となる。[0005] The natural oxide film (B) increases as the time for which the substrate is left to stand after the wet HF treatment is increased. Further, in the case of forming a gate oxide film requiring a thin film thickness of about 10 nm or less, the presence of a natural oxide film (B) having poor film quality causes deterioration of the characteristics of the entire gate oxide film.
【0006】(C)の有機物は、大気中にウエハを放置
することで吸着する。また、ダスト除去に用いられるS
C1洗浄(RCA洗浄)等は、アルカリエッチング溶液
を用いるため、基板表面のマイクロラフネス(D)が増
加する。さらに近年、ゲート絶縁膜上に吸着した有機物
や金属は、多結晶半導体薄膜の結晶粒の異常成長を引き
起こすことが明らかになってきた。The organic substance (C) is adsorbed by leaving the wafer in the air. In addition, S used for dust removal
C1 cleaning (RCA cleaning) and the like use an alkaline etching solution, and therefore increase the micro roughness (D) of the substrate surface. Furthermore, in recent years, it has become clear that organic substances and metals adsorbed on the gate insulating film cause abnormal growth of crystal grains of the polycrystalline semiconductor thin film.
【0007】(D)のマイクロラフネスは、ゲート酸化
膜の絶縁耐圧特性などの信頼性を低下させる。また、薄
いゲート酸化膜の成膜の場合、基板表面のマイクロラフ
ネス(D)が増加すると、ゲート絶縁膜中で局所的な電
界集中が発生し、絶縁破壊に到る。The micro-roughness (D) lowers the reliability of the gate oxide film such as withstand voltage characteristics. In the case of forming a thin gate oxide film, when the micro roughness (D) on the substrate surface increases, local electric field concentration occurs in the gate insulating film, resulting in dielectric breakdown.
【0008】一般に、(A)から(C)までの不良要因
は、湿式洗浄によって最初に除去される。しかし、実際
には洗浄溶液の酸性度によっても異なるが、洗浄溶液中
の金属不純物(A)が活性な基板表面に現状でも109
〜1012atoms/cm2程度逆吸着する問題があ
る。In general, the causes of defects (A) to (C) are first removed by wet cleaning. However, although it actually varies depending on the acidity of the cleaning solution, the metal impurities (A) in the cleaning solution are presently present on the active substrate surface at 10 9.
There is a problem of reverse adsorption of about 10 to 10 12 atoms / cm 2 .
【0009】また、現状では、ゲート酸化膜を酸化炉で
形成した後、酸化膜上に電極膜を堆積するために、LP
CVD装置等の別の成膜装置に基板を搬送している。こ
のため、ゲート酸化膜上に、クリーンルーム内の金属不
純物(A)、有機物(C)、またはウエハーの保管容器
からの有機物(C)などが吸着する現象を避けることが
できない。Also, at present, after a gate oxide film is formed in an oxidation furnace, LP electrodes are deposited on the oxide film.
The substrate is transported to another film forming apparatus such as a CVD apparatus. Therefore, it is impossible to avoid a phenomenon in which metal impurities (A), organic substances (C) in a clean room, organic substances (C) from a wafer storage container, and the like are adsorbed on the gate oxide film.
【0010】EEPROM等の不揮発性メモリーに代表
されるように、高信頼性の酸化膜が要求される半導体装
置では、その製造工程において、これらの不良要因を従
来にも増して厳しく管理し、徹底的に排除することが求
められている。In a semiconductor device that requires a highly reliable oxide film, as typified by a nonvolatile memory such as an EEPROM, in the manufacturing process, these failure factors are more strictly controlled than ever before, and are thoroughly implemented. It is required to eliminate them.
【0011】このため、近年では、半導体基板を外気に
曝さずに管理された雰囲気中において、必要なドライ洗
浄処理を続けて行なった後に必要なプロセスを行なうと
いういわゆる連続処理技術が多く提案されている。For this reason, in recent years, a so-called continuous processing technique has been proposed in which a required process is continuously performed after a required dry cleaning process is performed in a controlled atmosphere without exposing the semiconductor substrate to the outside air. I have.
【0012】例えば、ゲート酸化膜の形成工程の場合、
金属不純物(A)と自然酸化膜(B)の除去工程、また
は有機物(C)の除去工程の後に続けてゲート酸化の成
膜を行なうのが主流である。For example, in the case of forming a gate oxide film,
The mainstream is to form a gate oxide film after the step of removing the metal impurities (A) and the natural oxide film (B) or the step of removing the organic substance (C).
【0013】上記(A)〜(D)までの不良要因は、高
信頼性が要求される絶縁膜、特に高電界が印加されるト
ンネル酸化膜等の場合には、どれも同等な不良または性
能低下をもたらすものである。The causes of the above failures (A) to (D) are the same in the case of an insulating film requiring high reliability, particularly a tunnel oxide film to which a high electric field is applied. It will bring down.
【0014】しかしながら、各不良要因について個別的
な除去技術について従来より提案されていたが、全ての
不良要因を整合的に除去する技術は提案されていなかっ
た。このため、信頼性の高いトンネル酸化膜の成膜が困
難になり、EEPROM等の半導体装置の信頼性を改善
するのが困難であるという問題があった。However, although a technique for individually removing each failure factor has been conventionally proposed, a technique for consistently removing all the failure factors has not been proposed. Therefore, it is difficult to form a highly reliable tunnel oxide film, and it is difficult to improve the reliability of a semiconductor device such as an EEPROM.
【0015】[0015]
【発明が解決しようとする課題】上述の如く、高信頼性
が要求される絶縁膜の成膜の場合、上記(A)〜(D)
までの不良要因は、どれも同等な不良または性能低下を
もたらすものである。しかし、従来の技術では、不良要
因を整合的に除去することができず、高信頼の高い絶縁
膜を形成するのが困難であるという問題があった。As described above, in the case of forming an insulating film requiring high reliability, the above (A) to (D)
All of the failure factors up to this point result in equivalent failure or performance degradation. However, the conventional technique has a problem that the cause of the failure cannot be removed consistently, and it is difficult to form a highly reliable insulating film.
【0016】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、絶縁膜の成膜に先立っ
て、不良要因を整合的に除去できる工程を有する半導体
装置の製造方法を提供することにある。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method of manufacturing a semiconductor device having a process capable of consistently removing a cause of a defect before forming an insulating film. Is to provide.
【0017】[0017]
【課題を解決するための手段】上記の目的を達成するた
めに本発明の半導体装置の製造方法(請求項1)は、表
面に自然酸化膜が形成された複数の被処理基体をバッチ
式の一つの処理室内に収容し、前記複数の被処理基体を
外気から遮断した状態で、前記自然酸化膜に存在する有
機物および金属の少なくとも一方をドライ洗浄によって
除去する第1の工程と、この第1の工程後、前記自然酸
化膜をドライ洗浄によって除去する第2の工程と、前記
自然酸化膜が除去された領域に絶縁膜を形成する第3の
工程とを有し、かつ前記第1の工程から前記第3の工程
までの一連の工程を前記処理室内で連続して行うことを
特徴とする。According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of batching a plurality of substrates to be processed having a natural oxide film formed on a surface thereof.
A first step of removing at least one of the organic substance and the metal present in the natural oxide film by dry cleaning in a state where the plurality of substrates are housed in one processing chamber of the formula and the plurality of substrates to be processed are shielded from outside air; after the first step, a second step of removing the natural oxide film by dry cleaning, have a third step of forming an insulating film on the natural oxide film is removed region, and the first Step 3 to Step 3
A series of steps up to the above is continuously performed in the processing chamber .
【0018】また、本発明の他の半導体装置の製造方法
(請求項2)は、予め表面に犠牲酸化膜を形成した複数
の被処理基体をバッチ式の一つの処理室内に収容し、前
記被処理基体を外気から遮断した状態で、前記犠牲酸化
膜に存在する有機物および金属の少なくとも一方をドラ
イ洗浄によって除去する第1’の工程とこの第1’の工
程後、前記犠牲酸化膜をドライ洗浄によって除去する第
2’の工程と、前記犠牲酸化膜が除去された領域に絶縁
膜を形成する第3’の工程とを有し、かつ前記第1’の
工程から前記第3’の工程までの一連の工程を前記処理
室内で連続して行うことを特徴とする。Further, another method for manufacturing a semiconductor device of the present invention (Claim 2) has a plurality of forming a sacrificial oxide film in advance surface
The first substrate is accommodated in one batch-type processing chamber, and at least one of an organic substance and a metal present in the sacrificial oxide film is removed by dry cleaning in a state where the substrate to be processed is shielded from the outside air. And after the first ′ step, a second ′ step of removing the sacrificial oxide film by dry cleaning, and a third ′ step of forming an insulating film in a region where the sacrificial oxide film has been removed. Yes and, and the first '
A series of steps from the step to the third 'step
It is characterized in that it is performed continuously in a room .
【0019】また、本発明の他の半導体装置の製造方法
(請求項9)は、表面に自然酸化膜が形成された被処理
基体を処理室内に収容し、前記被処理基体を外気から遮
断した状態で、前記自然酸化膜に存在する有機物または
金属の少なくとも一方をドライ洗浄によって除去する第
1の工程と、この第1の工程後、前記自然酸化膜をドラ
イ洗浄によって除去する第2の工程と、前記自然酸化膜
が除去された領域に絶縁膜を形成する第3の工程とを有
し、かつ前記第1の工程と前記第3の工程との間に、前
記被処理基体の表面を平坦化する工程を有することを特
徴とする。 また、本発明の他の半導体装置の製造方法
(請求項10)は、予め表面に犠牲酸化膜を形成した被
処理基体を処理室内に収容し、前記被処理基体を外気か
ら遮断した状態で、前記犠牲酸化膜に存在する有機物お
よび金属の少なくとも一方をドライ洗浄によって除去す
る第1’の工程とこの第1’の工程後、前記犠牲酸化膜
をドライ洗浄によって除去する第2’の工程と、前記犠
牲酸化膜が除去された領域に絶縁膜を形成する第3’の
工程とを有し、かつ前記第1’の工程と前記第3’の工
程との間に、前記被処理基体の表面を平坦化する工程を
有することを特徴とする。また、本発明の好ましい実施
態様は以下の通りである。 Another method of manufacturing a semiconductor device according to the present invention.
(Claim 9) is a processing target having a natural oxide film formed on the surface.
The substrate is accommodated in a processing chamber, and the substrate to be processed is shielded from outside air.
In the disconnected state, the organic substance existing in the natural oxide film or
Removing at least one of the metals by dry cleaning
Step 1 and after the first step, dry the native oxide film.
A second step of removing by cleaning, and the natural oxide film
A third step of forming an insulating film in a region where
And between the first step and the third step,
A step of flattening the surface of the substrate to be treated.
Sign. Further, another method of manufacturing a semiconductor device according to the present invention.
(Claim 10) relates to a substrate in which a sacrificial oxide film is previously formed on the surface.
The processing substrate is accommodated in a processing chamber, and the processing target substrate is
In the state where the organic matter and the organic substances existing in the sacrificial oxide film are
And / or metal is removed by dry cleaning
A first 'process and after the first' process, the sacrificial oxide film
A second 'step of removing the sacrifice by dry cleaning;
Forming an insulating film in the region where the oxide film has been removed;
And the first 'step and the third' step
A step of flattening the surface of the substrate to be processed.
It is characterized by having . Preferred embodiments of the present invention are as follows.
【0020】実施態様(1) 前記被処理基体の表面に自然酸化膜を形成する湿式洗浄
を行なった後に、前記被処理基体を前記処理室内に収納
する。Embodiment (1) After performing wet cleaning for forming a natural oxide film on the surface of the substrate to be processed, the substrate to be processed is housed in the processing chamber.
【0021】実施態様(2) 第3(3´)の工程の後、前記被処理基体を前記処理室
に収納したまま、前記絶縁膜上に電極を形成する工程を
続けて行なう。Embodiment (2) After the third (3 ') step, a step of forming an electrode on the insulating film is continuously performed while the substrate to be processed is housed in the processing chamber.
【0022】実施態様(3) 第3(3´)の工程の被処理基体上に絶縁膜を形成する
工程において、700℃以下の温度で、約1nm程度以
下の初期絶縁膜を形成した後、連続して絶縁膜を形成す
る。Embodiment (3) In the step of forming an insulating film on the substrate to be processed in the third (3 ′) step, after forming an initial insulating film of about 1 nm or less at a temperature of 700 ° C. or less, An insulating film is formed continuously.
【0023】実施態様(4) 平坦化処理は、被処理基体の表面を酸化して酸化膜(犠
牲酸化膜)を形成し、この犠牲酸化膜のドライ洗浄によ
る剥離工程を少くとも一回以上繰り返す工程、あるいは
被処理基体の表面にシリコンエピタキシャル薄膜を成長
させる工程、あるいは被処理基体の表面を化学ドライエ
ッチング(CDE)によってエッチングする工程、或い
は被処理基体の表面を真空または不活性ガス中で約80
0℃以上の温度でアニールする工程で構成する。Embodiment (4) In the flattening process, an oxide film (sacrificial oxide film) is formed by oxidizing the surface of the substrate to be processed, and a peeling step of the sacrificial oxide film by dry cleaning is repeated at least once. Or a step of growing a silicon epitaxial thin film on the surface of the substrate to be processed, a step of etching the surface of the substrate to be processed by chemical dry etching (CDE), or a step of cleaning the surface of the substrate to be processed in a vacuum or inert gas. 80
It comprises a step of annealing at a temperature of 0 ° C. or higher.
【0024】実施態様(5) 実施態様(4)において、犠牲酸化膜の形成工程は、少
なくとも酸素元素とハロゲン元素を含むガスを用いて行
なう。Embodiment (5) In the embodiment (4), the step of forming a sacrificial oxide film is performed using a gas containing at least an oxygen element and a halogen element.
【0025】実施態様(6) 実施態様(4)において、犠牲酸化膜のドライ洗浄工程
は、HFを含むガス雰囲気中に前記犠牲酸化膜を暴露さ
せ行なう。Embodiment (6) In the embodiment (4), the dry cleaning step of the sacrificial oxide film is performed by exposing the sacrificial oxide film in a gas atmosphere containing HF.
【0026】実施態様(7) 前記犠牲酸化膜に存在する(例えば犠牲酸化膜の表面,
内部)有機物もしくは金属の少なくとも一方をドライ洗
浄によって除去する工程の前に、前記犠牲酸化膜の表面
に水、有機溶剤、シリコーン等が凝縮した微粒子、もし
くは高速ガス原子または分子線、低エネルギーイオンの
いずれかを照射して、前記犠牲酸化膜表面のダストを除
去する。Embodiment (7) Existing in the sacrificial oxide film (for example, the surface of the sacrificial oxide film,
(Internal) Before the step of removing at least one of an organic substance and a metal by dry cleaning, water, an organic solvent, fine particles in which silicone or the like is condensed on the surface of the sacrificial oxide film, or fast gas atoms or molecular beams, or low energy ions. Irradiation is performed to remove dust on the surface of the sacrificial oxide film.
【0027】実施態様(8) 第1(1´)工程の金属のドライ洗浄による除去は、ハ
ロゲン元素を含むガス雰囲気中で被処理基体を熱処理し
て行なう。この場合、特に400℃以上600℃以下、
好ましは550℃以下の温度で熱処理すると良い。ま
た、非酸化性雰囲気で行なうことが好ましい。Embodiment (8) The removal of the metal in the first (1 ') step by dry cleaning is performed by heat-treating the substrate to be treated in a gas atmosphere containing a halogen element. In this case, particularly 400 ° C. or more and 600 ° C. or less,
Preferably, the heat treatment is performed at a temperature of 550 ° C. or less. Further, it is preferable to perform the treatment in a non-oxidizing atmosphere.
【0028】実施態様(9) 第1(1´)工程の有機物のドライ洗浄による除去は、
酸素元素を含むガス雰囲気中で被処理基板を熱処理し、
前記有機物を灰化して行なう。Embodiment (9) The removal of organic substances by dry cleaning in the first (1 ') step is as follows:
Heat-treating the substrate to be processed in a gas atmosphere containing an oxygen element,
The organic matter is ashed.
【0029】実施態様(10) 第2(2´)工程の自然酸化膜のドライ洗浄による除去
は、HFを含むガス、水素またはシラン系ガスのいずれ
かの雰囲気中への暴露、もしくは真空中あるいは不活性
ガス雰囲気中で被処理基板を熱処理して行なう。Embodiment (10) The removal of the natural oxide film by dry cleaning in the second (2 ') step is performed by exposing to a gas containing HF, hydrogen or a silane-based gas, or in vacuum or The heat treatment is performed on the substrate to be processed in an inert gas atmosphere.
【0030】なお、本発明において犠牲酸化膜とは、被
処理基体の表面上に予め形成しておく酸化膜のことを指
し、被処理基体の表面をプラズマ酸化や熱酸化等により
酸化して形成しても良いし、CVD法により上記被処理
基体の表面上に基体構成材料の酸化膜等の酸化膜を形成
しても良い。この場合、基体構成材料の窒化膜等、他の
絶縁膜を形成することも可能である。In the present invention, the sacrificial oxide film refers to an oxide film formed in advance on the surface of the substrate to be processed, and is formed by oxidizing the surface of the substrate to be processed by plasma oxidation, thermal oxidation, or the like. Alternatively, an oxide film such as an oxide film of a substrate constituent material may be formed on the surface of the substrate to be processed by a CVD method. In this case, it is also possible to form another insulating film such as a nitride film of the base material.
【0031】[0031]
【作用】本発明者等の研究によれば、不良要因を整合的
に取り除くことを考えた場合、それらの除去順序が重要
であることが分かった。すなわち、(A)〜(C)まで
の不良要因の全てを整合的に取り除く場合には、本発明
(請求項1,2)の順序で各不良要因を除去すれば良い
ことが分かった。According to the study of the present inventors, it has been found that the order of removal is important when considering the removal of defective factors in a consistent manner. That is, when all of the failure factors (A) to (C) are consistently removed, it has been found that it is sufficient to remove each failure factor in the order of the present invention (claims 1 and 2).
【0032】更に、(A)〜(D)までの不良要因の全
てを整合的に取り除く場合には、本発明(請求項3)の
順序で各不良要因を除去すれば良いことが分かった。以
下、本発明,実施態様の内容について説明する。Further, it has been found that when all of the failure factors (A) to (D) are consistently removed, each failure factor may be removed in the order of the present invention (claim 3). Hereinafter, the contents of the present invention and embodiments will be described.
【0033】最初に、半導体基板に吸着した金属不純物
(A)と有機物(C)の不良要因を除去するために、湿
式洗浄として自然酸化膜が形成される洗浄処理を行なっ
た後、半導体基板を雰囲気が管理された反応室内に収納
する。First, a cleaning process for forming a natural oxide film is performed as wet cleaning in order to remove the cause of failure of the metal impurities (A) and organic substances (C) adsorbed on the semiconductor substrate. Store in a reaction chamber where the atmosphere is controlled.
【0034】このとき、最終仕上げをHF系の湿式洗浄
+水洗処理によって行なうと、活性なシリコン基板の表
面が溶液中または気相中に露出するので、以下に述べる
金属不純物(A),有機物(C)の逆汚染が問題とな
る。At this time, if the final finishing is performed by HF-based wet cleaning + water cleaning processing, the surface of the active silicon substrate is exposed in a solution or a gaseous phase. The reverse contamination of C) becomes a problem.
【0035】例えば、Cu,Ni等の一部の金属は、H
F系の溶液中に存在すると、活性なシリコン基板の表面
に逆吸着する。これらの金属は、基板表面に吸着した段
階で、安定な金属シリサイドを形成するという不都合が
ある。For example, some metals such as Cu and Ni
When present in an F-based solution, it is reversely adsorbed on the surface of an active silicon substrate. These metals have a disadvantage that they form a stable metal silicide when they are adsorbed on the substrate surface.
【0036】また、洗浄溶液から半導体基板を取り出す
際に、クリーンルーム内のダストや有機物が活性なシリ
コン基板の表面に吸着する。活性なシリコン基板の表面
に吸着した有機物が、一旦シリコンカーバイト(Si−
C)等の安定な結合を形成すると、その後にドライ洗浄
を行なっても、半導体基板のエッチングを伴わないクリ
ーニング方法では、除去が非常に困難である。更に、エ
ッチングを伴なうクリーニング方法を行なった場合は、
エッチングレートの差から別の不良要因であるマイクロ
ラフネス(D)が増加する。When removing the semiconductor substrate from the cleaning solution, dust and organic substances in the clean room are adsorbed on the surface of the active silicon substrate. Organic substances adsorbed on the surface of the active silicon substrate are temporarily converted into silicon carbide (Si-
When a stable bond such as C) is formed, even if dry cleaning is performed thereafter, removal is very difficult by a cleaning method that does not involve etching of the semiconductor substrate. Furthermore, when a cleaning method involving etching is performed,
Micro-roughness (D), another factor of failure, increases from the difference in etching rates.
【0037】したがって、最終仕上げを自然酸化膜が形
成されるようにすれば、上述した金属不純物(A),有
機物(C)が直接半導体基板上に吸着する問題を解決で
き、更に、後工程のドライ洗浄にて、半導体基板に悪影
響を及ぼすこと無く除去できる。Therefore, if a natural oxide film is formed in the final finish, the above-mentioned problem that the metal impurities (A) and the organic substance (C) are directly adsorbed on the semiconductor substrate can be solved. By dry cleaning, it can be removed without adversely affecting the semiconductor substrate.
【0038】次に湿式洗浄によってある程度除去できた
金属不純物(A)と有機物(C)をインラインのドライ
洗浄によって完全に除去する。これらに関しては、どの
ような手法を用いても良い。Next, the metal impurities (A) and the organic substances (C) which have been removed to some extent by wet cleaning are completely removed by in-line dry cleaning. For these, any method may be used.
【0039】例えば、ハロゲン原子を含むガス(例えば
HClガス)を添加した酸化性雰囲気中で例えば約60
0℃程度以下の温度で熱処理することで、半導体基板上
の金属不純物(A),有機物(C)を除去できる。For example, in an oxidizing atmosphere to which a gas containing a halogen atom (eg, HCl gas) is added, for example, about 60
By performing the heat treatment at a temperature of about 0 ° C. or less, the metal impurities (A) and the organic substances (C) on the semiconductor substrate can be removed.
【0040】この場合、金属不純物(A)は蒸気圧の高
い金属塩化物となって気相中に除去され、一方、有機物
(C)は酸化性雰囲気中で燃焼し、炭酸ガスとなって気
相中に除去される。In this case, the metal impurity (A) is removed as a metal chloride having a high vapor pressure in the gas phase, while the organic matter (C) is burned in an oxidizing atmosphere to form carbon dioxide gas. Removed during phase.
【0041】次に自然酸化膜(C)を除去する。自然酸
化膜のドライ洗浄は、HFを含むガス,水素またはシラ
ン系のいずれかのガス雰囲気中への暴露、若しくは真空
中または不活性ガス雰囲気中での熱処理により行なう。Next, the natural oxide film (C) is removed. Dry cleaning of the natural oxide film is performed by exposure to an atmosphere of a gas containing HF, hydrogen or a silane gas, or heat treatment in a vacuum or an inert gas atmosphere.
【0042】以上の(A)〜(C)の不良要因はこの順
序で除去することが重要である。何故なら、上述したよ
うに金属不純物(A)と有機物(C)の除去前に、自然
酸化膜(B)の除去を行なった場合には、これらの不純
物が活性なシリコン基板の表面と結合(一部はシリコン
基板内に拡散)し、除去が困難になるからである。It is important to remove the above-mentioned failure factors (A) to (C) in this order. This is because, as described above, when the natural oxide film (B) is removed before the removal of the metal impurities (A) and the organic substance (C), these impurities are bonded to the active silicon substrate surface ( This is because some of them are diffused into the silicon substrate), making removal difficult.
【0043】特に自然酸化膜(C)の除去をHFを含む
ガスで行なった場合には、上述したようにシリコン基板
の表面に残った金属不純物(A)の一部が安定なフッ化
物となり、その後のドライ洗浄において除去できなくな
る。また、自然酸化膜(C)の除去をシラン還元,真空
または不活性ガス中での高温アニールにより行なった場
合には、この高温処理のためにシリコン基板上の金属不
純物(A)がシリコン基板内に拡散し、その後に行なう
金属不純物(A)と有機物(C)の除去において、それ
らを効率良く除去できなくなる。In particular, when the natural oxide film (C) is removed with a gas containing HF, a part of the metal impurities (A) remaining on the surface of the silicon substrate becomes a stable fluoride as described above. It cannot be removed in the subsequent dry cleaning. When the natural oxide film (C) is removed by silane reduction, high-temperature annealing in vacuum or an inert gas, the metal impurities (A) on the silicon substrate are removed from the silicon substrate due to the high-temperature treatment. In the subsequent removal of the metal impurities (A) and organic substances (C), they cannot be efficiently removed.
【0044】また別な理由として、先に自然酸化膜
(C)の除去を行なった後に、ハロゲン系のガスを用い
た金属不純物(A)の除去を試みると、シリコン基板も
同時にエッチングされてしまうため、基板表面のマイク
ロラフネス(D)が増加してしまう。As another reason, if the removal of the metal impurity (A) using a halogen-based gas after the removal of the natural oxide film (C) is performed first, the silicon substrate is also etched at the same time. Therefore, the micro roughness (D) on the substrate surface increases.
【0045】以上の問題点があるため、本発明では、金
属不純物(A)と有機物(C)の除去した後に、自然酸
化膜を除去している。マイクロラフネス(D)の除去
は、金属不純物(A)と有機物(C)とを除去した後、
自然酸化膜(B)の除去前または除去後に、犠牲酸化膜
の形成工程とドライ洗浄による犠牲酸化膜の剥離工程と
からなるプロセスを一回以上繰り返すことによる、基板
表面の平坦化により行なえる。Due to the above problems, in the present invention, the natural oxide film is removed after removing the metal impurities (A) and the organic substances (C). After removing the metal impurities (A) and the organic matter (C), the micro roughness (D) is removed.
Before or after the removal of the natural oxide film (B), the process including the step of forming the sacrificial oxide film and the step of removing the sacrificial oxide film by dry cleaning is repeated one or more times, so that the substrate surface can be planarized.
【0046】または、金属不純物(A)と有機物(C)
とを除去した後、真空中または不活性ガス雰囲気中にて
約800℃以上の高温アニールを行なうことによっても
基体表面の平坦化が行なえる。Alternatively, a metal impurity (A) and an organic substance (C)
After removing the above, the surface of the substrate can be flattened by performing high-temperature annealing at about 800 ° C. or more in a vacuum or an inert gas atmosphere.
【0047】他のマイクロラフネス(D)の除去は、自
然酸化膜(B)を除去した後、シリコン基板上にシリコ
ン薄膜をエピタキシャル成長させたり、平坦化CDEに
よっても行なえる。Other micro-roughness (D) can be removed by removing a native oxide film (B), epitaxially growing a silicon thin film on a silicon substrate, or by flattening CDE.
【0048】このような順序で(A)〜(D)の不良要
因を除去すれば、(A)〜(D)の不良要因は、整合的
且つ効果的に除去される。更に、前述のドライ洗浄工程
に加えて、絶縁膜の形成工程(酸化工程)と、減圧処理
である電極用の半導体薄膜の形成工程(電極膜形成工
程)とを連続して同一反応室で行なうことによって、例
えば、ゲート絶縁膜上の吸着する金属不純物(A)また
は有機物(C)に起因する、電極用の半導体薄膜として
の多結晶半導体薄膜中の結晶粒の異常成長を防止でき
る。By removing the defective factors (A) to (D) in this order, the defective factors (A) to (D) are removed consistently and effectively. Further, in addition to the above-described dry cleaning step, a step of forming an insulating film (oxidizing step) and a step of forming a semiconductor thin film for an electrode (electrode film forming step), which is a depressurizing process, are continuously performed in the same reaction chamber. Thereby, for example, abnormal growth of crystal grains in the polycrystalline semiconductor thin film as the semiconductor thin film for the electrode, which is caused by the metal impurity (A) or the organic substance (C) adsorbed on the gate insulating film, can be prevented.
【0049】したがって、フラッシュメモリ等のよう
に、高信頼性の絶縁膜が要求されるデバイスについて言
えば、上述したように、絶縁膜の形成工程前から各種の
不良要因を整合的且つ効果的に除去するドライ洗浄工
程,ゲート絶縁膜の形成工程,電極膜形成工程とを含む
一連のMOS製造工程を、管理されたプロセス雰囲気下
で続けて行なうことが非常に重要となる。Therefore, for a device requiring a highly reliable insulating film, such as a flash memory, as described above, various causes of failure can be consistently and effectively determined before the insulating film forming step. It is very important that a series of MOS manufacturing steps including a dry cleaning step for removing, a gate insulating film forming step, and an electrode film forming step be continuously performed in a controlled process atmosphere.
【0050】次に本発明の他の方法(請求項2)につい
て説明する。この方法は、ゲート酸化膜の形成領域上に
形成された犠牲酸化膜に吸着した金属不純物とダストを
ある程度除去する湿式洗浄処理以外は、ゲート酸化膜を
形成する部分に、湿式洗浄の前処理を一切行なわないこ
とを特徴としている。Next, another method (claim 2) of the present invention will be described. In this method, except for a wet cleaning process for removing a certain amount of metal impurities and dust adsorbed on a sacrificial oxide film formed on a gate oxide film formation region, a wet cleaning pretreatment is performed on a portion where a gate oxide film is to be formed. It is characterized by not performing it at all.
【0051】最初に、ゲート酸化膜の形成領域上に形成
された犠牲酸化膜に吸着したダストをある程度除去する
ために、半導体基板を湿式洗浄する。次に半導体基板を
ダスト,不純物等が管理された成膜装置内に収納する。
その後、必要であるなら、犠牲酸化膜表面に、水,有機
溶剤,シリコーン等が凝縮した微粒子,或いは高速ガス
原子,高速ガス分子線または低エネルギーイオンのいず
れかを照射して、湿式洗浄から成膜装置搬入までの間に
逆吸着した犠牲酸化膜表面のダストを除去する。First, the semiconductor substrate is wet-cleaned in order to remove a certain amount of dust adsorbed on the sacrificial oxide film formed on the gate oxide film formation region. Next, the semiconductor substrate is housed in a film forming apparatus in which dust, impurities and the like are controlled.
After that, if necessary, the surface of the sacrificial oxide film is irradiated with fine particles obtained by condensing water, an organic solvent, silicone, or the like, or any of high-speed gas atoms, high-speed gas molecular beams, or low-energy ions, to perform wet cleaning. The dust on the surface of the sacrificial oxide film that has been reversely adsorbed before the film device is carried in is removed.
【0052】次に犠牲酸化膜上の金属不純物(A)と有
機物(C)をドライ洗浄によって除去した後、犠牲酸化
膜をHFを含むガス雰囲気中でのドライ洗浄によって除
去する。Next, after removing the metal impurities (A) and the organic substance (C) on the sacrificial oxide film by dry cleaning, the sacrificial oxide film is removed by dry cleaning in a gas atmosphere containing HF.
【0053】次に基板表面のマイクロラフネス(D)の
平坦化を行なうために、犠牲酸化膜形成とドライ洗浄に
よる犠牲酸化膜の剥離工程とからなるプロセスを一回以
上繰り返えす。または、真空中あるいは不活性ガス中に
て、約800℃以上の高温アニールを行なうことによっ
ても、基板表面のマイクロラフネス(D)の平坦化が行
なえる。Next, in order to flatten the micro-roughness (D) on the substrate surface, a process including the formation of a sacrificial oxide film and the step of removing the sacrificial oxide film by dry cleaning is repeated one or more times. Alternatively, the micro-roughness (D) on the substrate surface can be flattened by performing high-temperature annealing at about 800 ° C. or more in a vacuum or an inert gas.
【0054】この後、ゲート酸化膜,電極用の多結晶半
導体膜を形成する。なお、上記方法による平坦化の代わ
りに、犠牲酸化膜の除去後、シリコン基板上にエピタキ
シャル薄膜を成長させたり、平坦化CDEによっても、
マイクロラフネス(D)の平坦化を行なえる。Thereafter, a gate oxide film and a polycrystalline semiconductor film for an electrode are formed. Instead of flattening by the above method, after removing the sacrificial oxide film, an epitaxial thin film may be grown on a silicon substrate, or by flattening CDE.
Micro-roughness (D) can be flattened.
【0055】犠牲酸化膜を湿式洗浄で剥離した後、ゲー
ト酸化膜を形成する前に前処理として、湿式洗浄処理を
行なう従来のプロセスシーケンスとは異なり、本発明で
は、犠牲酸化膜を管理されたプロセス雰囲気中でのドラ
イ洗浄によって剥離しているため、ゲート酸化膜を形成
する領域は一切外気に晒さずに、ドライ洗浄のみでゲー
ト酸化膜を形成できる。したがって、(A)〜(D)ま
での不良要因の発生を完全に防止し、且つこれら不良要
因を整合的に除去できるため、高信頼のゲート酸化膜を
形成できる。Unlike the conventional process sequence of performing a wet cleaning process as a pretreatment before forming a gate oxide film after removing the sacrificial oxide film by wet cleaning, the present invention manages the sacrificial oxide film. Since the gate oxide film is peeled off by dry cleaning in a process atmosphere, the gate oxide film can be formed only by dry cleaning without exposing the region where the gate oxide film is formed to any outside air. Therefore, the occurrence of the causes of the defects (A) to (D) can be completely prevented, and the causes of the defects can be consistently removed, so that a highly reliable gate oxide film can be formed.
【0056】[0056]
【実施例】以下、図面を参照しながら実施例を説明す
る。図1〜図3を用いて本発明の第1の実施例に係るプ
ロセスシーケンスを説明する。図1は本発明の半導体装
置の製造方法を実現するための成膜装置、図2はプロセ
スシーケンス、図3は工程断面図を示している。上記成
膜装置はバッチ式・ホットウォール形式のもので、一つ
の反応室から構成されている。Embodiments will be described below with reference to the drawings. A process sequence according to the first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a film forming apparatus for realizing the method of manufacturing a semiconductor device according to the present invention, FIG. 2 is a process sequence, and FIG. The above-mentioned film forming apparatus is of a batch type / hot wall type and comprises one reaction chamber.
【0057】まず、表面にフィールド酸化膜22が形成
され、湿式洗浄によってダスト,不純物のある程度の除
去が終了した複数枚の半導体基板1(図3(a))が熱
処理ボート7上に積載され、反応室5内に挿入される。
(図1(a)、図2(基板搬入))。First, a plurality of semiconductor substrates 1 (FIG. 3 (a)) on which a field oxide film 22 is formed on the surface and dust and impurities have been removed to some extent by wet cleaning are loaded on a heat treatment boat 7. It is inserted into the reaction chamber 5.
(FIG. 1 (a), FIG. 2 (substrate carry-in)).
【0058】このとき、反応室5の温度は、基板搬入処
理時間内に基板表面が酸化を受けない温度、例えば、約
400℃程度以下にヒーター6で保たれる。次に反応室
5を外気から密閉した状態(図1(b))にした後、反
応室5内のガスを窒素等の不活性ガスに充分置換する。
これ以後、半導体基板1は管理制御されたプロセスガス
雰囲気中に置かれる。At this time, the temperature of the reaction chamber 5 is maintained by the heater 6 at a temperature at which the substrate surface is not oxidized during the substrate carrying-in processing time, for example, about 400 ° C. or less. Next, after the reaction chamber 5 is sealed from outside air (FIG. 1B), the gas in the reaction chamber 5 is sufficiently replaced with an inert gas such as nitrogen.
After that, the semiconductor substrate 1 is placed in a controlled and controlled process gas atmosphere.
【0059】次に第1のプロセスガスを導入系8より導
入し、反応室5内の雰囲気を第1の雰囲気1とし、基板
表面の金属不純物および有機物3の除去を行なう(不純
物除去)(図2,図3(b))。Next, a first process gas is introduced from the introduction system 8, the atmosphere in the reaction chamber 5 is set to the first atmosphere 1, and metal impurities and organic substances 3 on the substrate surface are removed (impurity removal) (FIG. 2, FIG. 3 (b)).
【0060】次に第1のプロセスガスを充分に不活性ガ
ス等で置換した後、第2のプロセスガスを導入系8から
導入し、反応室5内の雰囲気を第2の雰囲気2とし、半
導体基板1の表面の自然酸化膜4を除去する(自然酸化
膜除去)(図2,図3(c))。Next, after sufficiently replacing the first process gas with an inert gas or the like, a second process gas is introduced from the introduction system 8, the atmosphere in the reaction chamber 5 is changed to the second atmosphere 2, and the semiconductor The natural oxide film 4 on the surface of the substrate 1 is removed (natural oxide film removal) (FIGS. 2 and 3C).
【0061】次に第2のプロセスガスを充分に不活性ガ
ス等で置換した後、第3のプロセスガスを導入系8から
導入し、反応室5内の雰囲気を第3の雰囲気3にする。
次いで反応室5と熱平衡状態になった半導体基板1およ
び第3の雰囲気3を、酸化温度、例えば、900℃程度
まで高速昇温し、所定の時間保持し、半導体基板1上に
ゲート酸化膜23を形成する(酸化膜形成)(図2,図
3(d))。Next, after sufficiently replacing the second process gas with an inert gas or the like, a third process gas is introduced from the introduction system 8, and the atmosphere in the reaction chamber 5 is changed to the third atmosphere 3.
Next, the temperature of the semiconductor substrate 1 and the third atmosphere 3 in thermal equilibrium with the reaction chamber 5 are raised at a high speed to an oxidation temperature, for example, about 900 ° C., and maintained for a predetermined time, and the gate oxide film 23 is formed on the semiconductor substrate 1. Is formed (oxide film formation) (FIGS. 2 and 3D).
【0062】このとき、自然酸化膜の再形成を防ぐた
め、昇温速度が少なくとも100℃毎分程度以上の条件
で昇温を行なうことが好ましい。また、ゲート酸化膜形
成用の酸化終了後、第3の雰囲気3を不活性ガス等に置
換した後、ゲート酸化膜23のアニール等を行なっても
良い。At this time, in order to prevent re-formation of the natural oxide film, it is preferable that the temperature is raised at a rate of at least about 100 ° C. per minute. After the oxidation for forming the gate oxide film is completed, the third atmosphere 3 may be replaced with an inert gas or the like, and then the gate oxide film 23 may be annealed.
【0063】また、金属不純物および有機物3、並びに
自然酸化膜4の除去後、活性な半導体基板1を次のゲー
ト絶縁膜23の形成工程の前に安定化させることが必要
であれば、700℃程度以下の低温で数nm程度のクリ
ーンな初期酸化膜を形成し、活性な表面を安定化させる
こともできる。If it is necessary to stabilize the active semiconductor substrate 1 after the removal of the metal impurities and organic substances 3 and the natural oxide film 4 and before the next step of forming the gate insulating film 23, the temperature is set at 700 ° C. It is also possible to form a clean initial oxide film having a thickness of about several nm at a low temperature of about not more than that, and to stabilize an active surface.
【0064】なお、昇温中の第3の雰囲気3を窒素やア
ルゴンなどの不活性ガスで充分に希釈して半導体基板上
の自然酸化膜成長を抑えることも原理的に可能ではある
が、この場合、自然酸化膜の影響を完全に防ぐには希釈
比率を極めて高くする必要があり、反応室内でのガス組
成比の不均一性を避けるのが困難で、希釈比率を高くす
ることは事実上不可能である。更に、この場合、酸化種
を全く含まない雰囲気中で表面の露出した半導体基板を
通常の酸化温度まで加熱することは、半導体基板の表面
荒れなどを素子製造上致命的な不良につながってしま
う。It is possible in principle to sufficiently dilute the third atmosphere 3 during the temperature rise with an inert gas such as nitrogen or argon to suppress the growth of a natural oxide film on the semiconductor substrate. In this case, it is necessary to make the dilution ratio extremely high in order to completely prevent the influence of the natural oxide film, and it is difficult to avoid non-uniformity of the gas composition ratio in the reaction chamber. Impossible. Further, in this case, heating the semiconductor substrate having an exposed surface to an ordinary oxidation temperature in an atmosphere containing no oxidizing species leads to a fatal defect in device manufacture due to surface roughness of the semiconductor substrate.
【0065】次に第3のプロセスガス中でゲート電極と
なる多結晶半導体膜の堆積工程に必要な温度にまで反応
室5を降温する。なお、降温は酸化雰囲気中あるいは第
3の雰囲気3を不活性ガス等に置換した後に行なっても
良い。降温後、第3のプロセスガスあるいは不活性ガス
を多結晶半導体の堆積が可能になる圧力、例えば、10
-3Torr程度以下の減圧雰囲気まで十分に排気した
後、第4のプロセスガスを導入系8から導入し、反応室
5内の雰囲気を第4の雰囲気4にして、ゲート電極とな
る多結晶半導体膜24の堆積を行なう(電極膜堆積)
(図2,図3(e))。Next, the temperature of the reaction chamber 5 is lowered in the third process gas to a temperature required for the step of depositing the polycrystalline semiconductor film to be the gate electrode. The temperature may be lowered in an oxidizing atmosphere or after replacing the third atmosphere 3 with an inert gas or the like. After the temperature is lowered, the third process gas or the inert gas is heated to a pressure at which the polycrystalline semiconductor can be deposited, for example, 10
After sufficiently exhausting to a reduced pressure atmosphere of about -3 Torr or less, a fourth process gas is introduced from the introduction system 8, the atmosphere in the reaction chamber 5 is changed to the fourth atmosphere 4, and the polycrystalline semiconductor serving as the gate electrode is formed. The film 24 is deposited (electrode film deposition).
(FIGS. 2 and 3 (e)).
【0066】最後に、第4のプロセスガスを充分に排気
し、不活性ガス等でパージし、降温した後、表面にMO
S構造が形成された半導体基板1を反応室5から搬出す
る(基板搬出)。Finally, the fourth process gas is sufficiently evacuated, purged with an inert gas or the like, and cooled down.
The semiconductor substrate 1 on which the S structure is formed is unloaded from the reaction chamber 5 (substrate unloading).
【0067】本実施例の製造方法は、自然酸化膜4が形
成された半導体基板1上の金属不純物および有機物3を
除去する工程と、半導体基板1上の自然酸化膜4を除去
する工程と、ゲート酸化膜23を形成する工程と、この
ゲート酸化膜23上に多結晶半導体膜24を形成する工
程とを、一つの反応室5内で半導体基板1を外気と遮断
した状態のまま続けて行なうことを特徴としている。The manufacturing method of this embodiment includes a step of removing metal impurities and organic substances 3 on the semiconductor substrate 1 on which the native oxide film 4 is formed, a step of removing the native oxide film 4 on the semiconductor substrate 1, The step of forming the gate oxide film 23 and the step of forming the polycrystalline semiconductor film 24 on the gate oxide film 23 are continuously performed in one reaction chamber 5 while the semiconductor substrate 1 is kept out of the outside air. It is characterized by:
【0068】更に、半導体基板1上のマイクロラフネス
を平坦化する場合には、自然酸化膜4の除去前あるいは
除去後に、犠牲酸化膜の形成・剥離工程を少なくとも一
回以上繰り返すことが必要である。または、真空中ある
いは不活性ガス雰囲気中にて約800℃以上の高温アニ
ールを行なうことが必要である。また、自然酸化膜4の
除去後にシリコンエピタキシャル成長を行なったり、自
然酸化膜4の除去後に平坦化CDEを行なうことでも平
坦化できる。Further, in the case of flattening the micro roughness on the semiconductor substrate 1, it is necessary to repeat the step of forming and removing the sacrificial oxide film at least once before or after the removal of the native oxide film 4. . Alternatively, it is necessary to perform high-temperature annealing at about 800 ° C. or more in a vacuum or an inert gas atmosphere. The planarization can also be performed by performing silicon epitaxial growth after removing the native oxide film 4 or performing planarization CDE after removing the native oxide film 4.
【0069】また、本発明に至る過程から、上記一連の
処理はすべて連続して行なうべきであるが、デバイスの
構造あるいはデバイスの性能から考え、絶縁膜(ゲート
酸化膜)形成までの連続処理で良いものに関しては、絶
縁膜形成後、反応室5の外に取り出すこともできる。From the process leading up to the present invention, all of the above series of processing should be performed continuously. However, considering the structure of the device or the performance of the device, the continuous processing up to the formation of the insulating film (gate oxide film) is performed. Good ones can be taken out of the reaction chamber 5 after the formation of the insulating film.
【0070】本発明の半導体装置の製造方法を実現する
ために、本実施例で示したように、外気と遮断された一
つの反応室からなる成膜装置により、上記工程の全てを
行なう場合には、搬入,搬出以外の基板搬送がないた
め、例えば、MOS構造を作成する間、外部からの汚染
やダスト発生等の不安定要素を完全に排除することがで
きる。In order to realize the method of manufacturing a semiconductor device according to the present invention, as shown in this embodiment, a case where all of the above steps are performed by a film forming apparatus including one reaction chamber which is cut off from the outside air. Since there is no substrate transport other than loading and unloading, unstable elements such as contamination from the outside and generation of dust can be completely eliminated during the creation of the MOS structure, for example.
【0071】また、一つの反応室でプロセスを進めるこ
とができるため、プロセスガス中の水分等の不純物(p
pb以下)が基板表面に吸着しづらいように、数百℃以
上の高温状態、例えば、200℃以上に反応室と半導体
基板とを保持した状態で連続処理できる。Further, since the process can be carried out in one reaction chamber, impurities such as moisture (p
(pb or less) can be continuously processed in a high temperature state of several hundred degrees Celsius or more, for example, in a state where the reaction chamber and the semiconductor substrate are kept at 200 ° C. or more, so that the substrate is hardly adsorbed on the substrate surface.
【0072】次に代表的な金属不純物である重金属Fe
とCuで汚染された半導体基板に対して、本実施例で示
した本発明の製造方法によりMOSキャパシタを作成
し、その効果を調べてみた。Next, heavy metal Fe which is a typical metal impurity
A MOS capacitor was formed on a semiconductor substrate contaminated with Cu and Cu by the manufacturing method of the present invention described in this embodiment, and the effect was examined.
【0073】FeとCuで自然酸化膜が汚染されたシリ
コン基板を用いて本実施例の方法に従ってMOSキャパ
シタを作成した。比較例1の試料として、同時に金属不
純物(Fe,Cu)と自然酸化膜とを除去してMOSキ
ャパシタを作成した。更に、比較例2の試料として、金
属不純物の除去工程と自然酸化膜の除去工程とを逆にし
てMOSキャパシタを作成した。A MOS capacitor was manufactured according to the method of this embodiment using a silicon substrate whose natural oxide film was contaminated with Fe and Cu. As a sample of Comparative Example 1, a metal capacitor (Fe, Cu) and a natural oxide film were simultaneously removed to form a MOS capacitor. Further, as a sample of Comparative Example 2, a MOS capacitor was prepared by reversing the metal impurity removing step and the natural oxide film removing step.
【0074】これらMOSキャパシタの電気特性を比較
した結果を図4,5に示す。図4には、本発明と比較例
1,2のMOSキャパシタについて、経時絶縁破壊寿命
をワイブル・プロットによって比較した結果が示されて
いる。この図4から比較例1,2に比べて本発明の方が
同寿命がそれぞれ1桁または1桁以上改善されているこ
とが分かる。FIGS. 4 and 5 show the results of comparing the electrical characteristics of these MOS capacitors. FIG. 4 shows the results of comparing the dielectric breakdown lifetime with time of the present invention and the MOS capacitors of Comparative Examples 1 and 2 using Weibull plots. It can be seen from FIG. 4 that the life of the present invention is improved by one digit or more by one digit or more, respectively, as compared with Comparative Examples 1 and 2.
【0075】図5には、MOSキャパシタの発生ライフ
タイム(C−t)を比較した結果が示されている。この
場合にも、比較例1,2に比べて本発明の方がキャリヤ
の発生時間が長いことが分かる。FIG. 5 shows the result of comparing the generation lifetimes (Ct) of the MOS capacitors. Also in this case, it can be seen that the carrier generation time is longer in the present invention than in Comparative Examples 1 and 2.
【0076】このような結果が得られた理由を図6を用
いて説明する。図6(a)に示すように、本発明の場合
には、最初の不純物除去の工程によりFeおよびCuが
効果的に除去された後、自然酸化膜の除去が行なわれる
ので、不良原因が整合的に除去される。このため、良質
なMOSキャパシタが作成される。The reason why such a result is obtained will be described with reference to FIG. As shown in FIG. 6A, in the case of the present invention, the natural oxide film is removed after Fe and Cu are effectively removed in the first impurity removal step, so that the cause of the failure is matched. Removed. Therefore, a high quality MOS capacitor is produced.
【0077】一方、図6(b)に示すように、比較例1
の場合には、金属不純物(Fe,Cu)3と自然酸化膜
とが同時に除去されたとしても、部分的にはFe,Cu
3がゲート酸化膜23の形成領域で直接シリコン基板1
と結合してしまう。また、一部の金属不純物3は、自然
酸化膜の除去に用いる無水HFガスと反応し、安定な金
属フッ化物に変わってしまう。このような状態で、ゲー
ト酸化膜23を形成すると、シリコン基板1あるいはゲ
ート酸化膜23中に金属不純物3が知り込まれ、電気特
性が劣化してしまう。On the other hand, as shown in FIG.
In the case of, even if the metal impurities (Fe, Cu) 3 and the natural oxide film are removed at the same time, the Fe, Cu
3 is a region where the gate oxide film 23 is formed.
Will be combined with In addition, some metal impurities 3 react with anhydrous HF gas used for removing the native oxide film, and are converted into stable metal fluorides. If the gate oxide film 23 is formed in such a state, the metal impurities 3 are known in the silicon substrate 1 or the gate oxide film 23, and the electrical characteristics deteriorate.
【0078】また、図6(c)に示すように、比較例2
の場合には、最初に自然酸化膜が除去されるため、比較
例1以上に活性なシリコン基板1の表面にFe,Cu等
の金属不純物3が残ってしまい、同様にシリコン基板1
あるいはゲート酸化膜23中に取り込まれ、電気特性が
劣化する。更に、自然酸化膜の除去をシラン還元で行な
った場合は、高温で処理する必要があるため、シリコン
基板1中に表面に吸着した大部分のFe,Cuが半導体
基板中に拡散してしまう。Further, as shown in FIG.
In the case of (1), since the natural oxide film is removed first, metal impurities 3 such as Fe and Cu remain on the surface of the active silicon substrate 1 as compared with the comparative example 1 or more.
Alternatively, they are taken into the gate oxide film 23 and the electrical characteristics are degraded. Further, when the natural oxide film is removed by silane reduction, the treatment needs to be performed at a high temperature, so that most of the Fe and Cu adsorbed on the surface of the silicon substrate 1 diffuses into the semiconductor substrate.
【0079】なお、金属不純物の除去工程と酸化工程と
を連続で行なう方法に関しては、特開平3−12973
5、また、自然酸化膜の除去工程と酸化工程とを連続し
て行なう方法に関しては、特開平3−55838、特開
平3−55840等に開示されている。しかしながら、
上記結果から分かるように、このような部分的な連続処
理プロセスを行なっても信頼性の高いMOS半導体装置
を製造することができない。A method of continuously performing the metal impurity removing step and the oxidizing step is described in Japanese Patent Application Laid-Open No. HEI 3-12973.
5, and a method of continuously performing the step of removing the natural oxide film and the step of oxidizing are disclosed in JP-A-3-55838, JP-A-3-55840, and the like. However,
As can be seen from the above results, a highly reliable MOS semiconductor device cannot be manufactured even by performing such a partial continuous processing process.
【0080】次に本発明の第2の実施例に係るMOS型
半導体装置の製造方法について説明する。本実施例の製
造プロセスの一例を図7,図8の工程断面図を用いて具
体的に説明する。Next, a method of manufacturing a MOS type semiconductor device according to a second embodiment of the present invention will be described. An example of the manufacturing process of this embodiment will be specifically described with reference to FIGS.
【0081】まず、ゲート酸化膜の形成領域に形成され
た犠牲酸化膜25上に吸着したダストを除去するため
に、半導体基板1にアルカリ系の湿式洗浄処理を施し、
次いで半導体基板1を雰囲気が管理された成膜装置内に
収納する(図7(a))。First, in order to remove dust adsorbed on the sacrificial oxide film 25 formed in the formation region of the gate oxide film, the semiconductor substrate 1 is subjected to an alkaline wet cleaning process.
Next, the semiconductor substrate 1 is housed in a film forming apparatus whose atmosphere is controlled (FIG. 7A).
【0082】その後、必要ならば、犠牲酸化膜25の表
面に、水,有機溶剤,シリコーン等が凝縮した微粒子,
高速ガス原子,高速ガス分子線、低エネルギーイオンの
いずれかを照射して、搬送時に犠牲酸化膜25の表面に
吸着したダストをドライ洗浄によって除去する。Thereafter, if necessary, fine particles of water, organic solvent, silicone, etc. condensed on the surface of the sacrificial oxide film 25,
Irradiation with any of high-speed gas atoms, high-speed gas molecular beams, and low-energy ions is performed to remove dust adsorbed on the surface of the sacrificial oxide film 25 during transport by dry cleaning.
【0083】次に犠牲酸化膜25上の金属不純物3と有
機不純物26を除去するために、例えば、HClガスを
含む酸化性雰囲気中で熱処理するというドライ洗浄を行
なう(図7(b))。Next, in order to remove the metal impurities 3 and the organic impurities 26 on the sacrificial oxide film 25, dry cleaning is performed by heat treatment in an oxidizing atmosphere containing HCl gas, for example (FIG. 7B).
【0084】次に犠牲酸化膜25を除去するために、例
えば、無水HFガスを用いたドライ洗浄を行なう(図7
(c))。次に基板表面のマイクロラフネスの平坦化を
行なうために、例えば、犠牲酸化膜の形成と剥離工程と
を一回以上繰り返す(図8(a))。その際、犠牲酸化
膜の剥離工程は、例えば、無水HFガスを用いる。Next, in order to remove the sacrificial oxide film 25, for example, dry cleaning using anhydrous HF gas is performed (FIG. 7).
(C)). Next, in order to flatten the micro-roughness of the substrate surface, for example, the formation of a sacrificial oxide film and the peeling step are repeated one or more times (FIG. 8A). At this time, in the step of removing the sacrificial oxide film, for example, anhydrous HF gas is used.
【0085】次にゲート酸化膜23の形成を行なう(図
8(b))。このとき、ゲート酸化膜23の形成前に、
犠牲酸化膜剥離後の活性な基板表面を安定化させるため
に、700℃以下の低温で、約1nm程度以下の厚さの
絶縁膜を一旦形成してからゲート絶縁膜23を形成すれ
ば、高電界印加におけるリーク電流を十分少なくでき
る。Next, a gate oxide film 23 is formed (FIG. 8B). At this time, before forming the gate oxide film 23,
In order to stabilize the active substrate surface after the removal of the sacrificial oxide film, an insulating film having a thickness of about 1 nm or less is formed once at a low temperature of 700 ° C. or less, and then the gate insulating film 23 is formed. Leakage current when applying an electric field can be sufficiently reduced.
【0086】最後に、ゲート絶縁膜23上にゲート電極
となる多結晶半導体膜24の形成を行なう(図8
(c))。なお、上記プロセス内で、平坦化のために行
なう犠牲酸化膜の形成工程およびその剥離工程の間、或
いは犠牲酸化膜の剥離後に、犠牲酸化膜上、或いは半導
体基板上の金属不純物を除去するドライ洗浄処理を行な
っても良い。Finally, a polycrystalline semiconductor film 24 serving as a gate electrode is formed on gate insulating film 23 (FIG. 8).
(C)). In the above process, a dry process for removing metal impurities on the sacrificial oxide film or the semiconductor substrate is performed between the step of forming the sacrificial oxide film for planarization and the peeling step thereof, or after the peeling of the sacrificial oxide film. A cleaning process may be performed.
【0087】また、最初に成膜装置内部へ挿入する半導
体基板は、本実施例で述べた犠牲酸化膜が形成されたも
のだけでなく、自然酸化膜が形成された半導体基板でも
同様に処理できる。The semiconductor substrate to be first inserted into the film forming apparatus can be processed not only with the sacrificial oxide film described in this embodiment but also with the natural oxide film. .
【0088】この手法によると、ゲート酸化膜の形成領
域は一切外気に曝されることなく、また湿式洗浄工程に
も曝されることがないので、(A)から(D)までの不
良要因の全てを整合的に除去できる。According to this method, the region where the gate oxide film is formed is not exposed to the outside air and is not exposed to the wet cleaning process. All can be removed consistently.
【0089】図9には、マイクロラフネスの平坦化処理
の回数と面内平均荒さとの関係が示されている。面内平
均荒さは、原子間力顕微鏡(AFM)を用いて測定し
た。図中、縦軸はAFMで観察された表面荒れ平均Ra
(nm)、横軸は犠牲酸化・剥離回数を示している。こ
の図9から犠牲酸化膜の形成工程とその剥離工程とを繰
り返すことによってある程度、平坦度が向上することが
分かる。FIG. 9 shows the relationship between the number of times of the micro-roughness flattening process and the average in-plane roughness. The average in-plane roughness was measured using an atomic force microscope (AFM). In the figure, the vertical axis represents the average surface roughness Ra observed by AFM.
(Nm), and the horizontal axis indicates the number of times of sacrificial oxidation / peeling. It can be seen from FIG. 9 that the flatness is improved to some extent by repeating the process of forming the sacrificial oxide film and the process of removing the same.
【0090】本実施例の方法に従って作成されたMOS
キャパシタ(本発明)と従来に従って作成されたMOS
キャパシタ(比較例3)とについて信頼性評価を行なっ
てみた。The MOS fabricated according to the method of this embodiment
Capacitors (invention) and conventionally made MOS
The reliability of the capacitor (Comparative Example 3) was evaluated.
【0091】より詳細には、犠牲酸化膜が形成されたシ
リコン基板を本実施例で示したゲート酸化膜の形成領域
が一切外気に曝されることなく、オールドライ洗浄によ
って不純物と自然酸化膜とが除去され、且つゲート酸化
膜の形成領域のシリコン基板が平坦化処理された後に形
成されたMOSキャパシタ(本発明)と、HF系の湿式
洗浄処理で犠牲酸化膜を除去し、そのシリコン基板にR
CA湿式洗浄を施した後、そのシリコン基板を成膜装置
に搬入し、ハロゲンガスを紫外光(UV光)を用いて活
性化させ、基板表面の金属不純物と自然酸化膜との除去
を行なった後に、ゲート絶縁膜を形成する従来の連続処
理で形成したMOSキャパシタ(比較例3)について、
経時絶縁破壊寿命の評価を行なった。More specifically, the silicon substrate on which the sacrificial oxide film is formed is not exposed to outside air at all in the region where the gate oxide film shown in this embodiment is formed, and the impurities and the natural oxide film are removed by all-dry cleaning. Is removed, and the MOS substrate (the present invention) formed after the silicon substrate in the region where the gate oxide film is formed is planarized, and the sacrifice oxide film is removed by an HF wet cleaning process. R
After performing the CA wet cleaning, the silicon substrate was carried into a film forming apparatus, a halogen gas was activated using ultraviolet light (UV light), and metal impurities and a natural oxide film on the substrate surface were removed. Later, for a MOS capacitor (Comparative Example 3) formed by a conventional continuous process of forming a gate insulating film,
The aging dielectric breakdown life was evaluated.
【0092】図10に、ゲート絶縁膜の経時絶縁破壊寿
命をワイブル・プロットによって比較した結果を示す。
この図10から本発明の方が比較例3に比べて経時絶縁
破壊寿命が改善され、ゲート絶縁膜の信頼性が向上して
いるのが分かる。FIG. 10 shows the results of comparing the dielectric breakdown lifetime with time of the gate insulating film by using a Weibull plot.
From FIG. 10, it can be seen that the present invention has a longer dielectric breakdown life with time and a higher reliability of the gate insulating film than the comparative example 3.
【0093】この理由は第1に、比較例3ではゲート酸
化膜の形成領域をHF系の湿式洗浄処理を含む従来の湿
式洗浄工程で処理しているため、薬液中の不純物がゲー
ト活性領域に逆吸着したり、シリコン基板中へ拡散する
問題が本質的に解決できないからである。The first reason is that, in Comparative Example 3, since the gate oxide film formation region is processed by the conventional wet cleaning process including the HF-based wet cleaning process, impurities in the chemical solution are transferred to the gate active region. This is because the problem of reverse adsorption or diffusion into the silicon substrate cannot be essentially solved.
【0094】第2に、パーティクルカウンターでは検出
困難な0.1μm以下のダスト、あるいは炭化水素から
なる有機物に関しては、湿式洗浄処理を行なう比較例3
ではその吸着量を十分に管理できないからである。Second, a comparative example 3 in which a wet cleaning treatment is performed for dusts of 0.1 μm or less or organic substances composed of hydrocarbons, which is difficult to detect with a particle counter.
This is because the adsorption amount cannot be sufficiently controlled.
【0095】第3に、基板表面のマイクロラフネスを平
坦化する処理が行われていない等が考えられる。以上の
結果から、比較例3のように湿式洗浄工程をゲート酸化
膜の形成直前に行なった場合は、その後にシリコン基板
の表面の不純物および自然酸化膜をドライ洗浄によって
除去し、続けてゲート絶縁膜を形成する従来の連続処理
を行なっても、デバイスの信頼性を低下させる不良原因
を整合的に除去できていないことが分かる。Third, it is conceivable that a process for flattening the micro roughness on the substrate surface is not performed. From the above results, when the wet cleaning step was performed immediately before the formation of the gate oxide film as in Comparative Example 3, the impurities and the natural oxide film on the surface of the silicon substrate were thereafter removed by dry cleaning, and then the gate insulating film was removed. It can be seen that even if a conventional continuous process for forming a film is performed, the cause of the defect that lowers the reliability of the device cannot be removed consistently.
【0096】一方、本実施例の場合には、犠牲酸化膜が
ゲート絶縁膜の形成領域上にあり、ゲート活性領域が不
安定要因となる湿式洗浄工程および外気に曝されていな
いため、問題となるのは犠牲酸化膜上のダスト、有機
物、金属不純物だけである。このため、これらを整合的
に除去した場合には、ゲート酸化膜の形成領域は不安定
要因に曝されることないので、良質なゲート絶縁膜が形
成される。On the other hand, in the case of this embodiment, the problem is that the sacrificial oxide film is located on the region where the gate insulating film is formed, and the gate active region is not exposed to the wet cleaning step and the outside air which cause instability. Only dust, organic matter, and metal impurities on the sacrificial oxide film are formed. For this reason, when these are removed in a consistent manner, the gate oxide film formation region is not exposed to the instability factor, so that a high-quality gate insulating film is formed.
【0097】図11には、本発明と従来のDRAMの電
荷保持特性の高温放置時間依存が示されている。図11
から、従来例の場合には、高温保持時間が経つにつれて
電荷保持特性が劣化するが、本発明の場合には、高温放
置時間依存性がなく、良好な電荷保持特性が保たれてい
ることが分かる。これは従来法では基板内部および酸化
膜(ゲート酸化膜)中に不純物汚染があることを示し、
一方、本発明では基板内部および酸化膜中への不純物汚
染が抑えられていることを示している。FIG. 11 shows the dependence of the charge retention characteristics of the present invention and the conventional DRAM on the high-temperature leaving time. FIG.
Therefore, in the case of the conventional example, the charge retention characteristics deteriorate as the high-temperature retention time elapses, but in the case of the present invention, there is no dependency on the high-temperature storage time, and good charge retention characteristics are maintained. I understand. This indicates that the conventional method has impurity contamination inside the substrate and in the oxide film (gate oxide film).
On the other hand, the present invention shows that impurity contamination inside the substrate and in the oxide film is suppressed.
【0098】なお、本発明は上述した実施例に限定され
るものではない。例えば、上記実施例では、熱酸化によ
る絶縁膜(ゲート酸化膜)の場合について説明したが、
本発明は、CVD等による堆積絶縁膜にも適用できる。The present invention is not limited to the embodiment described above. For example, in the above embodiment, the case of the insulating film (gate oxide film) by thermal oxidation has been described.
The present invention can be applied to a deposited insulating film formed by CVD or the like.
【0099】具体的には、ジクロロシランとアンモニア
による窒化膜の他、酸化タンタル、チタン酸ストロンチ
ウムなどの高誘電体膜があげられる。また、単層のシリ
コン熱酸化膜、窒化膜等の絶縁膜だけではなく、不純物
が添加された絶縁膜、例えば、熱酸化膜をアンモニアま
たは一酸化窒素(N2 O)等の窒化ガスによって窒化し
たオキシナイトライド膜にも適用できる。同様に、ハロ
ゲン元素が添加された絶縁膜にも適用できる。Specifically, in addition to a nitride film made of dichlorosilane and ammonia, a high dielectric film such as tantalum oxide and strontium titanate may be used. In addition, not only an insulating film such as a single-layer silicon thermal oxide film and a nitride film but also an insulating film to which impurities are added, for example, a thermal oxide film is nitrided by a nitriding gas such as ammonia or nitrogen monoxide (N 2 O). The present invention can also be applied to a modified oxynitride film. Similarly, the present invention can be applied to an insulating film to which a halogen element is added.
【0100】また、上記実施例では、シリコン半導体基
板の熱酸化のみを対象としてきたが、本発明は、ポリシ
リコン膜や、アモルファスシリコン膜等の半導体薄膜に
も適用できる。In the above embodiment, only the thermal oxidation of the silicon semiconductor substrate has been described. However, the present invention can be applied to a semiconductor thin film such as a polysilicon film or an amorphous silicon film.
【0101】更に、プロセスガスの導入方法を考慮すれ
ば、CDE等の化学ドライエッチングによる表面処理も
本発明に係る製造装置内で行なえる。また、上記実施例
では、バッチ式・ホットウォール型・単一処理室の成膜
装置を用いた場合について説明したが、その代わりに、
枚様式・コールドウォール型あるいは枚様式・ホットウ
ォ−ル型の処理室からなる成膜装置を用いても良い。そ
の他、本発明の要旨を逸脱しない範囲で、種々変形して
実施できる。Furthermore, taking into account the method of introducing the process gas, surface treatment by chemical dry etching such as CDE can be performed in the manufacturing apparatus according to the present invention. Further, in the above-described embodiment, the case where a batch-type / hot-wall-type / single-processing chamber film forming apparatus is used has been described.
A film forming apparatus including a single-wafer / cold-wall processing chamber or a single-wafer / hot-wall processing chamber may be used. In addition, various modifications can be made without departing from the scope of the present invention.
【0102】[0102]
【発明の効果】以上詳述したように本発明によれば、不
良要因を整合的に取り除くことができるので、信頼性の
高い絶縁膜を形成できるようになる。As described in detail above, according to the present invention, the cause of a defect can be removed in a consistent manner, so that a highly reliable insulating film can be formed.
【図1】本発明の半導体装置の製造方法を実現するため
の成膜装置の概略構成を示す模式図FIG. 1 is a schematic diagram showing a schematic configuration of a film forming apparatus for realizing a method of manufacturing a semiconductor device according to the present invention.
【図2】本発明の半導体装置の製造方法を示すプロセス
シーケンスFIG. 2 is a process sequence showing a method for manufacturing a semiconductor device according to the present invention.
【図3】本発明の第1の実施例に係る製造方法を示す工
程断面図FIG. 3 is a process sectional view showing the manufacturing method according to the first embodiment of the present invention;
【図4】本発明と比較例のMOSキャパシタの経時絶縁
破壊寿命を示す図FIG. 4 is a diagram showing the time-dependent dielectric breakdown life of the MOS capacitors of the present invention and a comparative example.
【図5】本発明と比較例のMOSキャパシタの発生ライ
フタイムを示す図FIG. 5 is a diagram showing the generation lifetimes of the MOS capacitors of the present invention and a comparative example.
【図6】本発明と比較例の汚染状態の違いを示す図FIG. 6 is a diagram showing a difference in the state of contamination between the present invention and a comparative example.
【図7】本発明の第2の実施例に係る製造方法の前半を
示す工程断面図FIG. 7 is a process sectional view showing the first half of the manufacturing method according to the second embodiment of the present invention;
【図8】本発明の第3の実施例に係る製造方法の後半を
示す工程断面図FIG. 8 is a process sectional view showing the latter half of the manufacturing method according to the third embodiment of the present invention.
【図9】マイクロラフネスの平坦化処理の回数と面内平
均荒さとの関係を示す図FIG. 9 is a diagram showing a relationship between the number of times of flattening processing of micro roughness and an average in-plane roughness.
【図10】本発明と比較例のMOSキャパシタの経時絶
縁破壊寿命を示す図FIG. 10 is a diagram showing the dielectric breakdown lifetime over time of the MOS capacitors of the present invention and the comparative example.
【図11】本発明と従来のDRAMの電荷保持特性の違
いを示す図FIG. 11 is a diagram showing a difference in charge retention characteristics between the present invention and a conventional DRAM.
1…半導体基板 3…不純物(金属不純物,有機物) 4…自然酸化膜 5…反応室(処理室) 6…ヒータ 7…熱処理ボード 8…プロセスガス導入系 23…ゲート酸化膜 24…多結晶半導体膜 25…犠牲酸化膜 26…有機物 DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate 3 ... Impurity (metal impurity, organic substance) 4 ... Natural oxide film 5 ... Reaction chamber (processing chamber) 6 ... Heater 7 ... Heat treatment board 8 ... Process gas introduction system 23 ... Gate oxide film 24 ... Polycrystalline semiconductor film 25: sacrificial oxide film 26: organic substance
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−226159(JP,A) 特開 昭64−4026(JP,A) 特開 平2−151031(JP,A) 特開 平3−229415(JP,A) 特開 平5−21459(JP,A) 特開 平3−129735(JP,A) 特開 平3−55838(JP,A) 特開 平3−55840(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/304 645 H01L 21/3065 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-1-226159 (JP, A) JP-A-64-4026 (JP, A) JP-A-2-151031 (JP, A) JP-A-3- 229415 (JP, A) JP-A-5-21459 (JP, A) JP-A-3-129735 (JP, A) JP-A-3-55838 (JP, A) JP-A-3-55840 (JP, A) (58) Field surveyed (Int. Cl. 7 , DB name) H01L 21/304 645 H01L 21/3065
Claims (10)
理基体をバッチ式の一つの処理室内に収容し、前記複数
の被処理基体を外気から遮断した状態で、 前記自然酸化膜に存在する有機物および金属の少なくと
も一方をドライ洗浄によって除去する第1の工程と、 この第1の工程後、前記自然酸化膜をドライ洗浄によっ
て除去する第2の工程と、 前記自然酸化膜が除去された領域に絶縁膜を形成する第
3の工程とを有し、かつ前記第1の工程から前記第3の
工程までの一連の工程を前記処理室内で連続して行うこ
とを特徴とする半導体装置の製造方法。1. A accommodates a plurality of the processed substrate from which the natural oxide film is formed on the surface in one process chamber of a batch type, a plurality
A first step of removing at least one of an organic substance and a metal present in the natural oxide film by dry cleaning in a state where the substrate to be processed is shielded from the outside air; and after the first step, removing the natural oxide film by dry cleaning. a second step of removing by washing, the natural oxide film is removed region third forming an insulating film and a process possess, and from the first step the third
A method for manufacturing a semiconductor device, wherein a series of steps up to the step are continuously performed in the processing chamber .
処理基体をバッチ式の一つの処理室内に収容し、前記被
処理基体を外気から遮断した状態で、 前記犠牲酸化膜に存在する有機物および金属の少なくと
も一方をドライ洗浄によって除去する第1’の工程とこ
の第1’の工程後、前記犠牲酸化膜をドライ洗浄によっ
て除去する第2’の工程と、 前記犠牲酸化膜が除去された領域に絶縁膜を形成する第
3’の工程とを有し、かつ前記第1’の工程から前記第
3’の工程までの一連の工程を前記処理室内で連続して
行うことを特徴とする半導体装置の製造方法。2. A plurality of substrates to be processed, on which a sacrificial oxide film is formed in advance, are housed in one batch-type processing chamber, and are present in the sacrificial oxide film in a state where the substrates to be processed are shielded from outside air. A first 'step of removing at least one of an organic substance and a metal by dry cleaning, a second' step of removing the sacrificial oxide film by dry cleaning after the first 'step, and removing the sacrificial oxide film. and third forming an insulating film in a region 'possess the steps of, and the first' wherein the step of the
A series of steps up to the step 3 ′ are continuously performed in the processing chamber.
A method of manufacturing a semiconductor device.
後に、前記絶縁膜上に電極としての膜を形成する第4の
工程または第4’の工程をさらに有し、かつ前記第1の
工程または前記第1’の工程から前記第4の工程または
前記第4’の工程までの一連の工程を前記処理室内で連
続して行うことを特徴とする請求項1または請求項2に
半導体装置の製造方法。 3. The method of claim 3, wherein the third step or the third 'step is performed.
And a fourth step of forming a film as an electrode on the insulating film.
Further comprising a step or a 4 ′ step, and the first step
Process or the first 'process to the fourth process or
A series of steps up to the fourth step is linked in the processing chamber.
3. The method according to claim 1 or claim 2, wherein
A method for manufacturing a semiconductor device.
おいて、前記自然酸化膜が除去され た領域上に前記絶縁
膜よりも薄い初期絶縁膜を形成した後、前記絶縁膜を形
成することを特徴とする請求項1または請求項2に半導
体装置の製造方法。 4. The method according to claim 3, wherein the third step or the third 'step is performed.
In the region where the natural oxide film has been removed.
After forming an initial insulating film thinner than the film, the insulating film is formed
The semiconductor device according to claim 1 or 2, wherein
Manufacturing method of body device.
下、前記初期絶縁膜の膜厚は1nm以下であることを特
徴とする請求項4に半導体装置の製造方法。 5. A film forming temperature of said initial insulating film is 700 ° C. or less.
Below, the film thickness of the initial insulating film is 1 nm or less.
The method for manufacturing a semiconductor device according to claim 4.
ドライ洗浄は、ハロゲン原子を含むガスを添加した酸化
性雰囲気中での600℃以下の熱処理であることを特徴
とする請求項1または請求項2に半導体装置の製造方
法。 6. The method according to claim 1, wherein said first step or said first 'step is performed.
Dry cleaning is an oxidation with the addition of gas containing halogen atoms.
Characteristic is heat treatment at 600 ° C or less in neutral atmosphere
A method for manufacturing a semiconductor device according to claim 1 or claim 2.
Law.
200℃以上に保持した状態で、前記第1の工程または
第1’の工程から前記第3の工程または第3’の工程ま
での一連の工程を行うことを特徴とする請求項1または
請求項2に半導体装置の製造方法。 7. The temperature of the substrate to be processed and the processing chamber
While maintaining the temperature at 200 ° C. or higher, the first step or
From the first 'step to the third step or the third' step
A series of steps in step 1 or 2,
A method for manufacturing a semiconductor device according to claim 2.
トウォール型・単一処理室であることを特徴とする請求
項1または請求項2に半導体装置の製造方法。 8. The processing chamber is provided with a batch type hot
Claims characterized by a single-wall type single processing chamber
3. The method for manufacturing a semiconductor device according to claim 1 or 2.
を処理室内に収容し、前記被処理基体を外気から遮断し
た状態で、 前記自然酸化膜に存在する有機物または金属の少なくと
も一方をドライ洗浄によって除去する第1の工程と、 この第1の工程後、前記自然酸化膜をドライ洗浄によっ
て除去する第2の工程と、 前記自然酸化膜が除去された領域に絶縁膜を形成する第
3の工程と を有し、かつ前記第1の工程と前記第3の工
程との間に、前記被処理基体の表面を平坦化する工程を
有することを特徴とする半導体装置の製造方法。 9. A substrate to be processed having a natural oxide film formed on its surface.
Is housed in a processing chamber, and the substrate to be processed is shut off from the outside air.
In a state where the organic material or metal present in the natural oxide film is at least
A first step of removing one of them by dry cleaning, and after this first step, the natural oxide film is removed by dry cleaning.
A second step of forming an insulating film in a region where the natural oxide film has been removed.
And a third step, and the third Engineering and the first step
A step of flattening the surface of the substrate to be processed.
A method for manufacturing a semiconductor device, comprising:
基体を処理室内に収容し、前記被処理 基体を外気から遮
断した状態で、 前記犠牲酸化膜に存在する有機物および金属の少なくと
も一方をドライ洗浄によって除去する第1’の工程と こ
の第1’の工程後、前記犠牲酸化膜をドライ洗浄によっ
て除去する第2’の工程と、 前記犠牲酸化膜が除去された領域に絶縁膜を形成する第
3’の工程と を有し、かつ前記第1’の工程と前記第
3’の工程との間に、前記被処理基体の表面を平坦化す
る工程を有することを特徴とする半導体装置の製造方
法。 10. A process in which a sacrificial oxide film is formed on the surface in advance.
The substrate is accommodated in a processing chamber, and the substrate to be processed is shielded from outside air.
In the disconnected state, at least the amount of organic substances and metals existing in the sacrificial oxide film is reduced.
Process and this is also the first 'for removing one by dry cleaning
After the first 'step, the sacrificial oxide film is dry-cleaned.
A second 'step of removing the sacrificial oxide film by removing an insulating film in a region where the sacrificial oxide film has been removed.
3 ′ step , and the first ′ step and the
Between the step 3 ′, the surface of the substrate to be treated is flattened.
Semiconductor device manufacturing method characterized by having a process
Law.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31723293A JP3210510B2 (en) | 1993-12-17 | 1993-12-17 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31723293A JP3210510B2 (en) | 1993-12-17 | 1993-12-17 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07176504A JPH07176504A (en) | 1995-07-14 |
JP3210510B2 true JP3210510B2 (en) | 2001-09-17 |
Family
ID=18085956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31723293A Expired - Fee Related JP3210510B2 (en) | 1993-12-17 | 1993-12-17 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3210510B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3974547B2 (en) | 2003-03-31 | 2007-09-12 | 株式会社東芝 | Semiconductor device and manufacturing method of semiconductor device |
US7528040B2 (en) * | 2005-05-24 | 2009-05-05 | Cree, Inc. | Methods of fabricating silicon carbide devices having smooth channels |
JP7038564B2 (en) * | 2018-02-22 | 2022-03-18 | 東京エレクトロン株式会社 | Film forming method and substrate processing equipment |
-
1993
- 1993-12-17 JP JP31723293A patent/JP3210510B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07176504A (en) | 1995-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2937817B2 (en) | Method of forming oxide film on semiconductor substrate surface and method of manufacturing MOS semiconductor device | |
JP3974547B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US20030185980A1 (en) | Thin film forming method and a semiconductor device manufacturing method | |
JPH0648683B2 (en) | Growth modified thermal oxidation method for thin film oxides | |
JP4003846B2 (en) | Capacitor manufacturing method for semiconductor device | |
JPH09106971A (en) | Manufacture of semiconductor device | |
US5506178A (en) | Process for forming gate silicon oxide film for MOS transistors | |
US5738909A (en) | Method of forming high-integrity ultrathin oxides | |
JP4095326B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP2004507071A (en) | Growth of ultra-thin nitride on Si (100) by rapid thermal N2 treatment | |
US5314848A (en) | Method for manufacturing a semiconductor device using a heat treatment according to a temperature profile that prevents grain or particle precipitation during reflow | |
JP3319138B2 (en) | Method of forming high dielectric film containing tantalum | |
US7867918B1 (en) | Semiconductor topography including a thin oxide-nitride stack and method for making the same | |
JP3210510B2 (en) | Method for manufacturing semiconductor device | |
JP3292545B2 (en) | Heat treatment method for semiconductor substrate | |
JP3757566B2 (en) | Silicon oxide film forming method and oxide film forming apparatus | |
JP3228245B2 (en) | Method for producing tantalum oxide film | |
JP3533377B2 (en) | Method of forming oxide film on semiconductor substrate surface and method of manufacturing semiconductor device | |
JPH10270434A (en) | Semiconductor wafer cleaning method for oxide film forming method | |
JPH09153489A (en) | Manufacture of semiconductor device | |
JPH1050701A (en) | Semiconductor and forming oxide film on surface of semiconductor substrate | |
JP3439580B2 (en) | Method and apparatus for forming silicon oxide film | |
JPH11176828A (en) | Forming method for silicon oxide film | |
JP3800788B2 (en) | Method for forming silicon oxide film | |
JPH11220104A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |