JPH03232292A - Circuit board - Google Patents

Circuit board

Info

Publication number
JPH03232292A
JPH03232292A JP2188555A JP18855590A JPH03232292A JP H03232292 A JPH03232292 A JP H03232292A JP 2188555 A JP2188555 A JP 2188555A JP 18855590 A JP18855590 A JP 18855590A JP H03232292 A JPH03232292 A JP H03232292A
Authority
JP
Japan
Prior art keywords
board
sram
circuit board
wiring
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2188555A
Other languages
Japanese (ja)
Inventor
Shigeji Nakada
中田 茂治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2188555A priority Critical patent/JPH03232292A/en
Publication of JPH03232292A publication Critical patent/JPH03232292A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

PURPOSE:To increase a circuit board in empty space by a method wherein surface-mounted ICs limited in external dimension so as to be housed in a device and electronic components mounted on an inner region where the ICs are mounted on a board are provided. CONSTITUTION:An IC2 and an IC3 mounted on an evaluation board 1 which is limited in size so as to be built in an in-circuit emulator are 64-pin shrink dip packages and mounted on IC sockets 9 so as to be replaceable later. An SRAM6 and an SRAM7 used as memories where programs are stored are flat packages and mounted under the IC2 as located on the inner region of the IC2. Therefore, a PROM 8 serving as a unit external memory, a gate array 4, a connector 5, and others besides the IC2, the IC3, the SRAM6, and the SRAM7 can be mounted on the evaluation board 1.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は装置内に収納されるために、その大きさが限定
されている回路基板に関し、特にデイツプあるいはシュ
リンクデイツプパッケージのICが実装されている回路
基板に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a circuit board whose size is limited because it is housed in a device, and in particular to a circuit board on which a dip or shrink dip package IC is mounted. related to circuit boards.

〔従来の技術〕[Conventional technology]

従来例について図面を参照して説明する。 A conventional example will be explained with reference to the drawings.

第8図は従来例を示す多数の電子部品が実装された回路
基板の平面図である。この回路基板は同図に示すように
、マイクロコンピュータの開発ツールとして使用される
評価用ボード21である。
FIG. 8 is a plan view of a conventional circuit board on which many electronic components are mounted. As shown in the figure, this circuit board is an evaluation board 21 used as a development tool for a microcomputer.

評価用ボードである回路基板はマイクロコンピュータの
フログラムデバッグ用の装置(インサーキットエミュレ
ータ)に内蔵して使用する場合と、評価用ボーF21と
して単体で使用する場合がある。
The circuit board that is the evaluation board may be used built-in to a program debugging device (in-circuit emulator) of a microcomputer, or may be used alone as an evaluation board F21.

IC22,IC23はここでソフトウェアを開発しよう
とするマイクロコンピュータであり、第2図に示すよう
な64ビンシユリンクデイツプパツケージのICである
。また、IC22,IC23は、後に差し替えることが
できるようにICソケット上に実装されている。外部メ
モリ26はマイクロコンピュータのプログラムを格納ス
るためのメモリであり、評価用ボード21をインサーキ
ットエミュレータに内蔵して使用する場合は、SRAM
を取り付け、単体で使用する場合はFROMを取り付け
て使用する。
IC22 and IC23 are microcomputers on which software is to be developed, and are 64-bin link dip package ICs as shown in FIG. Moreover, IC22 and IC23 are mounted on an IC socket so that they can be replaced later. The external memory 26 is a memory for storing microcomputer programs, and when using the evaluation board 21 built into an in-circuit emulator, it is an SRAM.
If you want to use it alone, attach FROM.

また、この評価用ボードはインサーキットエミュレータ
に内蔵して使用することがあるため、評価用ボードの大
きさはインサーキットエミュレータに内蔵できる大きさ
に限定されてしまう。
Furthermore, since this evaluation board is sometimes used by being built into an in-circuit emulator, the size of the evaluation board is limited to the size that can be built into the in-circuit emulator.

さらに、本評価用ボードにはIC22,IC23,外部
メモリ26の他にゲートアレイ24.コネクタ25など
比較的に大きな部品が実装される。
In addition to the IC22, IC23, and external memory 26, this evaluation board also includes a gate array 24. Relatively large components such as the connector 25 are mounted.

評価用ボードにはこれらの大きな部品の他に抵抗、コン
デンサ、ダイオードなど周辺回路に使用される部品が多
数実装される。これらの周辺回路に使用される部品は、
基板上でIC22,IC23、外部メモリ26.ゲート
アレイ24.コネクタ25などの配置した後の空きスペ
ースに配置されていた。
In addition to these large components, the evaluation board includes many components used in peripheral circuits, such as resistors, capacitors, and diodes. The parts used in these peripheral circuits are
On the board, IC22, IC23, external memory 26. Gate array 24. It was placed in the empty space after the connector 25 and the like were placed.

第9図に他の従来例による回路基板の一例を示す。この
回路基板もまた装置内に組み込んで使用するため外形寸
法に制限があり、基板上でも高密度実装が必要となって
いる。また、この回路基板では512にビットの容量の
SRAMを必要としているため256にビットのSRA
Mを2個搭載している。
FIG. 9 shows an example of another conventional circuit board. Since this circuit board is also used by being incorporated into a device, its external dimensions are limited, and high-density mounting on the board is also required. Also, since this circuit board requires an SRAM with a capacity of 512 bits, the SRAM with a capacity of 256 bits is required.
It is equipped with two M.

SRAM31.SRAM32は第3図に示す通り28ピ
ンのフラットパッケージである。
SRAM31. The SRAM 32 is a 28-pin flat package as shown in FIG.

第9図はここでいう2つのSRAMであるSRAM31
.SRAM32の配線図である。
Figure 9 shows the two SRAMs referred to here, SRAM31.
.. It is a wiring diagram of SRAM32.

第9図に示すとおりSRAM31とSRAM32はチッ
プセレクト端子以外は各端子が全て共通の配線になる。
As shown in FIG. 9, all terminals of the SRAM 31 and SRAM 32 except the chip select terminal are wired in common.

このため基板上でのSRAM31゜SRAM32の配線
は第10図のようになる。
Therefore, the wiring of SRAM 31° and SRAM 32 on the substrate is as shown in FIG.

電極33はSRAM31.SRAM32を表面実装する
ときにリード線と基板を半田によって電気的に接続する
ために設けられている。
The electrode 33 is connected to the SRAM 31. It is provided to electrically connect the lead wire and the board using solder when surface mounting the SRAM 32.

SRAM31とSRAM32はチップセレクト端子以外
の端子はそれぞれ基板上で接続されなければならないが
、第10図の交差部34に示すように表面層のみで配線
をすると、全ての配線が必ず交わってしまう。
The terminals of the SRAM 31 and the SRAM 32 other than the chip select terminal must be connected on the substrate, but if wiring is done only in the surface layer as shown at the intersection 34 in FIG. 10, all the wiring will necessarily intersect.

このため、いったん基板の裏面に配線を引き回さなけれ
ばならないため基板の裏面にもかなりの配線が必要にな
ってしまう。また、接続しなければならない端子と端子
間に距離があるため、配線ノスペースもかなり必要であ
るという欠点がある。
For this reason, since the wiring must once be routed to the back side of the board, a considerable amount of wiring is required also on the back side of the board. Furthermore, since there is a distance between the terminals that must be connected, there is a drawback that a considerable amount of wiring space is required.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来の回路基板では限られた大きさの基板上に
部品を配置する場合、IC22,IC23、外部メモリ
26.ゲートアレイ24.コネクタ25などの大きい部
品が多いため抵抗、コンテンサ、ダイオードなどの周辺
回路を配置するスペースが少なくなってしまい配置でき
る周辺回路の部品が少なくなってしまうという欠点をも
っている。
In the conventional circuit board described above, when placing components on a board with a limited size, ICs 22, IC 23, external memory 26 . Gate array 24. Since there are many large parts such as the connector 25, there is less space for arranging peripheral circuits such as resistors, capacitors, diodes, etc., and the number of peripheral circuit parts that can be arranged is reduced.

また、同一のSRAMを2つ配線する場合、フラットパ
ッケージのSRAMを2個使用すると、表面層だけでは
配線することができなく基板の裏面にも配線を引き回さ
なければならない。また配線の長さも長くなるという欠
点をもっている。
Further, when wiring two identical SRAMs, if two flat package SRAMs are used, wiring cannot be done only on the surface layer, and the wiring must also be routed on the back side of the board. Another disadvantage is that the length of the wiring becomes long.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の回路基板は、装置内に収納される外形寸法に限
定されているとともに一表面に実装されたティップまた
はシュリンクデイツプパッケージのICとこのICを基
板実装する内側領域に取り付けられた電子部品を有して
いる。
The circuit board of the present invention is limited to the external dimensions that can be accommodated in the device, and includes an IC in a tip or shrink dip package mounted on one surface and electronic components attached to the inner area where the IC is mounted on the board. have.

〔実施例〕〔Example〕

次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は一実施例の回路基板の平面図である。FIG. 1 is a plan view of a circuit board of one embodiment.

この第1図に示す回路基板はマイクロコンピュタの開発
ツールとして使用される評価用ボードである。また、こ
の回路基板である評価用ボード1はプログラムデバッグ
用の装置(インサーキー、 )エミュレータ)に内蔵し
て使用する場合と、評価用ボードを単体で使用する場合
がある。
The circuit board shown in FIG. 1 is an evaluation board used as a development tool for a microcomputer. Further, the evaluation board 1, which is this circuit board, may be used built-in to a program debugging device (in-circuit emulator), or the evaluation board may be used alone.

このため、評価用ボード1の大きさはインサーキットエ
ミュレータに内蔵できる大きさに限定される。
Therefore, the size of the evaluation board 1 is limited to a size that can be built into the in-circuit emulator.

この評価用ボード1に取り付けられている工C2、IC
3はここで開発しようとするマイクロコンピュータであ
る。IC2,IC3は第2図で示すように64ピンシユ
リンクデイツプパツケージであり、後で差し替えができ
るようにICソケット上に実装されている。
The engineering C2 and IC installed on this evaluation board 1
3 is the microcomputer that we will develop here. As shown in FIG. 2, IC2 and IC3 are 64 pin-link deep packages, and are mounted on IC sockets so that they can be replaced later.

評価用ボードをインサーキットエミュレータに内蔵して
使用する場合に、プログラムを格納するメモリとして使
われるSRAM6.SRAM7は第3図で示すようなフ
ラットパッケージであり、IC2のソケットの内側領域
にあって、IC2の下側に実装されている。
When using the evaluation board built into an in-circuit emulator, SRAM6. The SRAM 7 is a flat package as shown in FIG. 3, and is mounted below the IC 2 in the inner area of the socket of the IC 2.

一般に評価用ボードは、インサーキットエミュレータに
内蔵している時は256にビットの容量のSRAMを、
単体で使用する時は256にビットの容量のFROMを
メモリ用ソケット8に取り付けて使用するが、本評価用
ボード1では開発しようとするマイクロコンピュータが
必要としているフログラムメモリ容量が512にビット
である。
Generally, when an evaluation board is built into an in-circuit emulator, it has an SRAM with a capacity of 256 bits.
When used alone, a FROM with a capacity of 256 bits is attached to the memory socket 8, but in this evaluation board 1, the FROM memory capacity required by the microcomputer to be developed is 512 bits. .

このため、インサーキットエミュレータに内蔵して使用
する時は256にビットの容量をもつ上記のSRAM6
.SRAM7の2つの使用しなければならない。
Therefore, when used built-in in an in-circuit emulator, the above-mentioned SRAM6 with a capacity of 256 bits is used.
.. Two pieces of SRAM7 must be used.

また、本評価用ボード1にはIC2,IC3゜SRAM
6.SRAM7の他に、単体用の外部メモリであるFR
OM8.ゲートアレイ4.コネクタ5など比較的大きい
部品を実装置−なければならない。このため、これらの
大きい部品を配置した後の空きスペースに、周辺回路に
使用されるトランジスタ、抵抗、コンデンサ、ダイオー
ドなどの部品を実装しなげればならない。
In addition, this evaluation board 1 includes IC2, IC3°SRAM.
6. In addition to SRAM7, FR, which is a standalone external memory,
OM8. Gate array 4. Relatively large parts such as the connector 5 must be included in the actual device. Therefore, it is necessary to mount components such as transistors, resistors, capacitors, diodes, etc. used in peripheral circuits in the empty space after arranging these large components.

このように本実施例の評価用ボード1では全体的に部品
点数が多いため、空きスペースが少なくなるところをS
RAM6.SRAM7をIC217)ICソケット9の
内部に実装することによって基板上の他の空きスペース
を増加させているという利点がある。
In this way, the evaluation board 1 of this embodiment has a large number of parts overall, so the S
RAM6. By mounting the SRAM 7 inside the IC socket 9 (IC 217), there is an advantage that other free space on the board is increased.

第4図は第2実旅例の回路基板の一部分の正面図である
FIG. 4 is a front view of a portion of the circuit board of the second example.

本回路基板10は実施例10と同様の構成をしており、
256にビットのSRAMを2個搭載しているが、2個
のS RA Mの実装方法が異なるので、その部分のみ
示している。
This circuit board 10 has the same configuration as Example 10,
The 256-bit SRAM is equipped with two SRAMs, but since the mounting methods for the two SRAMs are different, only those parts are shown.

また、第4図に示す回路基板lOは装置内に組み込んで
使用するため外形寸法に制限があり、基板上でも高密度
実装を必要としている。
Further, since the circuit board 1O shown in FIG. 4 is used by being incorporated into a device, its external dimensions are limited, and high-density mounting on the board is required.

SRAMIIは第6図に示す通り28ビンのデイツプパ
ッケージであり、SRAM12は第3図に示すとおり2
8ピンフラツトパツケージである。ここでSRAM12
はSRAMIIの内側領域に実装されている。
SRAMII is a 28-bin dip package as shown in Figure 6, and SRAM12 is a 28-bin deep package as shown in Figure 3.
It is an 8-pin flat package. Here SRAM12
is implemented in the inner area of SRAM II.

第5図はここでいう2つのSRAMであるSRAMI 
1.SRA、Ml 2の配線図である。
Figure 5 shows the two SRAMs referred to here, SRAMI.
1. It is a wiring diagram of SRA, Ml 2.

第5図に示すとおりSRAMIIとSRAM12はチッ
プセレクト端子13以外は各端子が全て共通の配線にな
る。このため基板上でのSRAM11.SRAMI 2
の配線は第7図のようになる。スルーホール13はSR
AMIIのリード線を挿入する穴であり、穴の内面には
電極が通っており、リード線と基板はここで半田によっ
て電気的に接続される。
As shown in FIG. 5, all terminals of the SRAM II and SRAM 12 except the chip select terminal 13 are wired in common. For this reason, the SRAM 11. SRAMI 2
The wiring is as shown in Figure 7. Through hole 13 is SR
This is a hole into which an AMII lead wire is inserted, an electrode passes through the inner surface of the hole, and the lead wire and the board are electrically connected here by solder.

電極14はSRAM12を表面実装するときにリート線
と基板を半田によって電気的に接続するために設けられ
ている。
The electrodes 14 are provided to electrically connect the wires to the substrate by soldering when the SRAM 12 is surface mounted.

SRAM11のチップセレクト端子15.SRAM12
のチップセレクト端子16以外はSRAM1lの実装領
域内部で配線を行っている。このため、配線長が非常に
短くなり、他の配線をするためのスペースが広くとれる
。また、配線が交わることがないため基板の表面層だけ
で配線ができ、基板の裏面のスペースを他の配線に使用
することができるという利点がある。
Chip select terminal 15 of SRAM11. SRAM12
Wiring is performed inside the mounting area of the SRAM 1l except for the chip select terminal 16. Therefore, the wiring length becomes extremely short, and a large space can be secured for other wiring. Another advantage is that since the wires do not intersect, the wires can be made only on the surface layer of the board, and the space on the back surface of the board can be used for other wires.

次に本発明について図面を参照して説明する。Next, the present invention will be explained with reference to the drawings.

第11図(a)、 (b)及び第12図(a)、 (b
)は本発明の第3実施例を示す回路基板の部分側面図と
部分平面図である。この図に示す回路基板は、マイクロ
コンピュータの開発ツールとして使用される評価用ボー
ドである。また、この回路基板である評価用ボード1は
、プログラムデバッグ用の装置(インサーキットエミュ
レータ)に内蔵して使用する場合と、評価用ボードを単
体で使用する場合がある。この評価用ボーF1に取付け
られているIC2は、ここで開発しようとするマイクロ
コンピュータである。IC2は第4図で示すような64
ピンシユリンクデイツプパツケージであり、後で差し替
えができる様にICソケット9に実装されている。
Figure 11 (a), (b) and Figure 12 (a), (b)
) are a partial side view and a partial plan view of a circuit board showing a third embodiment of the present invention. The circuit board shown in this figure is an evaluation board used as a development tool for a microcomputer. Further, the evaluation board 1, which is this circuit board, may be used built into a program debugging device (in-circuit emulator), or may be used alone. The IC2 attached to this evaluation board F1 is the microcomputer to be developed here. IC2 is 64 as shown in Figure 4.
It is a pinsylink deep package and is mounted on the IC socket 9 so that it can be replaced later.

さらに、評価用ボード1の周辺回路の部品である抵抗7
をIC2を実装するICソケット9の内側領域にあって
、IC2の下側に取付けられていることである。ここで
抵抗7をIC2のICソケット9の内部に実装すること
により基板上の空きスペースが増加するという利点があ
る。また、抵抗7は基板上でIC2の下に実装されるこ
とになるが、万一抵抗7を取り替えなげればならない場
合でも、IC2はICソケット9上に実装されているた
め、IC2を取り除くことにより、抵抗7の取り替えは
可能である。
Furthermore, a resistor 7 which is a component of the peripheral circuit of the evaluation board 1
It is located in the inner region of the IC socket 9 in which the IC 2 is mounted, and is attached to the lower side of the IC 2. Here, by mounting the resistor 7 inside the IC socket 9 of the IC 2, there is an advantage that the free space on the board increases. Also, the resistor 7 will be mounted below the IC2 on the board, but even if the resistor 7 needs to be replaced, since the IC2 is mounted on the IC socket 9, it is not necessary to remove the IC2. Therefore, the resistor 7 can be replaced.

方、評価用ボードはインサーキットエミュレータに内蔵
して使用する場合はインサーキットエミュレータ内の別
のボードにあるコネクタを挿入して使用する。このため
評価用ボードの大きさはインサーキットエミュレータに
内蔵できる大きさに限定されてしまう。このため、外部
メモリはマイクロコンピュータの外付は用のメモリでア
リ、評価用ホードをインサーキットエミュレータに内蔵
して使用する場合はRAMを、単体で使用する場合はF
ROMを装着して使用する。
On the other hand, when using the evaluation board built into an in-circuit emulator, use it by inserting a connector on another board within the in-circuit emulator. Therefore, the size of the evaluation board is limited to the size that can be built into the in-circuit emulator. For this reason, the external memory is the one that is external to the microcomputer, RAM is used when the evaluation board is built into an in-circuit emulator, and F is used when used alone.
Install and use ROM.

ここで、このような回路基板は、第2図に示すSRAM
42であるIC12をFROM41であるIC8とソケ
ッ)13と同一実装面に評価用ボードに実装することで
ある。ここで、IC8は差し替えて使用する必要がある
ためICソケット13に実装している。さらに、外部メ
モリであるICを、評価用ボード1をインサーキットエ
ミュレータに内蔵して使用する場合は、IC8を用い、
単体で使用する場合はIC12を使用する。このため評
価用ボード1内でのアドレスバスとか、I10バスなど
の配線が、IC8及びIC12のどちらを使用する場合
でも、共通になるようにする。
Here, such a circuit board is an SRAM shown in FIG.
42 is mounted on the evaluation board on the same mounting surface as IC8, which is FROM 41, and socket 13. Here, the IC 8 is mounted in the IC socket 13 because it needs to be used by replacing it. Furthermore, when using an IC, which is an external memory, with the evaluation board 1 built into the in-circuit emulator, use IC8,
When using it alone, use IC12. For this reason, the wiring such as the address bus and the I10 bus within the evaluation board 1 is made to be common regardless of whether IC8 or IC12 is used.

例えば、IC8とIC12とを切り替えられるようにス
イッチを設け、各端子への入力信号を切り替えることに
よって行うようにする。また、IC8、IC12の配線
は、ICソケット13の領域内に配線することにより、
基板上での配線の引きまわしを少なくすることができる
For example, a switch may be provided to switch between IC8 and IC12, and the input signal to each terminal may be switched. Also, by wiring the IC8 and IC12 within the area of the IC socket 13,
The amount of wiring on the board can be reduced.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明の回路基板は、デイツプある
いはシュリンクデイツプパッケージのICが実装されて
いる回路基板領域内に、他の電子部品を実装することに
より、回路基板上のICが占める領域外に実装される部
品数をより多くすることができまた、基板上の空きスペ
ースが増えることにより配線の引き回しも少なくなると
いう効果がある。
As explained above, the circuit board of the present invention is capable of mounting other electronic components within the area of the circuit board in which the IC of the dip or shrink dip package is mounted, thereby removing the area occupied by the IC on the circuit board. The number of components mounted on the board can be increased, and the amount of free space on the board increases, resulting in less wiring.

また、同一のSRAMを2つ配線する場合も、フラット
パッケージのSRAMをデイツプパッケージのSRAM
の内部に実装すると、配線長が短くなるだけでなく、表
面層だけで配線することができるため基板上の配線スペ
ースを有、効に使用することができるという利点をもっ
ている。
Also, when wiring two identical SRAMs, a flat package SRAM is connected to a deep package SRAM.
When mounted inside the board, not only the wiring length is shortened, but also the wiring space on the board can be used effectively because the wiring can be done only on the surface layer.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は一実施例の回路基板平面図、第2図はマイクロ
コンピュータ(64ビンシユリンクデイツプパツケージ
)外観図、第3図はSRAM(フラットパッケージ)外
観図、第4図は第2実施例の回路基板の一部正面図、第
5図はSRAM配線図、第6図はSRAM(デイツプパ
ッケージ)外観図、第7図は第2実施例の基板上の配線
図、第8図は従来例の回路基板平面図、第9図は従来例
のSRAM配線図、第10図は従来例の基板上の配線図
、第11図(a)、 (b)および第12図(a)、 
(b)はそれぞれ第3の実施例を示す部分側面図2部分
子面図である。 ■・・・・・・評価用ボード、2・・・・・・IC(マ
イクロコンピュータ)、3・・・・・・IC(マイクロ
コンピュタ)、4・・・・・・ゲートアレイ、5・・・
・・・コネクタ、6・・・・・・SRAM、7・・・・
・・SRAM、8・・・・・・PROM。 9・・・・・・IC2用のソケット、10・・・・・・
実旅例2の回路基板、11・・・・・・SRAM(デイ
ツプパッケージ)、12・・・・・・SRAM(フラッ
トパッケージ)、13・・・・・・SRAMIIのスル
ーホール、14・・・・・・SRAM12の電極、15
・・・・・・SRAM12のチップセレクト端子、16
・・・・・・SRAMIIのチップセレクト端子、21
・・・・・・従来例の評価用ボード、22・・・・・・
IC(マイクロフンピユータ)、23・・・・・・IC
(−vイクロコンピュータ)、24・・団・ケートアレ
イ、25・・・・・・コネクタ、26・・川・外部メモ
リ、31・・・・・・従来例2のSRAM、32・・・
・・・従来例2f7)SRAM’、33・=・SRAM
の電極、34・・・・・・配線の交差部。
Fig. 1 is a plan view of a circuit board of one embodiment, Fig. 2 is an external view of a microcomputer (64 vinyl link dip package), Fig. 3 is an external view of an SRAM (flat package), and Fig. 4 is an external view of a second implementation. A partial front view of the circuit board of the example, Fig. 5 is an SRAM wiring diagram, Fig. 6 is an external view of the SRAM (dip package), Fig. 7 is a wiring diagram on the board of the second embodiment, and Fig. 8 is an SRAM wiring diagram. A plan view of the circuit board of the conventional example, FIG. 9 is an SRAM wiring diagram of the conventional example, FIG. 10 is a wiring diagram on the board of the conventional example, FIGS. 11(a), (b), and 12(a).
(b) is a partial side view and two partial molecular plane views showing the third embodiment, respectively. ■...Evaluation board, 2...IC (microcomputer), 3...IC (microcomputer), 4...gate array, 5...・
...Connector, 6...SRAM, 7...
...SRAM, 8...PROM. 9...Socket for IC2, 10...
Circuit board of actual journey example 2, 11... SRAM (deep package), 12... SRAM (flat package), 13... SRAM II through hole, 14... ...SRAM12 electrode, 15
・・・・・・SRAM12 chip select terminal, 16
...SRAMII chip select terminal, 21
...Conventional evaluation board, 22...
IC (Microphone Computer), 23...IC
(-v microcomputer), 24... Group Kate array, 25... Connector, 26... External memory, 31... SRAM of conventional example 2, 32...
... Conventional example 2f7) SRAM', 33 = SRAM
electrode, 34...intersection of wiring.

Claims (1)

【特許請求の範囲】[Claims] 装置内に収納される外形寸法が限定されている回路基板
において、一表面に実装されたICと、このICを基板
実装する内側領域に取り付けられた電子部品とを有する
ことを特徴とする回路基板。
A circuit board that is housed in a device and whose external dimensions are limited, characterized by having an IC mounted on one surface and electronic components attached to an inner area where the IC is mounted on the board. .
JP2188555A 1989-08-08 1990-07-17 Circuit board Pending JPH03232292A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2188555A JPH03232292A (en) 1989-08-08 1990-07-17 Circuit board

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP20595289 1989-08-08
JP1-205952 1989-08-08
JP2188555A JPH03232292A (en) 1989-08-08 1990-07-17 Circuit board

Publications (1)

Publication Number Publication Date
JPH03232292A true JPH03232292A (en) 1991-10-16

Family

ID=26505006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2188555A Pending JPH03232292A (en) 1989-08-08 1990-07-17 Circuit board

Country Status (1)

Country Link
JP (1) JPH03232292A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6271591A (en) * 1985-09-24 1987-04-02 Toshiba Corp Condensate desalting device
JPH01235360A (en) * 1988-03-16 1989-09-20 Ricoh Co Ltd Semiconductor integrated circuit device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6271591A (en) * 1985-09-24 1987-04-02 Toshiba Corp Condensate desalting device
JPH01235360A (en) * 1988-03-16 1989-09-20 Ricoh Co Ltd Semiconductor integrated circuit device

Similar Documents

Publication Publication Date Title
KR100536482B1 (en) Semiconductor device and its manufacturing method
EP0157147B1 (en) Stacked double density memory module using industry standard memory chips, double density memory board and method of forming a stacked double density memory module
JPS6472228A (en) Semiconductor file storage device
GB2237691A (en) Semiconductor device and wiring board module
JPH03232292A (en) Circuit board
JPH08221164A (en) Trial manufacture supporting device, substrate for ic mounting, and bus device
US5768497A (en) Emulator microcomputer unit
JPH01144664A (en) Integrated circuit device for semiconductor memory
JP2645068B2 (en) Memory module
JPS61120454A (en) Package of integrated circuit for data memory
JPH09283872A (en) Printed substrate
US6549420B2 (en) Method and apparatus for increasing memory capacity
JPS5935461A (en) Mounting system of large scale integration
JPS6020932Y2 (en) semiconductor equipment
JPS58210637A (en) Terminal position changeable ic
KR940004998Y1 (en) Memory module
JPH0742148Y2 (en) Control circuit board check device
JPS6334969A (en) Semiconductor storage device
JPH04342036A (en) System developing device
JPH02250389A (en) Mounting structure of electronic part on board
JPS59200461A (en) Hybrid memory module
JPS6141199Y2 (en)
JPH0581960U (en) Jumper chip
JPH02288292A (en) Semiconductor device
JPH0263150A (en) Package for semiconductor integrated circuit use