JPH03231231A - Electrochromic display - Google Patents

Electrochromic display

Info

Publication number
JPH03231231A
JPH03231231A JP2745190A JP2745190A JPH03231231A JP H03231231 A JPH03231231 A JP H03231231A JP 2745190 A JP2745190 A JP 2745190A JP 2745190 A JP2745190 A JP 2745190A JP H03231231 A JPH03231231 A JP H03231231A
Authority
JP
Japan
Prior art keywords
circuit
electrode
wiring pattern
panel
electrode wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2745190A
Other languages
Japanese (ja)
Inventor
Koichiro Sakamoto
孝一郎 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba TEC Corp
Original Assignee
Tokyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electric Co Ltd filed Critical Tokyo Electric Co Ltd
Priority to JP2745190A priority Critical patent/JPH03231231A/en
Publication of JPH03231231A publication Critical patent/JPH03231231A/en
Pending legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

PURPOSE:To reduce the magnetic flux density of a driving circuit and to relatively increase the density of image elements for electrochromic display by dividedly forming the circuit connecting parts of an electrode wiring pattern at both edges of the rectangular substrate of a circuit panel. CONSTITUTION:An electrode wiring pattern 33 is formed in a prescribed shape on the surface of a rectangular substrate 32, an insulating layer 34 is formed so as to coat the pattern 33 and electrode pads 35 as circuit electrodes are formed on the layer 34 at positions corresponding to counter electrodes 31. The pads 35 are connected to the pattern 33 through pierced through holes in the layer 34 and connecting terminals 37 as the circuit connecting parts of the pattern 33 are dividedly formed at both ends of the substrate 32 to obtain a circuit panel 29. Since the wiring density of the electrode wiring pattern can be reduced by simple structure, the magnetic flux density of a driving circuit can be reduced and the density of image elements for electrochromic display can be relatively increased.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は各種機器の表示部などに利用されるエレクトロ
クロミックディスプレイに関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to an electrochromic display used as a display section of various types of equipment.

従来の技術 一般に、ECD (エレクトロクロミックディスプレイ
)は発色が鮮明で視認性が高く、−度電流を印加して発
色させると通電を絶っても発色状態が長期間維持される
等、多くの利点を有しており、株価提示板などに利用さ
れている。
Conventional technology In general, ECDs (electrochromic displays) have many advantages, such as vivid colors and high visibility, and when a certain amount of current is applied to develop colors, the colored state is maintained for a long period of time even when the current is turned off. It is used for stock price presentation boards, etc.

そこで、このようなECDの第一の従来例を第9図及び
第10図に基づいて説明する。まず、このECDlは、
略長方形状のEC画素(エレクトロクロミック表示画素
)2が、デジタルナンバーを表示するセグメント型に形
成されている。ここで、これらのEC画素2は、透明基
板3の下に、平板状の透明電極4、WOlなどからなる
ECC50Liなどを含む電解質層6、対向電極7等を
順次積層することで形成されている。また、これらの積
層膜5〜7の周囲には、各EC画素2を互いに絶縁する
絶縁層8が設けられている。一方、前記透明電極4と対
向電極7とには、互いに通電方向が逆の直流電源9a、
9bが切替スイッチlOを介して接続されている。
Therefore, a first conventional example of such an ECD will be explained based on FIGS. 9 and 10. First, this ECDl is
A substantially rectangular EC pixel (electrochromic display pixel) 2 is formed into a segment type that displays a digital number. Here, these EC pixels 2 are formed by sequentially laminating, under a transparent substrate 3, a flat transparent electrode 4, an electrolyte layer 6 containing ECC50Li made of WOl, etc., a counter electrode 7, etc. . Further, an insulating layer 8 is provided around these laminated films 5 to 7 to insulate each EC pixel 2 from each other. On the other hand, the transparent electrode 4 and the counter electrode 7 are provided with a DC power source 9a whose current direction is opposite to each other;
9b is connected via a changeover switch IO.

このような構成において、切替スイッチ10の操作によ
り、例え、ば、透明電極4が−で対向電極7が+となる
電流を通電することにより、ECC50電解質層6とが
下記の化学反応を起こす。
In such a configuration, by operating the changeover switch 10, for example, by applying a current such that the transparent electrode 4 is negative and the counter electrode 7 is positive, the ECC50 electrolyte layer 6 causes the following chemical reaction.

W O、+ L i++ e−= L i W O。W O, + L i++ e-= L i W O.

ここで、WO8は無色の物質であるが、生成物であるL
iWO9は青色を示す。また、この反応終了後に通電を
絶っても、L 1WOaは化学的に略安定しており、短
時間では消失しない。さらに、上述の化学反応は可逆反
応なので、前述と逆方向に電流を印加することにより、
LiWO,は再度WO,とLiとに分解され、発色が消
去される。
Here, WO8 is a colorless substance, but the product L
iWO9 shows blue color. Furthermore, even if the current is turned off after this reaction is completed, L 1WOa is chemically stable and does not disappear in a short period of time. Furthermore, since the above chemical reaction is a reversible reaction, by applying a current in the opposite direction to the above,
LiWO, is again decomposed into WO, and Li, and the coloring is eliminated.

つまり、上述のECDlは、各EC画素2を電気的に制
御することで所望のデジタルナンバーを表示することが
可能である。
That is, the above-mentioned ECD1 can display a desired digital number by electrically controlling each EC pixel 2.

つぎに、ECDの第二の従来例を第11図ないし第13
図に基づいて説明する。このECDIIは、多数の正方
形のEC画素2aをドツトマトリクス状に形成したもの
である。そこで、これらのEC画素2aを制御する駆動
回路12の電気的な構成を第13図に基づいて説明する
。各EC画素2aにはTFT(薄膜トランジスタ)13
のドレイン電極13aが接続されている。また、前記各
TFT13のソース電極13bは各行毎に結線されて第
一パルス直流電源(図示せず)に接続され、ゲート電極
13cは各列毎に結線されて第二パルス直流電源(図示
せず)に接続されている。
Next, the second conventional example of ECD is shown in Figures 11 to 13.
This will be explained based on the diagram. This ECDII has a large number of square EC pixels 2a formed in a dot matrix shape. Therefore, the electrical configuration of the drive circuit 12 that controls these EC pixels 2a will be explained based on FIG. 13. Each EC pixel 2a has a TFT (thin film transistor) 13
The drain electrode 13a of is connected to the drain electrode 13a. Further, the source electrodes 13b of each TFT 13 are connected in each row and connected to a first pulsed DC power source (not shown), and the gate electrodes 13c are connected in each column and connected to a second pulsed DC power source (not shown). )It is connected to the.

このような構成において、各TFT 13は、第一第二
パルス直流電源が発するパルス電流に対応して、例えば
、−列毎に順次制御される。そして、ソース電極13b
とゲート電極13cとに印加されたパルス電流が同期す
ることにより、所定のTFT13が電流をEC画素2a
に印加して発色動作が行なわれる。すなわち、EC画素
2aを1ドツトとするドツトマトリクス表示で所望の画
像が表示されることになる。
In such a configuration, each TFT 13 is sequentially controlled, for example, for each -column, in response to the pulse current generated by the first and second pulsed DC power supplies. And source electrode 13b
By synchronizing the pulse currents applied to the EC pixel 2a and the gate electrode 13c, a predetermined TFT 13 transmits the current to the EC pixel 2a.
The coloring operation is performed by applying That is, the desired image is displayed in a dot matrix display in which the EC pixel 2a is one dot.

ここで、第一の従来例のようなECDlは、前述のデジ
タルナンバーのような特定の画像を表示するのには良好
であるが、任意に所望の画像を表示することはできない
。また、第二の従来例のECDllでは、EC画素2a
を1ドツトとして所望の画像を得ることを可能としたが
、この場合は、EC画素2aの数が膨大になるため応答
速度が問題となる。すなわち、EC画素2aは駆動電力
に閾値がないので発色や消色が完了するまで電流印加を
持続させる必要があり、この発色や消色が完了するまで
に要する時間は、電流量を増しても約0.5秒程である
。ここで、画像表示の走査は一列毎に行なわれるので、
例えば、マトリクス画面が120列形成されていた場合
に画面の表示に要する時間は、 0.5X120=60  (sec) となり、画像表示に1分も要することになって実用的で
ない。
Here, the ECD1 like the first conventional example is good for displaying a specific image such as the above-mentioned digital number, but cannot display any desired image. Furthermore, in the second conventional example ECDll, the EC pixel 2a
However, in this case, the response speed becomes a problem because the number of EC pixels 2a becomes enormous. In other words, since the EC pixel 2a does not have a threshold value for driving power, it is necessary to continue applying current until color development or decolorization is completed. It takes about 0.5 seconds. Here, scanning of the image display is performed row by row, so
For example, when a matrix screen is formed with 120 columns, the time required to display the screen is 0.5×120=60 (sec), which is not practical because it takes as much as 1 minute to display the image.

そこで、このような短所を克服したものとして、特開昭
56−5594号公報に開示されているようなECDが
存する。
Therefore, there is an ECD as disclosed in Japanese Unexamined Patent Publication No. 56-5594, which overcomes these disadvantages.

そこで、このECDを第三の従来例として第14図及び
第15図に基づいて説明する。
Therefore, this ECD will be explained as a third conventional example based on FIGS. 14 and 15.

このECDl4は、第二の従来例で例示したECDll
と同様に、EC画素15をマトリクス状に配している。
This ECD14 is the same as the ECD14 illustrated in the second conventional example.
Similarly, the EC pixels 15 are arranged in a matrix.

ここで、これらのEC画素15は、枠状に形成された封
止部材16を、二枚の透明な支持板17a、17bによ
り挾持し、これら支持板17 a、  l 7 bの間
隙に、対向電極18、表示媒質19、給電電極20、表
示体21等を積層することにより構成されている。
Here, these EC pixels 15 have a frame-shaped sealing member 16 sandwiched between two transparent support plates 17a and 17b, and a gap between these support plates 17a and 17b, which are opposite to each other. It is constructed by laminating an electrode 18, a display medium 19, a power supply electrode 20, a display body 21, etc.

また、その駆動回路22の電気的な構成を第15図に基
づいて説明する。まず、各EC画素15の一端には第−
TFT23のドレイン電極23aが接続され、他端には
共通対向型fI7124 aが接続されている。また、
この第−TFT23のゲート電極23bは、第二TFT
25のドレイン電極25aとコンデンサ26の一端とに
接続されている。
Further, the electrical configuration of the drive circuit 22 will be explained based on FIG. 15. First, at one end of each EC pixel 15, a -
A drain electrode 23a of the TFT 23 is connected to the TFT 23, and a common facing type fI7124a is connected to the other end. Also,
The gate electrode 23b of this -th TFT 23 is connected to the second TFT 23.
25 and one end of a capacitor 26.

さらに、このコンデンサ26の他端は、前記第−TFT
23のソース電極23cとともに、アースされた共通給
電電極24bに接続されている。
Furthermore, the other end of this capacitor 26 is connected to the -th TFT.
It is connected to a grounded common power supply electrode 24b together with the source electrode 23c of No. 23.

方、前記第二TFT25のゲート電極25bは行電極2
4cに接続され、ソース電極25cは列電極24dに接
続されている。
On the other hand, the gate electrode 25b of the second TFT 25 is connected to the row electrode 2.
4c, and the source electrode 25c is connected to the column electrode 24d.

このような構成において、行電極24cと列電極24d
とに、表示する画像に対応したパルス電流が印加される
。このパルス電流による走査は、コンデンサ26に対し
て行なわれ、極めて短時間で終了する。この時、この蓄
電したコンデンサ26と導通している第−TFT23だ
けが、そのソース1m23cとドレイン電極23aとが
導通した状態となる。そこで、共通対向電極24aと共
通給電電極24bとの間に電流を印加することにより、
所定のEC画素15に同時に電流が印加されることにな
る。従って、各EC画素15は同時に発色動作を開始し
、画像表示が迅速に完了することになる。
In such a configuration, the row electrode 24c and the column electrode 24d
Then, a pulse current corresponding to the image to be displayed is applied. This pulsed current scanning is performed on the capacitor 26 and is completed in an extremely short time. At this time, only the -th TFT 23 that is electrically connected to the capacitor 26 that has stored electricity has its source 1m23c and drain electrode 23a electrically electrically connected. Therefore, by applying a current between the common opposing electrode 24a and the common feeding electrode 24b,
Current is applied to predetermined EC pixels 15 at the same time. Therefore, each EC pixel 15 starts coloring operation at the same time, and image display is quickly completed.

発明が解決しようとする課題 上述のように、多数のEC画素15をマトリクス状に配
列したドツトマトリクス方式のECD 14でも、コン
デンサ26と二個の薄膜トランジスタ23.25とで駆
動回路22を形成して各Ec画素15毎にスイッチング
を行なうことで、短時間で画像を表示することは可能で
ある。通常、このようなデイスプレィは、表示画素と駆
動回路とをフォトエツチングなどにより一体成形するこ
とで製作されている。しかし、前述のような複雑な駆動
回路22とEC画素2aとを一体的に製作するのは容易
でなく、ECD 14の製造を困難にしている。また、
上述のようなECD14等には、表示画面の大型化や表
示画素の高密度化も要望されている。そこで、例えば、
支持板17を大型化して形成するEC画素2aの数を増
加させることが想定されるが、前述のように構造が複雑
な駆動回路22を高密度に形成することは困難であり、
製造設備を大型化する必要も生じて生産性が低下するこ
とになる。
Problems to be Solved by the Invention As mentioned above, even in the dot matrix type ECD 14 in which a large number of EC pixels 15 are arranged in a matrix, the drive circuit 22 is formed by the capacitor 26 and two thin film transistors 23 and 25. By performing switching for each Ec pixel 15, it is possible to display an image in a short time. Usually, such displays are manufactured by integrally molding display pixels and driving circuits by photoetching or the like. However, it is not easy to integrally manufacture the complicated driving circuit 22 and the EC pixel 2a as described above, making it difficult to manufacture the ECD 14. Also,
For the above-mentioned ECD 14 and the like, there is also a demand for larger display screens and higher density display pixels. So, for example,
Although it is envisaged that the number of EC pixels 2a formed by increasing the size of the support plate 17 will be increased, it is difficult to form the drive circuit 22 with a complicated structure in high density as described above.
It is also necessary to increase the size of manufacturing equipment, resulting in a decrease in productivity.

そこで、本出願人の提案として、EC画素がマトリクス
配列された表示パネルと駆動回路が形成された回路パネ
ルとを別個に製作して一体的に接合することで、ECD
の生産性を向上させたものが特開平1−289920号
公報に開示されている。さらに、本出願人は回路パネル
には各EC画素と外部回路とを接続する配線のみを形成
し、この配線の端子部を回路パネルの基板の一縁部に形
成することで回路の接続が簡易で表示画面の大型化も望
めるECDを特願平1−7323号に提案した。
Therefore, the present applicant's proposal is to manufacture a display panel in which EC pixels are arranged in a matrix and a circuit panel in which a drive circuit is formed separately and join them together, thereby making it possible to
JP-A-1-289920 discloses a method with improved productivity. Furthermore, the applicant has formed only the wiring that connects each EC pixel to an external circuit on the circuit panel, and formed the terminal part of this wiring on one edge of the circuit panel board, thereby simplifying the connection of the circuit. We proposed an ECD with a larger display screen in Japanese Patent Application No. 1-7323.

そして、現在ではECDの表示画面の大型化や表示画素
の高密度化及び生産性向上を、さらに発展させることが
要望されている。
Currently, there is a demand for further development of larger ECD display screens, higher display pixel density, and improved productivity.

課題を解決するための手段 請求項1記載の発明は、多数のエレクトロクロミック表
示画素がマトリクス状に形成されると共にエレクトロク
ロミック表示画素の各々に導通した画素電極が裏面に形
成された表示パネルを設け、この表パネルの各画素電極
の各々と接続される回路電極が表面に形成されると共に
少なくとも回路電極と駆動回路とを接続する電極配線パ
ターンが形成された回路パネルを設け、この回路パネル
と表示パネルとを一体的に接合したエレクトロクロミッ
クディスプレイにおいて、電極配線パターンの回路接続
部を回路パネルの矩形の基板の両縁部に振分けて形成し
た。
Means for Solving the Problem The invention according to claim 1 provides a display panel in which a large number of electrochromic display pixels are formed in a matrix, and a pixel electrode that is electrically connected to each of the electrochromic display pixels is formed on the back surface. A circuit panel is provided on the surface of which a circuit electrode is formed to be connected to each pixel electrode of the front panel, and an electrode wiring pattern is formed to connect at least the circuit electrode and the drive circuit, and the circuit panel and the display are provided. In an electrochromic display that is integrally joined to a panel, the circuit connection portions of the electrode wiring pattern are distributed and formed on both edges of a rectangular substrate of the circuit panel.

請求項2記載の発明は、回路パネルの基板上に形成され
た電極配線パターンと電極配線パターン上に絶縁層を介
して形成された回路電極とを絶縁層に形成されたスルー
ホールを介して接続した。
The invention according to claim 2 provides a method for connecting an electrode wiring pattern formed on a substrate of a circuit panel and a circuit electrode formed on the electrode wiring pattern via an insulating layer through a through hole formed in the insulating layer. did.

作用 請求項1記載の発明は、電極配線パターンの回路接続部
を回路パネルの矩形の基板の両縁部に振分けて形成した
ことにより、簡易な構造で電極配線パターンの配線密度
を軽減することができるので、駆動回路の磁束密度を低
下させたり相対的にエレクトロクロミック表示画素を高
密度化することが可能である。
The invention according to claim 1 can reduce the wiring density of the electrode wiring pattern with a simple structure by forming the circuit connection parts of the electrode wiring pattern on both edges of the rectangular substrate of the circuit panel. Therefore, it is possible to lower the magnetic flux density of the drive circuit and relatively increase the density of electrochromic display pixels.

さらに、請求項2記載の発明は、回路パネルの基板上に
形成された電極配線パターンと電極配線パターン上に絶
縁層を介して形成された回路電極とを絶縁層に形成され
たスルーホールを介して接続したことにより、電極配線
パターンと回路1!極とは他方を考慮することなく各々
良好な形状に形成することができる。
Furthermore, the invention according to claim 2 provides an arrangement for connecting the electrode wiring pattern formed on the substrate of the circuit panel and the circuit electrode formed on the electrode wiring pattern with an insulating layer interposed therebetween, through a through hole formed in the insulating layer. By connecting the electrode wiring pattern and circuit 1! Each pole can be formed into a suitable shape without considering the other.

実施例 本発明の実施例を第1図ないし第8図に基づいて説明す
る。なお、前述の従来例で説明した部分と同一の部分は
同・−の名称及び符号を用いて説明も省略する。このE
CD27は、表示パネル28と回路パネル29とを一体
的に接合した構造となっている。そこで、これらのパネ
ル28.29の構造を以下に説明する。
Embodiment An embodiment of the present invention will be explained based on FIGS. 1 to 8. Incidentally, the same parts as those explained in the above-mentioned conventional example will be given the same names and symbols, and the explanation will be omitted. This E
The CD 27 has a structure in which a display panel 28 and a circuit panel 29 are integrally joined. Therefore, the structure of these panels 28 and 29 will be explained below.

まず、前記表示パネル28は、透明基板上に透明電極と
してITO膜を形成するなどして第12図に例示したE
CDII等と略同様な構造になっており、第5[!lに
例示するように、各EC画素30は電解質層6内のEC
C50相対向する画素電極である対向電極31がカーボ
ンペーストのスクリーン印刷で形成されるなどして微小
に突出している。
First, the display panel 28 is constructed by forming an ITO film as a transparent electrode on a transparent substrate, as shown in FIG.
It has almost the same structure as CDII etc., and the 5th [! As illustrated in FIG.
The counter electrode 31, which is a pixel electrode facing C50, is formed by screen printing of carbon paste and protrudes minutely.

一方、前記回路パネル29は、矩形の基板32の表面に
所定形状で形成された1!極配線パターン33を被うよ
うに絶縁層34が形成され、この絶縁層34上の前記対
向電極31と対向する位置に回路電極である電極パッド
35が形成されている。
On the other hand, the circuit panel 29 is formed in a predetermined shape on the surface of a rectangular substrate 32. An insulating layer 34 is formed to cover the polar wiring pattern 33, and an electrode pad 35, which is a circuit electrode, is formed on this insulating layer 34 at a position facing the counter electrode 31.

そして、第2図に例示するように、これらの電極パッド
35は各々前記絶縁層34に形成されたスルーホール3
6を介して前記電極配線パターン33に接続されており
、第1図に例示するように、これらの電極配線パターン
33の回路接続部である接続端子37は前記基板32の
両縁部に振分けて形成されている。
As illustrated in FIG. 2, these electrode pads 35 are connected to through holes 3 formed in the insulating layer 34.
6 to the electrode wiring patterns 33, and as illustrated in FIG. It is formed.

そこで、このECD27は、前記対向電極31と前記電
極パッド35とが導電性接着材38を介して接続された
状態で、前記表示パネル28と回路パネル29とがエポ
キシ樹脂等からなる封止部材(図示せず)で一体的に接
合された構造となっている。
Therefore, in this ECD 27, with the counter electrode 31 and the electrode pad 35 connected via a conductive adhesive 38, the display panel 28 and the circuit panel 29 are connected to a sealing member (made of epoxy resin or the like). (not shown) has an integrally joined structure.

なお、このECD27では、各EC画素30の駆動回路
である駆動IC39が細長い基板40上に実装された駆
動回路基板41は、前記回路パネル29の裏面に取付け
られており、前記基板40上にプリント配線42と共に
形成された接続端子43は、F PC(Flexibl
e Pr1nted C1rciuts)44によって
前記回路パネル29の接続端子37と接続されている。
In this ECD 27, a drive circuit board 41 on which a drive IC 39, which is a drive circuit for each EC pixel 30, is mounted on an elongated board 40 is attached to the back surface of the circuit panel 29, and a drive circuit board 41 is mounted on the back surface of the circuit panel 29. The connection terminal 43 formed together with the wiring 42 is an F PC (Flexible PC).
It is connected to the connection terminal 37 of the circuit panel 29 by a terminal 44.

このような構成において、このECD27は、第6図に
例示する等価回路のように、例°えば、表示パネル28
の全EC画素30の共通に接続された透明電極4に電流
の極性を切替自在な直流電源9a、9bを接続した状態
で、所定の画像情報を駆動回路基板41の駆動IC39
にラッチさせる。
In such a configuration, the ECD 27 is connected to the display panel 28, for example, as shown in the equivalent circuit shown in FIG.
With DC power supplies 9a and 9b whose current polarity can be freely switched connected to the commonly connected transparent electrode 4 of all EC pixels 30, predetermined image information is transmitted to the drive IC 39 of the drive circuit board 41.
to latch.

そこで、このように画像情報が駆動IC39内のスイッ
チング素子にラッチされた状態で直流電源9a、9bに
接続された切替スイッチ10を操作することで、所定の
EC画素30に同時に電流が通電されてEC画素30の
発色や消色が同時に進行し、このECD27による画像
表示が迅速に行なわれる。
Therefore, by operating the changeover switch 10 connected to the DC power supplies 9a and 9b while the image information is latched to the switching element in the drive IC 39, current is simultaneously applied to predetermined EC pixels 30. Coloring and decoloring of the EC pixels 30 proceed simultaneously, and the image display by the ECD 27 is quickly performed.

ここで、このECD27における回路パネル29の実際
的な製造方法の一例を以下に説明する。
Here, an example of a practical method for manufacturing the circuit panel 29 in this ECD 27 will be described below.

まず、洗浄した基板32の表面にスパッタリング法でア
ルミ膜を形成してフォトエツチング法でバターニングす
ることで電極配線パターン33を形成する。そして、こ
の上に感光性ポリイミドを塗布してプリベークさせた後
、所定パターンに露光現像して加熱硬化させることでス
ルーホール36を備えた絶縁層34を形成する。さらに
、この絶縁層34上にスパッタリング法でTi膜を形成
してフォトエツチング法でバターニングすることで、各
々スルーホール36を介して電極配線パターン33に接
続された電極パッド35を形成する。
First, an aluminum film is formed on the surface of the cleaned substrate 32 by a sputtering method and patterned by a photoetching method to form an electrode wiring pattern 33. Then, a photosensitive polyimide is applied thereon and prebaked, and then exposed and developed in a predetermined pattern and cured by heating to form an insulating layer 34 having through holes 36. Further, a Ti film is formed on this insulating layer 34 by sputtering and patterned by photoetching to form electrode pads 35 connected to electrode wiring patterns 33 through through holes 36, respectively.

なお、上述の製造方法で例示したECD27では、電極
パッド35の素材としてTiを採用したが、このように
することでEC画素30の電解質層6の電解質イオンの
流出による電極パッド35の電界腐食を防止することが
できる。
Note that in the ECD 27 exemplified in the above manufacturing method, Ti is used as the material for the electrode pad 35, but by doing so, electric field corrosion of the electrode pad 35 due to outflow of electrolyte ions from the electrolyte layer 6 of the EC pixel 30 can be prevented. It can be prevented.

そして、このECD27は、第1図に例示したように、
各EC画素30に接続された電極配線パターン33の接
続端子37が、回路パネル29の基板32の両縁部に振
分けて形成されているので、これらの電極配線パターン
33を基板32の一縁部に形成した場合に比して形成密
度が低い。そこで、このECD27は、電極配線パター
ン33の形成が容易でEC画素30を高密度化すること
が可能なので、装置の生産性や画像品質を向上させるこ
とができる。しかも、EC画素30は個々にスイッチン
グする必要があるので、駆動IC39の個数も増加しが
ちであり、その実装密度が増大して生産性を阻害しやす
い。だが、このECD27は回路パネル29の両縁部に
接続端子37が位置しているので、駆動回路基板41が
装置両側に分割して駆動IC39の実装密度を低下させ
ることで生産性が向上している。
As illustrated in FIG. 1, this ECD 27
The connection terminals 37 of the electrode wiring patterns 33 connected to each EC pixel 30 are formed on both edges of the substrate 32 of the circuit panel 29, so these electrode wiring patterns 33 are connected to one edge of the substrate 32. The formation density is lower than that in the case of formation. Therefore, in this ECD 27, the electrode wiring pattern 33 can be easily formed and the EC pixels 30 can be densely arranged, so that the productivity and image quality of the device can be improved. Moreover, since the EC pixels 30 need to be switched individually, the number of drive ICs 39 tends to increase, which increases their packaging density and tends to impede productivity. However, since the connection terminals 37 of this ECD 27 are located at both edges of the circuit panel 29, the drive circuit board 41 is divided into both sides of the device, reducing the mounting density of the drive ICs 39 and improving productivity. There is.

また、このECD27では、第2図に例示したように、
回路パネル29の電極バッド35は絶縁層34のスルー
ホール36を介して電極配線パターン33と接続されて
いるので、これらの電極配線パターン33は電極パッド
35の形状を考慮することなく簡易に成形することがで
き、電極バッド35は電極配線パターン33の形状を考
慮することなく表示パネル28の対向電極31との接続
が良好な形状に成形することができる。従って、装置の
生産性や画像品質を、より向上させることができる。
In addition, in this ECD27, as illustrated in FIG.
Since the electrode pads 35 of the circuit panel 29 are connected to the electrode wiring patterns 33 through the through holes 36 of the insulating layer 34, these electrode wiring patterns 33 can be easily formed without considering the shape of the electrode pads 35. Therefore, the electrode pad 35 can be formed into a shape that allows good connection with the counter electrode 31 of the display panel 28 without considering the shape of the electrode wiring pattern 33. Therefore, the productivity and image quality of the device can be further improved.

なお、第1図等に例示したECD27では、EC画素3
0を縦8行に配列しているが、実際の製品を製作する場
合は、+6X16等のドツトマトリクスで一文字を表示
することが想定される。この場合、第7図に例示するよ
うに、画素ピッチが2.5(mm)で四文字を二列に表
示可能なECD27ならば、回路パネル29は2.5(
mm)の幅に16本の電極配線パターン33を形成する
ことになるので、これらの電極配線パターン33の配線
ピッチは、2.5(nvn)/I’6=156(μm)
である。そこで、例えば、配線幅と配線間隔との比を1
=1とすると、電極配線パターン33の幅は約80(μ
m)となり、これは既存の薄膜技術で容易に製作可能で
ある。
In addition, in the ECD 27 illustrated in FIG. 1 etc., the EC pixel 3
0's are arranged in 8 vertical lines, but when manufacturing an actual product, it is assumed that each character will be displayed in a dot matrix such as +6x16. In this case, as illustrated in FIG. 7, if the ECD 27 has a pixel pitch of 2.5 (mm) and can display four characters in two rows, the circuit panel 29 will have a pixel pitch of 2.5 (mm).
Since 16 electrode wiring patterns 33 are formed with a width of mm), the wiring pitch of these electrode wiring patterns 33 is 2.5 (nvn)/I'6 = 156 (μm).
It is. Therefore, for example, the ratio of the wiring width to the wiring spacing should be set to 1.
= 1, the width of the electrode wiring pattern 33 is approximately 80 (μ
m), which can be easily manufactured using existing thin film technology.

つぎに、上述のようにして製作した電極配線パターン3
3の抵抗値を概算する。電極配線パターン33は、電極
パッド35から接続端子37までの距離が最も長いもの
で長さαが約40(mm)(=16X 2.5)であり
、これが厚さ1.0(μm)のアルミ膜で形成されてい
るならばシート抵抗Rcは0.03Ωなので、幅Wが8
0(μm)ならば配線抵抗Rは、R= RcX Q /
 w =0,03 X4010.08= 15(Ω)と
なる。ここで、EC画素30の抵抗値は数にΩ程度であ
るので、上述のような抵抗値のtS配線パターン33が
装置の性能を阻害しないことは自明である。
Next, electrode wiring pattern 3 produced as described above.
Estimate the resistance value of 3. The electrode wiring pattern 33 has the longest distance from the electrode pad 35 to the connection terminal 37 and has a length α of approximately 40 (mm) (=16×2.5), which is an aluminum wire with a thickness of 1.0 (μm). If it is formed of a film, the sheet resistance Rc is 0.03Ω, so the width W is 8
If it is 0 (μm), the wiring resistance R is R= RcX Q /
w = 0.03 x 4010.08 = 15 (Ω). Here, since the resistance value of the EC pixel 30 is approximately Ω, it is obvious that the tS wiring pattern 33 having the above-mentioned resistance value does not impede the performance of the device.

さらに、本出願人が基板32上に上述のような寸法の電
極配線パターン33を実際に製作し、これを既存のFP
C44で駆動回路と接続したところ、短絡等も発生する
ことなく簡易に接続を実現できることが確認された。
Furthermore, the present applicant actually manufactured an electrode wiring pattern 33 having the above-mentioned dimensions on the substrate 32, and applied it to the existing FP.
When connecting to the drive circuit using C44, it was confirmed that the connection could be easily realized without any short circuits or the like.

例えば、基板32の一縁部に電極配線パターン33を形
成した場合、その配線密度は上述の概算例の二倍になっ
て接続端子37のピッチは約12.5(本/mm)とな
り、既存の技術ではワイヤボンディング法等でも配線が
困難である。
For example, if the electrode wiring pattern 33 is formed on one edge of the substrate 32, the wiring density will be twice that of the above-mentioned rough example, and the pitch of the connection terminals 37 will be approximately 12.5 (lines/mm). With this technology, wiring is difficult even with wire bonding methods.

なお、二0ECD27では、表示パネル28の駆動回路
である駆動IC39を回路パネル29とは別個の駆動回
路基板41上に設けたものを例示したが、本発明は上記
構造に限定されるものではなく、第8図に例示するよう
に、回路パネル45の電極配線パターン46の回路接続
部47上に駆動回路である駆動IC48を実装したEC
D49なども実施可能である。
In addition, in the 20ECD27, the drive IC 39 which is the drive circuit of the display panel 28 is provided on the drive circuit board 41 separate from the circuit panel 29, but the present invention is not limited to the above structure. , as illustrated in FIG. 8, an EC in which a drive IC 48 as a drive circuit is mounted on a circuit connection portion 47 of an electrode wiring pattern 46 of a circuit panel 45.
D49 etc. can also be implemented.

発明の効果 請求項1記載の発明は、多数のエレクトロクロミック表
示画素がマトリクス状に形成されると共にエレクトロク
ロミック表示画素の各々に導通した画素電極が裏面に形
成された表示パネルを設け、この表パネルの各画素電極
の各々と接続される回路電極が表面に形成されると共に
少なくとも回路電極と駆動回路とを接続する電極配線パ
ターンが形成された回路パネルを設け、この回路パネル
と表示パネルとを一体的に接合したエレクトロクロミン
クデイスプレィにおいて、電極配線パターンの回路接続
部を回路パネルの矩形の基板の両縁部に振分けて形成し
たことにより、簡易な構造で電極配線パターンの配線密
度を軽減することができるので、駆動回路の磁束密度を
低下させたり相対的にエレクトロクロミック表示画素を
高密度化することが可能であり、装置の生産性や画像品
質の向上に寄与することができ、さらに、請求項2記載
の発明は、回路′パネルの基板上に形成された電極配線
パターンと電極配線パターン上に絶縁層を介して形成さ
れた回路電極とを絶縁層に形成されたスルーホールを介
して接続したことにより、電極配線パターンと回路電極
とは他方を考慮することなく各々良好な形状に形成する
ことができるので、エレクトロクロミック表示画素の高
密度化や装置の生産性の向上に寄与することができる等
の効果を有するものである。
Effects of the Invention The invention described in claim 1 provides a display panel in which a large number of electrochromic display pixels are formed in a matrix, and a pixel electrode that is electrically connected to each of the electrochromic display pixels is formed on the back surface, and this front panel A circuit panel is provided on the surface of which a circuit electrode is formed to be connected to each of the pixel electrodes, and an electrode wiring pattern is formed to connect at least the circuit electrode and the drive circuit, and the circuit panel and the display panel are integrated. In the electrochromic display, which is bonded to the electrochromic display, the circuit connection parts of the electrode wiring pattern are distributed and formed on both edges of the rectangular board of the circuit panel, which reduces the wiring density of the electrode wiring pattern with a simple structure. Therefore, it is possible to reduce the magnetic flux density of the drive circuit and relatively increase the density of electrochromic display pixels, which can contribute to improving device productivity and image quality. The invention as set forth in claim 2 provides a method for connecting an electrode wiring pattern formed on a substrate of a circuit panel and a circuit electrode formed on the electrode wiring pattern via an insulating layer through a through hole formed in the insulating layer. By connecting, the electrode wiring pattern and the circuit electrode can each be formed into a good shape without considering the other, contributing to higher density of electrochromic display pixels and improved device productivity. It has the following effects:

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例を示す平面図、第2図は要部の
縦断側面図、第3図は全体の斜視図、第4図及び第5図
は縦断正面図、第6図は等価回路の回路図、第7図は使
用状態の説明図、第8図は変形例の斜視図、第9図は第
一の従来例を示す斜視図、第1O図は縦断側面図、第1
1図は第二の従来例を示す平面図、第12図は縦断側面
図、第13図は回路図、第14図は第三の従来例を示す
縦断側面図、第15図は回路図である。 27.49・・・エレクトロクロミックディスプレイ、
28・・・表示パネル、29.45・・・回路パネル、
30・・・エレクトロクロミック表示画素、31・・・
画素1i極、32・・・基板、33.46・・・電極配
線パターン、34・・・絶縁層、35・・・回路電極、
36・・・スルーホール、37.47・・・回路接続部
、39,48・・・駆動回路 」71Z国(岐統) 」」 3.15図低重、1.。
Fig. 1 is a plan view showing an embodiment of the present invention, Fig. 2 is a longitudinal sectional side view of main parts, Fig. 3 is an overall perspective view, Figs. 4 and 5 are longitudinal sectional front views, and Fig. 6 is A circuit diagram of the equivalent circuit, FIG. 7 is an explanatory diagram of the usage state, FIG. 8 is a perspective view of a modified example, FIG. 9 is a perspective view showing the first conventional example, FIG.
Figure 1 is a plan view showing the second conventional example, Figure 12 is a vertical side view, Figure 13 is a circuit diagram, Figure 14 is a vertical side view showing the third conventional example, and Figure 15 is a circuit diagram. be. 27.49...electrochromic display,
28...Display panel, 29.45...Circuit panel,
30... Electrochromic display pixel, 31...
Pixel 1i pole, 32... Substrate, 33.46... Electrode wiring pattern, 34... Insulating layer, 35... Circuit electrode,
36...Through hole, 37.47...Circuit connection part, 39,48...Drive circuit ``71Z Country (Kitou)'' 3.15 Low weight, 1. .

Claims (1)

【特許請求の範囲】 1、多数のエレクトロクロミック表示画素がマトリクス
状に形成されると共に前記エレクトロクロミック表示画
素の各々に導通した画素電極が裏面に形成された表示パ
ネルを設け、この表示パネルの各画素電極の各々と接続
される回路電極が表面に形成されると共に少なくとも前
記回路電極と駆動回路とを接続する電極配線パターンが
形成された回路パネルを設け、この回路パネルと前記表
示パネルとを一体的に接合したエレクトロクロミックデ
ィスプレイにおいて、前記電極配線パターンの回路接続
部を前記回路パネルの矩形の基板の両縁部に振分けて形
成したことを特徴とするエレクトロクロミックディスプ
レイ。 2、回路パネルの基板上に形成された電極配線パターン
と前記電極配線パターン上に絶縁層を介して形成された
回路電極とを前記絶縁層に形成されたスルーホールを介
して接続したことを特徴とする請求項1記載のエレクト
ロクロミックディスプレイ。
[Scope of Claims] 1. A display panel is provided in which a large number of electrochromic display pixels are formed in a matrix and a pixel electrode is formed on the back surface of the electrochromic display pixel and is electrically connected to each of the electrochromic display pixels. A circuit panel is provided, in which a circuit electrode connected to each of the pixel electrodes is formed on the surface thereof, and an electrode wiring pattern connecting at least the circuit electrode and a drive circuit is formed, and this circuit panel and the display panel are integrated. 1. An electrochromic display in which circuit connection portions of the electrode wiring pattern are distributed and formed on both edges of a rectangular substrate of the circuit panel. 2. The electrode wiring pattern formed on the substrate of the circuit panel and the circuit electrode formed on the electrode wiring pattern via an insulating layer are connected via a through hole formed in the insulating layer. The electrochromic display according to claim 1.
JP2745190A 1990-02-07 1990-02-07 Electrochromic display Pending JPH03231231A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2745190A JPH03231231A (en) 1990-02-07 1990-02-07 Electrochromic display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2745190A JPH03231231A (en) 1990-02-07 1990-02-07 Electrochromic display

Publications (1)

Publication Number Publication Date
JPH03231231A true JPH03231231A (en) 1991-10-15

Family

ID=12221484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2745190A Pending JPH03231231A (en) 1990-02-07 1990-02-07 Electrochromic display

Country Status (1)

Country Link
JP (1) JPH03231231A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998013724A1 (en) * 1996-09-26 1998-04-02 Monsanto Company Electrochromic display laminates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998013724A1 (en) * 1996-09-26 1998-04-02 Monsanto Company Electrochromic display laminates

Similar Documents

Publication Publication Date Title
US5450222A (en) Electrical connection of devices incorporating multiple liquid crystal cells
JP2000250427A (en) Display panel
JP3202525B2 (en) Electric circuit board and display device having the same
US7012667B2 (en) Liquid crystal display device
JP2006113436A (en) Display device
JP4469146B2 (en) Display device
JP3048197B2 (en) Anisotropic conductive film
JPH03231231A (en) Electrochromic display
US5206748A (en) Wide-frame electro-optic device
JP2846028B2 (en) Method of manufacturing liquid crystal display panel substrate
JP2002072244A (en) Display device and manufacturing method thereof
JP2004252207A (en) Electro-optical device and electronic equipment
JPH11223829A (en) Liquid crystal device
JPH03105326A (en) Electrochromic display
JPH02187787A (en) Display panel device
JPH03287133A (en) Electrochromic display
JP3286587B2 (en) Liquid crystal panel and luminescent matrix panel
JPS5822750B2 (en) lcd matrix panel
JP3613151B2 (en) Display device
JPH03287132A (en) Electrochromic display
KR100754123B1 (en) Liquid crystal display device
JPH03158831A (en) Electrochromic display
KR101296627B1 (en) Liquid Crystal Display Device and Method of Manufacturing The Same
KR920008236B1 (en) Electrocromic display device
JPS60208787A (en) Surface thermal display