JPH03158831A - Electrochromic display - Google Patents

Electrochromic display

Info

Publication number
JPH03158831A
JPH03158831A JP29866889A JP29866889A JPH03158831A JP H03158831 A JPH03158831 A JP H03158831A JP 29866889 A JP29866889 A JP 29866889A JP 29866889 A JP29866889 A JP 29866889A JP H03158831 A JPH03158831 A JP H03158831A
Authority
JP
Japan
Prior art keywords
circuit
electrode
electrodes
pixel
indium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29866889A
Other languages
Japanese (ja)
Inventor
Takashi Harakawa
崇 原川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba TEC Corp
Original Assignee
Tokyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electric Co Ltd filed Critical Tokyo Electric Co Ltd
Priority to JP29866889A priority Critical patent/JPH03158831A/en
Publication of JPH03158831A publication Critical patent/JPH03158831A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PURPOSE:To enhance the resistance of electrochromic display picture elements to the electric field corrosion by bleeding out of an electrolyte by forming circuit electrodes connected respectively to the picture electrodes with indium-tin- oxide layers stacked and formed via barrier layers on the wiring patterns formed on the substrate surface of a circuit panel. CONSTITUTION:The circuit panel 29 is made into the construction in which the optical fiber wiring patterns 33 formed of prescribed patterns on the surface of the glass substrate 32 are covered with an insulating layer 34 and connecting pads 37, i.e. the circuit electrodes consisting of the ITO (indium-tin-oxide) layer 36 stacked and formed via the barrier layers 35 on the ends of the electrode wiring patterns 33 are formed in the positions respectively opposite to the above- mentioned counter electrodes 31 on this insulating layer 34. The ITO layers have the high resistance to the electrolytic corrosion by the bleeding out of the electrolyte of the electrochromic display picture elements and, therefore, the durability of the device is improved. The barrier layers improve the adhesive property to the ITO layers.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は各種機器の表示部などに利用されるエレクトロ
クロミックデイスプレィに関するものである。
DETAILED DESCRIPTION OF THE INVENTION FIELD OF INDUSTRIAL APPLICATION The present invention relates to electrochromic displays used in display units of various types of equipment.

従来の技術 一般に、ECD (エレクトロクロミックデイスプレィ
)は発色が鮮明で視認性が高く、−度電流を印加して発
色させると通電を絶っても発色状態が長期間維持される
等、多くの利点を有しており、株価提示板などに利用さ
れている。
Conventional technology In general, ECD (electrochromic display) has many advantages, such as vivid colors and high visibility, and when a -degree current is applied to develop colors, the colored state is maintained for a long period of time even when the current is turned off. It is used for stock price presentation boards, etc.

そこで、このようなECDの第一の従来例を第5図及び
第6図に基づいて説明する。まず、このECDlは、略
長方形状のEC画素(エレクトロクロミック表示画素)
2が、デジタルナンバーを表示するセグメント型に形成
されている。ここで、これらのEC画素2は、透明基板
3の下に、平板状の透明電極4、WolなどからなるE
CC50Liなどを含む電解質層6、対向電極7等を順
次積層することで形成されている。また、これらの積層
膜5〜7の周囲には、各EC画素2を互いに絶縁する絶
縁層8が設けられている。一方、前記透明ff1t44
と対向電極7とには、互いに通電方向が逆の直流電源9
a、9bがスイッチ10を介して接続されている。
Therefore, a first conventional example of such an ECD will be explained based on FIGS. 5 and 6. First, this ECDl is a substantially rectangular EC pixel (electrochromic display pixel).
2 is formed into a segment type that displays a digital number. Here, these EC pixels 2 are provided with an E layer formed of a flat transparent electrode 4, Wol, etc. under a transparent substrate 3.
It is formed by sequentially stacking an electrolyte layer 6 containing CC50Li or the like, a counter electrode 7, etc. Further, an insulating layer 8 is provided around these laminated films 5 to 7 to insulate each EC pixel 2 from each other. On the other hand, the transparent ff1t44
and the counter electrode 7 are connected to a DC power source 9 whose energizing directions are opposite to each other.
a and 9b are connected via a switch 10.

このような構成において、スイッチ10の操作により、
例えば、透明電極4が−で対向?Ii極7が十となる電
流を通電することにより、r−、c膜5と電解質層6と
が下記の化学反応を起こす。
In such a configuration, by operating the switch 10,
For example, is the transparent electrode 4 facing -? By applying a current that makes the Ii electrode 7 0, the following chemical reaction occurs between the r-, c film 5 and the electrolyte layer 6.

WOj+Li”+e−−1 iWo。WOj+Li"+e--1 iWo.

ここで、WO,は無色の物質であるが、生成物である■
、iWo、は青色を示す。また、この反応終了後に通電
を絶っても、LiWO,は化学的に略安定しており、旬
時間では消失しない。さらに、」−述の化′を反応は可
逆反応なので、11;I述と逆方向に電流を印加するこ
とにより、LiWO,は再度WO1と【、1とに分解さ
れ、発色が消去される。
Here, WO, is a colorless substance, but it is a product ■
, iWo, indicates blue. In addition, even if the current is turned off after this reaction is completed, LiWO is chemically stable and will not disappear at a certain time. Furthermore, since the reaction described above is a reversible reaction, by applying a current in the opposite direction to that described in 11;I, LiWO is again decomposed into WO1 and [,1, and the color development is eliminated.

つまり、上述のECDlは、各EC画#2を電気的に制
御することで所望のデジタルナンバーを表示することが
可能である。
In other words, the above-mentioned ECD1 can display a desired digital number by electrically controlling each EC picture #2.

つぎに、ECDの第二の従来例を第7図ないし第9図に
基づいて説明する。このECDllは。
Next, a second conventional example of ECD will be explained based on FIGS. 7 to 9. This ECDll.

多数の正方形のEC画素2aをドツトマトリゲス状に形
成したものである。そこで、これらのEC画素2aを制
御する駆動回路12の電気的な構成を第9図に基づいて
説明する。各EC画素2aにはTFT(薄膜トランジス
タ)+3のドレイン電極13aが接続されている。また
、前記各T F ”「13のソース電極13bは各行毎
に結線されて第一パルス直流電源(図示せず)に接続さ
れている。同様に、ゲート電極13cは各列毎に結線さ
れて第二パルス直流電源(図示せず)に接続されている
A large number of square EC pixels 2a are formed in a dotted pattern. Therefore, the electrical configuration of the drive circuit 12 that controls these EC pixels 2a will be explained based on FIG. 9. A drain electrode 13a of a TFT (thin film transistor)+3 is connected to each EC pixel 2a. Further, the source electrodes 13b of each of the T F "13 are connected in each row and connected to a first pulsed DC power source (not shown). Similarly, the gate electrodes 13c are connected in each row and connected to a first pulse DC power source (not shown). It is connected to a second pulsed DC power source (not shown).

このような構成において、各TFT13は、第一第二パ
ルス直流電源が発するパルス電流に対応して、例えば、
−列毎に順次制御される。そして。
In such a configuration, each TFT 13 responds to the pulse current generated by the first and second pulse DC power sources, for example,
- Controlled sequentially column by column. and.

ソース電極+3bとゲート電極13cとに印加されたパ
ルス電流が同期することにより、所定のTFT13が電
流をEC画素2aに印加して発色動作が行なわれる。す
なわち、EC画素2aをlド。
By synchronizing the pulse currents applied to the source electrode +3b and the gate electrode 13c, a predetermined TFT 13 applies a current to the EC pixel 2a to perform a coloring operation. That is, the EC pixel 2a is turned off.

ットとするドツトマトリクス表示で所望の画像が表示さ
れることになる。
The desired image will be displayed in a dot matrix display.

ここで、第一の従来例のようなECDIは、前述のデジ
タルナンバーのような特定の画像を表示するのには良好
であるが、任意に所望の画像を表示することはできない
。また、第二の従来例のECDIIでは、EC画素2a
を1ドツトとして所望の画像を得ることを可能としたが
、この場合は、EC画素2aの数が膨大になるため応答
速度が問題となる。すなわち、EC画素2aは電流が印
加されてから発色が完了するまでに多分に時間を要し、
電流量を増しても約0.5秒程必要である9ここで、画
像表示の走査は一列毎に行なわれるので、例えば、マト
リクス画面が120列形成されていた場合に画面の表示
に要する時間は、 0.5x120=60 (see) となり、画像表示に1分も要することになって実用的で
ない。
Here, although ECDI like the first conventional example is good for displaying a specific image such as the digital number described above, it cannot display any desired image. Further, in the second conventional example ECDII, the EC pixel 2a
However, in this case, the response speed becomes a problem because the number of EC pixels 2a becomes enormous. That is, the EC pixel 2a requires a considerable amount of time from the time when a current is applied until the color development is completed.
Even if the amount of current is increased, approximately 0.5 seconds is required.9 Here, since the image display is scanned row by row, for example, if a matrix screen is formed with 120 rows, the time required to display the screen is is 0.5x120=60 (see), which is not practical since it takes as much as 1 minute to display the image.

そこで、このような短所を克服したものとして、特開昭
56−5594号公報に開示されているようなECDが
存する。
Therefore, there is an ECD as disclosed in Japanese Unexamined Patent Publication No. 56-5594, which overcomes these disadvantages.

そこで、このECDを第三の従来例として第10図及び
第11図に基づいて説明する。
Therefore, this ECD will be explained as a third conventional example based on FIGS. 10 and 11.

このECDl 4は、第二の従来例で例示したECDI
Iと同様に、EC画素15をマトリクス状に配している
。ここで、これらのEC画素15は、枠状に形成された
封止部材16を、二枚の透明な支持板17a、17bに
より挾持し、これら支持板17a、17bの間隙に、対
向電極18、表示媒質19、給1!電極20、表示体2
1等を積層することにより構成されている。
This ECDl 4 is the ECDl 4 exemplified in the second conventional example.
Similar to I, EC pixels 15 are arranged in a matrix. Here, these EC pixels 15 have a frame-shaped sealing member 16 sandwiched between two transparent support plates 17a, 17b, and a counter electrode 18, Display medium 19, supply 1! Electrode 20, display body 2
It is constructed by stacking 1st grade.

また、その駆動回路22の電気的な構成を第11図に基
づいて説明する。まず、各EC画素15の一端には第−
TFT23のドレイン電[123aが接続され、他端に
は共通対向電極24aが接続されている。また、この第
−TFT23のゲートW1極23bは、第二TFT25
のドレイン電極25aとコンデンサ26の一端とに接続
されている。
Further, the electrical configuration of the drive circuit 22 will be explained based on FIG. 11. First, at one end of each EC pixel 15, a -
A drain electrode 123a of the TFT 23 is connected, and a common counter electrode 24a is connected to the other end. Further, the gate W1 pole 23b of this -th TFT 23 is connected to the second TFT 25.
is connected to the drain electrode 25a of the capacitor 26 and one end of the capacitor 26.

さらに、このコンデンサ26の他端は、前記第一1’ 
F T 23のソース電極23cとともに、アースされ
た共通給電電極24bに接続されている。
Further, the other end of this capacitor 26 is connected to the first 1'
Together with the source electrode 23c of F T 23, it is connected to a grounded common power supply electrode 24b.

方、11?1記第二TFT25のゲート電極25bは行
?llI41i24cに接続され、ソース電極25cは
列電極124dに接続されている。
Is the gate electrode 25b of the second TFT 25 in line 11?1? llI41i24c, and the source electrode 25c is connected to the column electrode 124d.

このような構成において、行?U極24cと列電極24
dとに1表示する画像に対応したパルス電流が印加され
る。このパルス電流による走査は、コンデンサ26に対
して行なわれ、極めて短時間で終了する。この時、この
蓄電したコンデンサ26と導通している第−TFT23
だけが、そのソース?II極23cとドレイン電極23
aとが導通した状態となる。そこで、共通対向電極24
aと共通給[1極24bとの間に電流を印加することに
より、所定のEC画素15に同時に電流が印加されるこ
とになる。従って、各EC画素15は同時に発色動作を
開始し、画像表示が迅速に完了することになる。
In such a configuration, line? U pole 24c and column electrode 24
A pulse current corresponding to one image to be displayed is applied to d and d. This pulsed current scanning is performed on the capacitor 26 and is completed in an extremely short time. At this time, the -th TFT 23 is electrically connected to the capacitor 26 that has stored electricity.
Is that the only source? II pole 23c and drain electrode 23
A becomes electrically connected. Therefore, the common counter electrode 24
By applying a current between the common supply a and the common supply [1 pole 24b, the current is applied to predetermined EC pixels 15 at the same time. Therefore, each EC pixel 15 starts coloring operation at the same time, and image display is quickly completed.

発明が解決しようとする課題 上述のように多数のEC画素2aをマトリクス状に配列
したドツトマトリクス方式のECDIIでも、コンデン
サ26と二個の1膜トランジスタ23.25とで駆動回
路22を構成することにより、短時間で画像を表示する
ことは可能である。
Problems to be Solved by the Invention Even in the dot matrix type ECD II in which a large number of EC pixels 2a are arranged in a matrix as described above, the drive circuit 22 can be configured with a capacitor 26 and two single-film transistors 23 and 25. Therefore, it is possible to display images in a short time.

通常、このようなデイスプレィは、表示画素と駆動回路
とをフォトエツチングなどにより一体成形することで製
作されている。しかし、重連のような複雑な駆動回路2
2とEC画素2aとを一体的に製作するのは容易でなく
、ECD14の製造を困難にしている。
Usually, such displays are manufactured by integrally molding display pixels and driving circuits by photoetching or the like. However, the complicated drive circuit 2
It is not easy to integrally manufacture the EC pixel 2 and the EC pixel 2a, making it difficult to manufacture the ECD 14.

一方、このようなECD l 4においては、表示画面
の大型化や高密度化が要望されている。しかし、重連の
ように構造が複雑な駆動回路22を、−枚の基板上に多
数作成するのは困難である。さらに、大型製造機械の必
要性や歩留の悪化等がECD l 4の大型化や高密度
化を困難にしている。
On the other hand, in such an ECD 14, there is a demand for a larger display screen and higher density. However, it is difficult to create a large number of drive circuits 22 with complex structures such as multiplexed circuits on one substrate. Furthermore, the need for large-scale manufacturing machines and deterioration of yield rates make it difficult to increase the size and density of ECD14.

課題を解決するための手段 マトリクス配列で形成された多数のエレクトロクロミッ
ク表示画素に各々導通した画素電極が裏面に形成された
表示パネルを設け、この表示パネルと一体的に接合され
る回路パネルを設け、この回路パネルの基板表面に形成
された電極配線パターンの上に、バリア層を介して積層
形成したインジウム−シン−オキサイド層で画素電極に
各々接続される回路電極を形成する。
Means for Solving the Problems A display panel is provided on the back surface of which pixel electrodes are electrically connected to a large number of electrochromic display pixels formed in a matrix arrangement, and a circuit panel is provided that is integrally joined to this display panel. On the electrode wiring pattern formed on the surface of the circuit panel substrate, circuit electrodes each connected to the pixel electrodes are formed using an indium-thin-oxide layer laminated with a barrier layer interposed therebetween.

作用 マトリクス配列で形成された多数のエレクトロクロミッ
ク表示画素に各々導通した画素電極が裏面に形成された
表示パネルを設け、この表示パネルと一体的に接合され
る回路パネルを設けたことにより、個々に製作した表示
パネルと回路パネルとを接合するので装置の生産性が高
く、しかも、表示パネルと一体的に接合される回路パネ
ルを設け、この回路パネルの基板表面に形成された電極
配線パターンの上にバリア層を介して積層形成したイン
ジウム−シン−オキサイド層で画素電極に各々接続され
る回路電極を形成したことにより、回路電極の上層に形
成したインジウム−シン−オキサイド層は、エレクトロ
クロミック表示画素の電解質の滲み出しによる電界腐食
に対する耐性が高く、しかも、電極配線パターンとイン
ジウム−シン−オキサイド層との間に介在させたバリア
層は、素材の特性により電極配線パターンに対する密着
性が良好であると共に同一真空中で形成されるインジウ
ム−シン−オキサイド層に対する密着性も良好なので、
電極配線パターンに対する回路電極の密着性が確保され
、さらに、平滑性が高いバリア層の上に設けたインジウ
ム−シン−オキサイド層は剥離が良好なので回路電極の
エツチング時間が短縮され、インジウム−シン−オキサ
イド層のサイドエツチングが低減されて回路電極のバタ
ーニング精度が向にする。
By providing a display panel with pixel electrodes formed on the back surface of each of which is electrically connected to a large number of electrochromic display pixels formed in an action matrix arrangement, and providing a circuit panel that is integrally joined to this display panel, it is possible to individually Since the manufactured display panel and circuit panel are bonded together, the productivity of the device is high.Moreover, a circuit panel that is integrally bonded to the display panel is provided, and the electrode wiring pattern formed on the substrate surface of this circuit panel is By forming the circuit electrodes connected to the pixel electrodes using the indium-thin-oxide layer laminated through the barrier layer, the indium-thin-oxide layer formed on the upper layer of the circuit electrode can be used as an electrochromic display pixel. The barrier layer interposed between the electrode wiring pattern and the indium-thin-oxide layer has good adhesion to the electrode wiring pattern due to the characteristics of the material. At the same time, it also has good adhesion to the indium-thin-oxide layer formed in the same vacuum.
The adhesion of the circuit electrode to the electrode wiring pattern is ensured, and the indium thin oxide layer provided on the highly smooth barrier layer is easily peeled off, reducing the etching time for the circuit electrode. Side etching of the oxide layer is reduced and patterning accuracy of circuit electrodes is improved.

実施例 不発Igjの実施例を第1図ないし第4図に基づいて説
明する。なお、前述の従来例で説明した部分と同一の部
分は同一の名称及び符号を用いて説明も省略する。この
ECI)27は1表示パネル28と11j路パネル29
とを一体的に接合した構造となっている。そこで、これ
らのパ才・ル28,29の構造を以下に説明する。
Embodiment An embodiment of the unfired Igj will be explained based on FIGS. 1 to 4. Note that the same parts as those described in the conventional example described above are given the same names and numerals, and the description thereof will be omitted. This ECI) 27 has 1 display panel 28 and 11j road panel 29
It has a structure in which these are integrally joined. Therefore, the structure of these terminals 28 and 29 will be explained below.

まず、前記表示パネル28は、第8図に例示したト:C
Dl1と略同様な↑、M造になっており、マトリクス状
に形成された各EC画素30は、電解質層6内のE C
I’25に相対向する画素電極である対向?1li31
がカーボンペーストのスクリーン印刷で形成されるなど
して微小に突出している。
First, the display panel 28 is shown in FIG.
It has a ↑, M structure, which is almost the same as Dl1, and each EC pixel 30 formed in a matrix forms an EC pixel in the electrolyte layer 6.
The opposite pixel electrode facing I'25? 1li31
are formed by screen printing with carbon paste, resulting in minute protrusions.

一方、前記回路パネル29は、ガラス基板32の表面に
所定パターンで形成された電極配線パターン33が絶縁
層34に被われ、この絶縁層34上の前記対向電極31
と各々対向する位置に、前記1′Ilt極配線パターン
33の端部上にバリア層35を介して積層形成されたI
’「Olインジウム−シン−オキサイド)層36からな
る回路1’1ltlである接続パッド37が形成された
構造となっている。
On the other hand, in the circuit panel 29, an electrode wiring pattern 33 formed in a predetermined pattern on the surface of a glass substrate 32 is covered with an insulating layer 34, and the counter electrode 31 on this insulating layer 34
I layered on the end of the 1'Ilt electrode wiring pattern 33 with a barrier layer 35 interposed therebetween, in positions facing each other.
The circuit 1 is formed of a layer 36 (Ol indium-syn-oxide) in which connection pads 37 are formed.

そこで、このECD27は、前記対向電極31と前記接
続パッド37とが導電性接着材(図示せず)を介するな
どして接続された状態で、6;i記表示パネル28と回
路パネル29とがエポキシ樹脂等からなる封止部材38
で一体的に接合されることで形成されている。
Therefore, in this ECD 27, the display panel 28 and the circuit panel 29 are connected to each other in a state where the counter electrode 31 and the connection pad 37 are connected via a conductive adhesive (not shown). Sealing member 38 made of epoxy resin etc.
It is formed by integrally joining.

このような構成において、このECD21は、電流の極
性を切替自在な直流電源や画像情報出力装置等を備えた
外部機器(図示せず)が回路パネル29の電極配線パタ
ーン33に接続され、例えば、この外部機器がラッチし
た画像情報に基づいて所定のEC画素30に電流を同時
に印加し、各EC画素30の発色や消色が同時に進行し
てECD27による画像表示が迅速に完了する。
In such a configuration, the ECD 21 is connected to an external device (not shown) equipped with a DC power supply that can freely switch the polarity of current, an image information output device, etc. to the electrode wiring pattern 33 of the circuit panel 29, and, for example, Current is simultaneously applied to predetermined EC pixels 30 based on the image information latched by this external device, coloring and decoloring of each EC pixel 30 progress simultaneously, and image display by the ECD 27 is quickly completed.

ここで、このECD27における回路パネル29の実際
的な構造及び製造方法の一例を以下に説明する。まず、
ガラス基板32の表面にスパッタリング法で形成したア
ルミ膜をフォトエツチング法でパターニングすることで
電極配線パターン33を形成し、この上にプラズマCV
D法で形成した絶縁層34の所定部分をドライエツチン
グ法で除去して電極配線パターン33を露出させる。そ
こで、この電極配線パターン33が一部露出した絶縁層
34の上に、スパッタリング法でNiCr等からなるバ
リア層35と170層36とを同一真空中で順次積層形
成し、つぎに、170層36とバリア層35とを順次エ
ツチングすることで接続パッド37が形成される。
Here, an example of the practical structure and manufacturing method of the circuit panel 29 in this ECD 27 will be described below. first,
An electrode wiring pattern 33 is formed by patterning an aluminum film formed by a sputtering method on the surface of a glass substrate 32 by a photoetching method, and then a plasma CV
A predetermined portion of the insulating layer 34 formed by method D is removed by dry etching to expose the electrode wiring pattern 33. Therefore, on the insulating layer 34 in which the electrode wiring pattern 33 is partially exposed, a barrier layer 35 made of NiCr or the like and a 170 layer 36 are sequentially laminated in the same vacuum using a sputtering method. A connection pad 37 is formed by sequentially etching the substrate and barrier layer 35.

そして、このECD27では、EC画素30の電解質層
6の滲み出しによる電界腐食に対する耐性が金属製の電
極33.35等に比して高い170層36を、EC画素
30に接続される接続パッド37の上層に形成したので
装置の耐久性が高い。
In this ECD 27, a connection pad 37 connected to the EC pixel 30 is connected to a 170 layer 36 which has higher resistance to electric field corrosion due to seepage of the electrolyte layer 6 of the EC pixel 30 than metal electrodes 33, 35, etc. The device has high durability because it is formed on the upper layer.

さらに、このECD27では、電極配線パターン33と
170層36との間にバリア層35を介在させることで
、接続パッド37の電極配線パターン33に対する密着
性を確保している。つまり、これは170層36とバリ
ア層35とは同一真空中でスパッタリングできるので密
着性が良好であり、NiC:rからなるバリア層35と
AQからなる電極配線パターン33とは各々素材が金属
なので密着性が良好であることを利用したものである。
Furthermore, in this ECD 27, the barrier layer 35 is interposed between the electrode wiring pattern 33 and the 170 layer 36, thereby ensuring the adhesion of the connection pad 37 to the electrode wiring pattern 33. In other words, the 170 layer 36 and the barrier layer 35 can be sputtered in the same vacuum, so they have good adhesion, and the barrier layer 35 made of NiC:r and the electrode wiring pattern 33 made of AQ are made of metal, respectively. This takes advantage of the fact that it has good adhesion.

さらに、170層36は平滑性が高いバリア層35の上
に設けたことで剥離が良好なので接続パッド37のエツ
チング時間が短縮されることになり、T T 0層36
のサイドエツチングが低減されるので接続パッド37の
パターニング精度が向上して1・〕C画素30の高密度
化や[’、CD27の小型化等に寄与することができる
Furthermore, since the 170 layer 36 is provided on the highly smooth barrier layer 35, it can be easily peeled off, so the etching time for the connection pad 37 is shortened.
Since side etching is reduced, the patterning accuracy of the connection pads 37 is improved, which contributes to higher density of the 1.]C pixels 30 and miniaturization of the CD 27.

なお、ここで云うバリア層35とは、電極配線パターン
33に対する密着性が同一真空中で形成されなくとも良
好で導電性も高く、形成時の表面の平滑性が良好で11
0層36のエツチングが容易であり、この11’ 0層
36のエツチング液に対して不溶か極度にエツチング速
度が遅い等の条件を満たす素材からなり、例えば、N 
i C”、 rの他にはCrなどが採用可能である。
Note that the barrier layer 35 mentioned here has good adhesion to the electrode wiring pattern 33 even if it is not formed in the same vacuum, has high conductivity, and has a good surface smoothness during formation.
The 0 layer 36 can be easily etched, and the 11' 0 layer 36 is made of a material that satisfies conditions such as being insoluble in the etching solution or having an extremely slow etching rate, such as N.
In addition to i C'' and r, Cr or the like can be used.

発明の効果 本発明は」−述のように、マトリクス配列で形成された
多数のエレクトロクロミンク表示画素に各々導通した画
素fa極が裏面に形成された表示パネルを設け、この表
示パネルと一体的に接合される回路パネルを設けたこと
により、個々に製作した表示パネルと回路パネルとを接
合するので装置の生産性が高く、大型製造機械等を要す
ることなく大画面のエレクトロクロミックデイスプレィ
を高い生産性で製作することができ、しかも、表示パネ
ルと一体的に接合される回路パネルを設け、この回路パ
ネルの基板表面に形成された電極配線パターンの上にバ
リア層を介して積層形成したインジウム−シン−オキサ
イド層で画素電極に各々接続される回路電極を形成した
ことにより、回路電極の上層に形成したインジウム−シ
ン−オキサイド層はエレクトロクロミック表示画素の電
解質の滲み出しによる電界腐食に対する1性が高いので
、装置の耐久性を向上させることができ、しかも、電極
配線パターンとインジウム−シン−オキサイド層との間
に介在させたバリア層は、素材の特性により電極配線パ
ターンに対する密着性が良好であると共に同一真空中で
形成されるインジウム−シン−オキサイド層に対する密
着性も良好なので、電極配線パターンに対する回路電極
の密着性が確保されて装置の信頼性が高く、さらに、平
滑性が高いバリア層の上に設けたインジウム−シン−オ
キサイド層は剥離が良好なので回路電極のエツチング時
間が短縮され、インジウム−シン−オキサイド層のサイ
ドエツチングが低減されて回路電極のバターニング精度
が向上し、エレクトロクロミック表示画素の高密度化や
装置の小型化等に寄与することができる等の効果を有す
るものである。
Effects of the Invention As described above, the present invention provides a display panel in which pixel fa poles are formed on the back surface, each of which is electrically connected to a large number of electrochromic display pixels formed in a matrix arrangement, and is integrated with this display panel. By providing a circuit panel that is bonded to the circuit panel, the productivity of the device is high because the individually manufactured display panel and the circuit panel are bonded, and large-screen electrochromic displays can be manufactured without the need for large manufacturing machines. A circuit panel that can be manufactured with high productivity and is integrally bonded to a display panel is provided, and indium is laminated via a barrier layer on the electrode wiring pattern formed on the surface of the circuit panel substrate. - By forming the circuit electrodes connected to the pixel electrodes with a thin oxide layer, the indium thin oxide layer formed on the upper layer of the circuit electrodes has a high resistance to electric field corrosion caused by seepage of electrolyte of the electrochromic display pixel. The barrier layer interposed between the electrode wiring pattern and the indium-thin-oxide layer has good adhesion to the electrode wiring pattern due to the characteristics of the material. At the same time, it also has good adhesion to the indium-thin-oxide layer formed in the same vacuum, ensuring the adhesion of the circuit electrode to the electrode wiring pattern, resulting in high reliability of the device, and a highly smooth barrier. The indium-thin-oxide layer provided on the layer has good peeling properties, which shortens the etching time of the circuit electrode, reduces side etching of the indium-thin-oxide layer, improves the patterning accuracy of the circuit electrode, and improves the patterning accuracy of the circuit electrode. This has effects such as contributing to higher density of chromic display pixels and miniaturization of devices.

27・・・エレクトロクロミックデイスプレィ、28・
・・表示パネル、29・・・回路パネル、3o・・・エ
レクトロクロミック表示画素、31・・・画素電極、3
2・・・基板、33・・・電極配線パターン、35・・
・バリア層、36・・・インジウム−シン−オキサイド
層、37・・・回路電極
27... Electrochromic display, 28.
... Display panel, 29... Circuit panel, 3o... Electrochromic display pixel, 31... Pixel electrode, 3
2... Substrate, 33... Electrode wiring pattern, 35...
・Barrier layer, 36... Indium-syn-oxide layer, 37... Circuit electrode

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例を示す斜視図、第2図は回路パ
ネルの斜視図、第3図は製作工程の説明図、第4図は回
路パネルの縦断側面図、第5図は第一の従来例を示す斜
視図、第6図は縦断側面図、第7図は第二の従来例を示
す平面図、第8図は縦断側面図、第9図は回路図、第1
0図は第三の従来例を示す縦断側面図、第11図は回路
図である。
Fig. 1 is a perspective view showing an embodiment of the present invention, Fig. 2 is a perspective view of a circuit panel, Fig. 3 is an explanatory diagram of the manufacturing process, Fig. 4 is a vertical side view of the circuit panel, and Fig. 5 is FIG. 6 is a perspective view showing the first conventional example, FIG. 6 is a vertical side view, FIG. 7 is a plan view showing the second conventional example, FIG. 8 is a vertical side view, FIG. 9 is a circuit diagram,
FIG. 0 is a longitudinal sectional side view showing a third conventional example, and FIG. 11 is a circuit diagram.

Claims (1)

【特許請求の範囲】[Claims] マトリクス配列で形成された多数のエレクトロクロミッ
ク表示画素に各々導通した画素電極が裏面に形成された
表示パネルを設け、この表示パネルと一体的に接合され
る回路パネルを設け、この回路パネルの基板表面に形成
された電極配線パターンの上にバリア層を介して積層形
成したインジウム−シン−オキサイド層で前記画素電極
に各々接続される回路電極を形成したことを特徴とする
エレクトロクロミックディスプレイ。
A display panel is provided on the back surface of which is formed a pixel electrode that is electrically connected to a large number of electrochromic display pixels formed in a matrix arrangement, a circuit panel is provided that is integrally joined to this display panel, and the substrate surface of this circuit panel is provided. An electrochromic display characterized in that circuit electrodes each connected to the pixel electrodes are formed by an indium-synoxide layer laminated on the electrode wiring pattern formed on the electrode wiring pattern with a barrier layer interposed therebetween.
JP29866889A 1989-11-16 1989-11-16 Electrochromic display Pending JPH03158831A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29866889A JPH03158831A (en) 1989-11-16 1989-11-16 Electrochromic display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29866889A JPH03158831A (en) 1989-11-16 1989-11-16 Electrochromic display

Publications (1)

Publication Number Publication Date
JPH03158831A true JPH03158831A (en) 1991-07-08

Family

ID=17862724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29866889A Pending JPH03158831A (en) 1989-11-16 1989-11-16 Electrochromic display

Country Status (1)

Country Link
JP (1) JPH03158831A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585958A (en) * 1992-04-10 1996-12-17 Compagnie Generale D'innovation Et De Developpement Cogidev Electrochromic light modulation devices, in particular screens and display units

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585958A (en) * 1992-04-10 1996-12-17 Compagnie Generale D'innovation Et De Developpement Cogidev Electrochromic light modulation devices, in particular screens and display units

Similar Documents

Publication Publication Date Title
JP2780543B2 (en) Liquid crystal display substrate and liquid crystal display device
JP2001343666A (en) Active matrix type liquid crystal display device
JP2004363170A (en) Method of forming conductive pattern, electrooptic device, method of manufacturing the same, and electronic equipment
KR20110067261A (en) Liquid crystal display device and method for manufacturing thereof
US20230296933A1 (en) Display apparatus and manufacturing method thereof
JP2000081638A (en) Liquid crystal display device and its manufacture
JP3770240B2 (en) Electro-optical device and electronic apparatus
JPH03158831A (en) Electrochromic display
JP3397810B2 (en) Liquid crystal display
JPS5822750B2 (en) lcd matrix panel
JPH03158832A (en) Electrochromic display
KR100754123B1 (en) Liquid crystal display device
JPH03105326A (en) Electrochromic display
JP3286587B2 (en) Liquid crystal panel and luminescent matrix panel
JPH03287133A (en) Electrochromic display
JPH03231231A (en) Electrochromic display
JPH03107826A (en) Electrochromic display
JPH012088A (en) Active matrix liquid crystal display device and its manufacturing method
JPH10319439A (en) Liquid crystal display panel and its production
JPH04217229A (en) Matrix type liquid crystal display panel
JPH03287132A (en) Electrochromic display
JPS5853575Y2 (en) display device
JPH06138491A (en) Liquid crystal display device
JPH11174484A (en) Liquid crystal display device
JPH05232517A (en) Substrate for liquid crystal display device and its production