JPH0322743B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、回線網の種々の局を通じて、メツセ
ージを順次に伝送するデータ通信方式に関する。
この種の回線網は一般に環状回線網と呼ばれてお
り、環内の送電リンクが多数の局を接続してお
り、何れかの局を発信源とするメツセージは、最
終受信局に到達するまで環状回線網を循環して伝
送される。受信局は１局とは限らず一定クラスの
局全部にメツセージを伝える場合は、１局以上を
最終受信局とすることができる。

多くの環状回線網では、メツセージを環路に通
してから発信局に戻す様にしている。この種の多
くの回線網では、メツセージに例えば受信側でこ
れを受信して承諾した旨を示す様に受信側で変更
を加えた肯定応答フイールドを入れて戻すという
やり方が採られて来た。この様に肯定応答フイー
ルドにメツセージを受入れる局が設定する「受
諾」ビツトを持たせることができるが、この方法
では、メツセージが１局以上を対象に受信される
場合は、全ての最終受信局がこれを受け入れた
か、又は少くとも１局が受入れただけであるのか
について、発信側で確認することができない。

本発明は、初期値に設定されたカウントを保持
する肯定応答フイールドを含むメツセージを、第
１局から発信する工程、少くともあるものは第２
局であり、又少くともあるものは、第２局と同一
の一定量だけ且つ同一の一定方向に肯定応答フイ
ールド内のカウント値を変更して肯定応答する複
数の他局の夫々に順次にメツセージを通す工程、
及び少くともメツセージの肯定応答フイールドを
第１局に戻して、カウントの最終値を評価する工
程から成る、データ通信方法を提供している。

この方法では、各局はその所在地に関係なく、
実質的に同一の操作で、メツセージに対して肯定
応答する。発信局は、肯定応答した局の総数を表
わす確実な表示信号を受信して、例えばそれが所
望数であるか否かを、独自に確めることができ
る。

本発明方法は、局の発信権を調整する適切な手
順と共に用いることができるが、その利点として
第１局は肯定応答フイールドが戻るまで発信し続
ける権利を有すると共に、評価に応じて、例えば
回復手順を指導する等の権利を放棄又は行使する
ことができる。

本発明はさらに、本発明方法を実施する様に配
列された装置、及び第２局と回線網との結合に適
したインタフエース装置を提供している。

次に、添付図面を参照して本発明の実施例の詳
細を説明する。

方式の概略 第１図に示す方式により、環状路１を介して多
くの装置を相互連結することができる。環状路１
は、夫々インタフエース装置４，１個以上の装置
５．及び装置５をインタフエース装置４に接続す
る制御器６で構成される局３を連接する伝送リン
ク２（インタフエース装置に接続されている）か
ら成つている。

第１図は可能な構成の一例であり、夫々１台の
CPU（中央処理装置）を備える４局、及び１台以
上のデイスクドライブに対して１台の入出力制御
器を備える２局を示しているが、その他の装置も
使用できることは勿論である。ある特定例では、
別の回線網への門戸の役目をする装置を用いてお
り、この場合この装置は環状回路網であることか
らメツセージを送受信するが、実際は別の回線網
に対して情報を送受することになる。

データは、ビツト単位で連続的に一方向に向つ
て環路を循環する。各インタフエース装置４は通
常能動中継器として作用し、局が発信していない
場合は、その入力側のリンク２から受信するデー
タを出力側のリンク２に再伝送するが、この場合
は制御器６から出されるデータが、受信データの
代りをする。インタフエース装置はさらに、環路
からの直列データを制御器用の並列データに変換
（及びその逆）する、並直列、直並列変換回路の
役目もする。

環路は、局が「トークン（token）」と呼ばれ
るものを検出する際に、これを発信できる様にす
るトークン制御機構を用いている。これを発信し
たい場合は「コネクタ（connector）」と呼ばれ
るものに変えて、そのメツセージを送出し、最後
に別のトークンを送出することで制御を放棄す
る。

個別の装置又は数台の装置の何れにもメツセー
ジを送ることができる。例えば、１台のCPUは、
全CPUが同型の共通データ項目を保持している
ことを確認するため、他の全CPUにメツセージ
を同報通信することができる。これは特に、メツ
セージ発信局が、意図した全ての局が正確にメツ
セージを受信したことを確かめなければならない
多重処理方式では重要であり、このため該方式で
はインタフエース装置で行われる肯定応答計画を
用いて確認する様にしている。

メツセージの様式及び発信 第２図において、ある局がメツセージを発信し
たと仮定しておく。局がメツセージを発信したい
と思うと、その局のメツセージインタフエースク
ン（他局が何れも発信していないことを示す）を
検出するまで、環路を循環するデータを調査す
る。この方式では、トークンは夫々「前進（go
−ahead）（GA）」と称する２組の同一の８ビツ
トバイトで構成されている。（種々の制御コード
のビツトパターンを示す第３図を参照されたい。）
GAパターンは、符号零の後に７個の符号１を付
けたもので構成されている。インタフエース装置
はトークンを検出すると、これをコネクタに変え
て他局がこれを認識できない様にする。コネクタ
は、各バイトの最後のビツトを零に変えることに
より、トークンから派生される。各バイトの得ら
れたパターン01111110を「フラツグ（flag）」と
呼ぶことにする。インタフエース装置はコホクタ
の発信後、環路から受信するデータの再伝送を中
止して、代りに制御器から得られるデータ（所望
の場合は追加のフラツグに追従させる）を発信す
る。通常データは、データ発信側アドレス、意図
とする受信側アドレス、制御情報、及び発信側か
ら受信側に送られる実際の情報を有している。

データの次には、データから計算されて、デー
タ内の誤りを検出する様に構成されているフレー
ム検査順序（FCS）が来る。又FCSの後にフラツ
グが入る。

フラツグ及びGAパターンをそれ自体で確実に
認識するため、６個の符号１が連続してリンク２
上のメツセージのどこにも発生しない様に配列さ
れている。しかし、この限定をデータにも課する
のは不都合であるので、データについては何れの
形を採つても良いことになつているが、インタフ
エース装置内で「ビツトスタツフイング
（bitstuffing）」として知られている処理を施す。
インタフエース装置は各５個の連続符号１の後に
符号零を挿入することにより、発信されるデータ
内の６個以上の連続符号１を解体し、受信時に各
５連続符号１の後の各符号零を除去してデータを
回復する。ビツトスタツフイングは、フレーム検
査順序にも適用される。

ビツトスタツフイングと共に、メツセージの開
始と終了を決定するフラツグを用いることは周知
であり、例えば、国際規格（international
standard）ISO3309−1976の対象となる、ハイレ
ベル・データ・リンク制御手順（HDLC）の一部
である。

フレーム検査順序に続くフラツグの後には、肯
定応答フイールドACKが来る。これは肯定応答
計画のために用いられるものであり、計画に参加
し、且つメツセージを受信するものと予想される
局の数に等しいカウントを保留するため発信局で
設定される。

肯定応答フイールドの後にフラツグを入れれ
ば、メツセージに入れる有益データが出来上る。
通常のトークン伝送環路はこの時点でトークンを
発生して、次のインタフエース装置ができるだけ
早目に発信できる様にする。しかしこの方法で
は、トークンは引止められ、メツセージが環路を
循環する間に零が出力される。

発信していない各インタフエース装置は、環路
上のデータのコネクタをモニタし、これを検出し
て、メツセージの開始を知る。付加の先導フラツ
グを設けることができる。即ちフラツグ以外のデ
ータが検出されて、データの有効部分の到着開始
を知らせると、インタフエース装置はこれを制御
器６に送り始める。インタフエース装置はさらに
挿入されて符号零を排除して、フレーム検査順序
を再計算し始める。次に現われるフラツグは、伝
送されたFCSが受信され、且つ次のフイールドが
肯定応答フイールドであることを示す。局が肯定
応答計画に参加していると仮定しておく。その数
値が、データが正確に発信された場合に予想され
るものであり、又局が首尾良くメツセージを受諾
すると、インタフエース装置は肯定フイールド内
のカウントを１つだけ減らすことにより、これを
通知する。誤りが検出されたり、又はメツセージ
が受入れなれない場合は、フイールドをそのまま
にしておく。これは、肯定応答計画に参加してい
る他の各最終受信局で同様に行われる。

メツセージが環路を完全に一巡して発信局に戻
ると、局は入来データをモニタして、肯定応答フ
イールドを検出するが、データを再送しない。カ
ウントが零であると、インタフエース装置は、肯
定応答計画に参加した全ての予想局がメツセージ
の受信に成功したとの憶測のもとに、トークンを
出力して次の局が発信できる様にする。しかし肯
定応答フイールドが零を含んでいない場合は、誤
りが発生したことを察知して、回復手順を実施す
る（環路を占領しているため）。例えば、制御フ
イールド等で示されるメツセージの反復確認信号
を、予想される各最終受信局に順次に送出する。
各局は即座にメツセージに応答して再送の必要性
の有無及び再送された場合は受信の有無を知らせ
る。これらの最終受信局をこの要領でポールし
て、全局がメツセージの受信に成功すると、トー
クンが発出される。その他の場合は、故障局を排
除する再構成等の思いきつたアクシヨンが必要で
ある。

第４図に示す様に、肯定応答フイールドは８ビ
ツトカウントを保持している。第１、第３、第
５、及び第７（発信順序）ビツトは、第１ビツト
を最下位ビツトとして連続する２進カウント値を
有している。各ビツトの後にはその逆ビツトが来
る。従つて第４図に示すラベル番号０のビツトが
最初に発信されて、カウントの２進表示の係数20
を保持できれば、ビツト０はその逆ビツトを保持
する。このため、例えば５は10011001として保持
される。この様式により、フイールドがビツトス
タツフイングを受けるメツセージ区分外であつて
も、疑似制御コードの発生を確実に防止できる。

インタフエース装置 第５図に示す様に、各局の入来する伝送リンク
２は、リンクを通つて発信される信号からデータ
信号及びクロツク信号を抽出する受信器１０で終
結している。インタフエース装置は入来データか
ら派出されるクロツク信号を用いて、入来データ
の受信及びその出行データの発信を行う。

環路の構成については、例えば係属中の欧州特
願第833007164に記載されている。この環路の特
徴は、局が作動していない場合はこれをバイパス
することである。

受信器１０からのデータは、インタフエース装
置４の直列入力段１１に入り、一方環路データは
直列出力段１２に保留されて、延出する伝送リン
ク２の起点にある送信器１３に送られる。

直例出力段１２のデータは、マルチプレクサ１
４によつて経路１５又は１６から選択される。

経路１５は直列入力段１１に接続されて、環路
上のデータがインタフエース装置を循環できる様
にする。経路１５には通常はデータを変えずにお
くが、所望の際は肯定応答カウントを１つだけ減
らせる肯定応答更新回路１７が配設され、さらに
回路１７と同様に通常はデータを変えずにおく
が、インタフエース装置が伝送したい場合はトー
クンの各GAの最後の１ビツトを、コネクタに適
切な零値に変換するトークン変換器１８が配設さ
れている。

局から発信されるデータは、制御器６から本道
１９を通つてインタフエース装置４に供給され
る。制御器６はインタフエース装置４と適宜装置
５との間で転送されるデータを緩衝してインタフ
エース装置４と制御信号を変換するプロセツサ制
御式装置である。本道１９を通つて供給されるデ
ータは、直列伝送レジスタ２０に入る。

レジスタ２０は、マルチプレクサ２１が選択し
たフラツグ又はGAパターンを所望に応じて交互
に受信する。

直列レジスタ２０の内容は、１回に１ビツトづ
つ線１６に順次にクロツク送りされ、マルチプレ
クサ１４を通つて直列出力段１２に向うと共に、
フレーム検査順序（FCS）回路２２に入る。取付
装置がその全データを供給する場合、FCSは回路
２２からアンロードされて線１６に載るFCSにつ
いては国際規格LSO3309−1976に記載されてい
る種類の変形巡回冗長検査にすることができる。
この種の回路の作動は良く知られているためその
構成の詳細は省略する。

ビツトスタツフイングを行うため、回路２３は
各零でリセツトされるカウンタを備えているが、
これは線１６上のビツト流の符号１を計数して５
連符号１を検出する度に、ZERO INSERT信号
を出す。フラツグ又はGAパターンが線１６に出
力されていると、この回路の作動が禁止される。

ZERO INSERT信号は、直列伝送レジスタ２
０又はFCS回路２２（何れか電流源となる方）が
１ビートだけデータをクロツク送りできない様に
して、環路上のビツト流出力に零を挿入する。

入来する直列データは経路２４を通つて直列受
信レジスタ２５に入ると共に、種々の制御コード
を検出するとそのコード信号を出し且つ５個の符
号１の後の符号零を検出するとZERO DELETE
信号を出す５，６，７連符号１検出回路２６に入
る。ZERO DELETE信号は直列受信レジスタ２
５にクロツク送りされるビツトを停止（抹消と等
価）する。

２個のフラツグの受信は、メツセージの開始を
示す。非フラツグデータは、スタートすると８ビ
ツトがアセンブルされている場合は常に直列受信
レジスタ２５から並列受信レジスタ２６に並列転
送され、レジスタ２６から本道２７を通つて制御
器に入ると共に直列受信レジスタ２５からFCS回
路２２に転送される。従つて挿入された零はデー
タから除去される。次のフラツグはFCSがFCS回
路２２に入つたことを示す（直列受信レジスタに
保留されているフラツグではない）。データが転
訛されていないという条件で、FCS回路は所定パ
ターンを保留する。何れか別の値を保留すると、
FCS FALL信号を出して受信データが信頼性に
欠ける旨を表示する。

メツセージが発信局から発信されたものである
場合は、回路２８はFCSに後続するフラツグの受
信後、肯定応答フイールドを検査する。肯定応答
フイールドが零力カウント以外のものを保持して
いる場合は、制御器にACKFAIL信号が出力さ
れ、上記の様な回復アクシヨンがとられる。
ACK FAIL信号が出されない場合は、全ての最
終受信局が肯定応答したものと憶測される。

肯定応答更新回路 第６図に示す様に、肯定応答更新回路１７で
は、経路１５上の直列データは、排他的ORゲー
ト３０に入力される。ゲート３０はその他入力側
の線３１に符号１がある場合はデータを反転する
が、それ以外の場合はデータを変えずにおく。従
つて、ゲートは線３１に接続されたANDゲート
３２に印加される多数の信号が正しい状態にある
場合にデータを変更できるだけである。即ち、局
がデータを受信中に、FCSに続くフラツグに応答
して発生される肯定応答フイールド更新信号
UDACKが入力される。この信号はメツセージの
正しい部分が届いたことを示す。一方FCS回路２
２からはFCS FAIL信号が出されず、又制御器
からはDONACK信号が出されない。DONACK
信号は、局が応答計画への参加を希望しない場合
は長時間に至り、又は制御器にこれを受入れる緩
衝スペースがない場合は、特定メツセージに対し
て明示される。これらの後者の２信号が出される
と、局は更新回路を制御して肯定応答を差控え
る。

排他的ORゲート３０の入力線３１は、肯定応
答がなされると、双安定回路３３の出力を受信す
る。その後肯定応答フイールドのカウントを１だ
け減らして肯定応答フイールドに所望の変更を加
える。双安定回路３３が符号１を保持する様にリ
セツトされるため、肯定応答フイールドの第１ビ
ツト（カウントの２進表示の内で最下位のもの）、
排他的ORゲート３０により、所望に応じて１か
ら零に又は零から１に変更される。

双安定回路３３の出力は、２つANDゲート３
４及び３５に印加され、該ゲートは交番ビツト流
1010…によつて付勢される。従つて双安定回路３
３は、ゲート３４を介して、直列流の第２ビツト
（第１ビツトの鏡映ビツトであつて、同様に排他
的ORゲート３０によつて変更される）の初期値
１で再ロードされる。その後ANDゲート３５は
付勢されて線１５上の信号が１である場合に限
り、双安定回路３の内容を再ロードする。但しこ
のビツトは鏡映ビツトである。初期ビツトが１だ
とすると、鏡映ビツトが零になり、双安定回路３
３がクリアされることから、直列法は変更されな
い（所望の効果である）。例えば10011001として
保持されたカウント５は01011001に変更されて、
カウント４を表わす。

初期ビツトが零であると、双安定回路３３は、
第３及び第４ビツト（同様に変更される）の１で
再ロードされる。事実上、双安定回路３３に保持
される値については、２進表示の非鏡映ビツトが
零である間において、１に出会うまで伝播される
借りと見なすことができるが、これは鏡映ビツト
で反転されて消去される。従つてカウント４，
01011001は10100101（所期通りのカウント３）に
変更される。

５，６，７連形符号１検出回路 第７図に示す様に、５，６，７連形符号１検出
回路は、経路２４から受信した直列入力データを
カウンタ４０に印加する。カウンタは各１でカウ
ントアツプされ、各零でリセツトされるため、受
信した連続符号１の数のカウントを保持し、カウ
ント５に達すると信号を出力する。この信号及び
現在データビツトの逆ビツト信号は、ANDゲー
ト４に印加される。ゲート４１は、５個の符号１
に続くビツトが零である場合に、ZERO
DELETE信号を出力する。

カウンタ４０は６個の１を検出すると、別の信
号を出力する。この信号は現在データビツトで
ANDゲート４２に印加され、又その逆ビツトで
ANDゲート４３に印加される。ANDゲート４２
は６個の１に続くビツトが１である場合は、前進
認識信号GAを出力し、一方零である場合は、フ
ラツグ認識信号FLAGを出力する。ゲートは、ア
クシヨンを要するビツトシーケンスをできるだけ
早く認識できる様に配列されている。

信号GAは、２個の連続信号GAが双安定回路
４５をセツトしてトークン検出を表わす信号
TOKENを出せる様に、双安定回路４４をセツト
する。一方２個の連続信号FLAGは同様に双安定
回路４６をセツトして、コネクタ検出を表わす
CONNECTOR信号を出力させる。その後双安定
回路４７は、有効データの開始を表示する様にセ
ツトされ、ANDゲート４８内のCONNECTOR
信号を、FLAG信号の逆信号及びFLAG信号が発
生する場合だけ形成されるSELECT信号と組合
せて追加の先導フラツグを除去する。

肯定応答検査回路 第８図に示す様に、肯定応答検査回路２８は、
双安定回路５０からACK FAIL信号を発生する。
双安定回路５０は、ANDゲート５１に印加され、
インタフエース装置が伝送中であるという条件の
下に、FCSに続くフラツグに応答して、肯定応答
フイールドの継続時間だけ発生するACK
CHECK信号によつてセツトされる。直列入力デ
ータ流は、交番流1010…と共に、比較器５２に印
加される。カウント零は01010101で表わされるた
め、比較器５２から等価物及び出力信号を出さな
い。しかしこのパターンの変更物は、双安定回路
５０をセツトして、制御器にACK FAIL信号を
送出できる様にする信号を形成する。

トークン・コネクタ変換回路 第９図に全体を示すトークン変換器１８は、線
１５上の直列入力データ及びGA信号の逆信号を
ANDゲート６０に印加する。このためゲート６
０は、GA信号を認識すると消勢され、６個の１
に続くビツトを１から零に変更して前進コードを
フラツグに変換する。このアクシヨンは、通常制
御器から線０１を通つて送出される発信要求信号
によつて成される。しかしこのアクシヨンをトー
クンの両前進コードに対して行う場合は、双方に
同様に行うか又は行わない様にしなければならな
い。一方の前進コードが通過してから、制御器が
発信を要求する場合は、次のコードを変更しては
ならない。この要求が満たされているか否かを確
認するため、双安定回路６２に保持されたGA信
号は、発信要求以前に到着している場合は、双安
定回路６３をセツトして、ANDゲートに次の
GA信号が印加されない様にする。

一般事項 肯定応答フイールドは、制御器によつて肯定応
答計画に参加すると見込まれる数の受信局に供給
される。例えば、通常メツセージを受信する１台
の制御器が作動せず、環路によつてバイパスされ
ている場合は、カウントはこれに応じて調整され
る。肯定応答を実施するため各局が採るべきアク
シヨン（カウントを１だけ減らす）は実質的に同
一であり、局の位置及び所在地に左右されないた
め、この計画は実施し易く、又ACKフイールド
の最終値が特定の関連局に左右されないため、非
常に検査し易い。

各局は明確な肯定応答をすることになるので、
カウント零が戻されて来ると、発信局は全ての見
込局が参加してメツセージを入れたという強い確
信を得ることができる。ある局が作動せる環路か
ら外れる場合は、カウントの最終値が変わるた
め、発信局はその事実に気付く。その後回復手順
を用いてその理由を発見してから、応答が見込ま
れる局の数を調整する。

上記の通り、全ての局が肯定応答計画に参加す
る必要はない。例えば第１図に示す様な構成で
は、これをCPUに限定し、肯定応答デイスク転
送器に対して別々のメツセージを用いることが好
ましい。この場合DONACK信号は、参加グルー
プにではなく、ある１局に永久セツトされる。こ
の代りに、肯定応答更新又は検査回路を有さない
より簡単なインタフエース装置を用いることがで
きる。但しこの場合は、不参加局からのメツセー
ジには、参加局なら変更できても、検査できない
様な疑似肯定応答フイールドを入れる必要があ
る。

上記の様に、ある参加局が、メツセージを受入
れられない場合はDONACKを表明する訳である
が、この時点では全ての参加局から肯定応答が見
込まれることになる。しかし制御器がメツセージ
内にその所在を認めない場合もDONACK信号を
出せ、この場合はメツセージをあてた局からしか
肯定応答が見込めないことになる。

安全性を高めるには、データを何度か検査す
る。例えばメツセージのデータ部分（ビツトスタ
ツフイング処理前）がバイト総数に等しい場合
は、ビツトストリツプ後にデータを受信して計数
すれば、この条件が満たされているか否かを確認
できる。

肯定応答フイールドはメツセージのFCS検査部
分の外側にあり、又発信時の誤りは検査されない
ので、例えば全部で３回送る等して肯定応答フイ
ールドを繰返すことができる。首尾良く受信され
たと思われる場合は、カウントがその都度零にな
る。

上記の方式は、誤り検査とメツセージ受諾とを
１つの肯定応答フイールドに収めているが、所望
の場合は、夫々別々のカウントを用いることがで
きる。又アドレス認識用のカウントを追加するこ
ともできる。即ち、ある局が個別的にあてたメツ
セージ又は同報通信されたメツセージがその局て
であることを認識した場合に、メツセージの受諾
の可否を問わず、このカウントでその局にその旨
を通知させる様にする。その後このカウントを発
信局本体に転送して、所定アドレスに応答する環
路内の能動局の数を確認できる様にすることが望
ましい。カウントは単に有無を通知するだけで良
い。

ある局が発信中に、環路はその局を起点として
一巡するループになることは理解されよう。本発
明は永久ループとして配列された装置にも勿論適
用できるが、この場合他局から発信されるメツセ
ージは発信局でストツプして戻らないため、ルー
プ端部が接続されている局を発信元とするメツセ
ージに対してしか高感度に肯定応答できない。

２個のバイトの夫々を変更する必要があるトー
クンは、単一の前進パターン又は１ビツト位置で
しか変更されない同一長さのトークンより確実で
あるという利点を有している。又コネクタに変換
する場合でもHDLCとの折合いが良いため、メツ
セージの開始点に多重フラツグを形成できる。さ
らにメツセージの中間の制御コード（単フラツ
グ）を認識を要するパターンを多重化することな
く、多重フラツグを有するメツセージの開始点か
ら確実に区別できる様になる。

【図面の簡単な説明】

第１図は、本発明装置の全体を示すブロツク線
図である。第２図は、メツセージ様式図である。
第３図は、制御パターン図である。第４図は、肯
定応答フイールドである。第５図は、インタフエ
ース装置のブロツク線図である。第６図は肯定応
答更新回路のブロツク線図である。第７図は、
５，６，７連符号１検出回路のブロツク線図であ
る。第８図は、肯定応答フイールド検査回路のブ
ロツク線図である。第９図は、トークン・コネク
タ変換回路のブロツク線図である。 主要部分の符号の説明、１……環路、３……
局、４……インタフエース装置、１７……肯定応
答更新回路、１８……トークン・コネクタ変換回
路、２１……マルチプレクサ、８……肯定応答検
査回路。

Claims (1)

1. 【特許請求の範囲】 １ 第１局３から、肯定応答フイールドACKを
   含むメツセージを発信する工程、少なくともある
   ものが第２局であり又少なくともあるものがメツ
   セージに対して肯定応答する複数の他局３の夫々
   にメツセージを順次に通す工程、及びメツセージ
   の少なくとも肯定応答フイールドACKを第１局
   に戻して評価する工程からなるデータ通信方法に
   おいて、 該第１局が発信する肯定応答フイールドは初期
   値に設定されたカウントを保持しており、又該メ
   ツセージの肯定応答フイールドACKのカウント
   の値を第２局３と同一の一定量だけ且つ同一の一
   定方向に変更することにより肯定応答を実施する
   と共に、該カウントの最終値を評価するようにし
   たことを特徴とするデータ通信方法。 ２ 特許請求の範囲第１項に記載の方法であつ
   て、カウントの最終値が、所定の第２局群の各局
   ３における肯定応答に相当する基準値に等しいか
   否かを検査して最終値を評価することを特徴とす
   る。 ３ 特許請求の範囲第１項に記載の方法であつ
   て、カウントの初期値を、局群内の局３の数に応
   じて可変的にリセツトすることにより、局の数に
   関係のない所定量の基準値を得るようにしたこと
   を特徴とする。 ４ 特許請求の範囲第３項に記載の方法であつ
   て、カウントの初期値が群内の局３の数であり、
   カウントを１だけ減らして肯定応答し、又基準値
   が零に等しいことを特徴とする。 ５ 特許請求の範囲第１項乃至第４項の何れかに
   記載の方法であつて、第１局３が、最終値の評価
   を完了するまで、発信する権利を保持すると共
   に、評価結果に応じて権利を行使又は放棄するこ
   とを特徴とする。 ６ 特許請求の範囲第２項乃至第５項の何れかに
   記載の方法であつて、第１局は、最終値が基準値
   に等しい場合は発信権を放棄し、その他の場合は
   回復手順を指導することを特徴とする。 ７ 特許請求の範囲第１項乃至第６項の何れかに
   記載の方法であつて、発信がビツト単位で順次に
   行われ、又肯定応答フイールドACKが、一連の
   ビツトで構成されており、最下位ビツトを最初に
   持つてくるカウントの２進表示を形成して発信で
   きるようにしてあることを特徴とする。 ８ 特許請求の範囲第７項に記載の方法であつ
   て、肯定応答フイールドACKが、各対ビツトの
   一方のビツトが２進表示であり、他方のビツトが
   その反転表示となるように、連続的対ビツトに分
   割できる、連続的に発信される一連のビツトで構
   成されていることを特徴とする。 ９ 特許請求の範囲第１項乃至第８項の何れかに
   記載の方法であつて、第２局３は、通常はメツセ
   ージに対して肯定応答するが、受信メツセージの
   誤りを検出すると、肯定応答を手控えることを特
   徴とする。 １０ 特許請求の範囲第１項乃至第９項の何れか
   に記載の方法であつて、第２局３は、通常はメツ
   セージに対して肯定応答するが、それを受諾でき
   ない場合は肯定応答を手控えることを特徴とす
   る。 １１ 特許請求の範囲第１項乃至第１０項の何れ
   かに記載の方法であつて、局３が連続的に接続さ
   れて、第１局３を起点として一巡して戻る、メツ
   セージが循環するループを形成することを特徴と
   する。 １２ 特許請求の範囲第１１項に記載の方法であ
   つて、第１局３が、トークンを順次に受信し、こ
   れを受諾して発信する局３を使用可能にするトー
   クンを発信するまで、発信権を保持することを特
   徴とする。 １３ 特許請求の範囲第１２項に記載の方法であ
   つて、トークンが、メツセージに現れない複数の
   等価の信号シーケンスを有していることを特徴と
   する。 １４ 複数の局の回路網からなるデータ通信装置
   であつて、該局の少なくとも１つが肯定応答フイ
   ールドACKを含むメツセージをを送信すること
   ので着る第１の局であり、該メツセージは回路網
   の複数の他の局へ順次通過させられそして少なく
   とも該肯定応答フイールドACKは該第１の局３
   に戻り、及び該他の局は該メツセージの肯定応答
   する手段１７を各々が含む第２の局からなりそし
   て該第１の局は該戻された肯定応答フイールドを
   評価する手段とを有するものであるデータ通信装
   置において、 該メツセージの肯定応答をする手段１７は、該
   メツセージの肯定応答フイールドACKのカウン
   トを第２の局と同一の一定量だけ且つ同一の一定
   方向に変更することにより肯定応答を実施してお
   り、 該戻された肯定応答フイールドを評価する手段
   は該カウントの最終値を評価するようにしている
   ことを特徴とするデータ通信装置。 １５ 特許請求の範囲第１４項に記載の装置であ
   つて、評価手段２８は、カウントの最終値が、所
   定第２局群内の各局３が実施する肯定応答に相当
   する基準値に等しいか否かを検査する手段を備え
   ることを特徴とする。 １６ 特許請求の範囲第１５項に記載の装置であ
   つて、基準値が、群内の局３の数に左右されない
   所定量であり、これに従つてカウント内の初期値
   を作動中にプリセツトすることを特徴とする。 １７ 特許請求の範囲第１６項に記載の装置であ
   つて、カウントの初期値が、群内の局３の数に等
   しくなるように作動中にプリセツトされ、又各肯
   定応答手段１７がカウントを１だけ減らす手段を
   備え、又検査手段２８が、カウントの最終値が零
   であるか否かを検査することを特徴とする。 １８ 特許請求の範囲第１４項乃至第１７項の何
   れかに記載の装置であつて、各第１局３が、戻り
   肯定応答フイールドACKの受信後、発信権の放
   棄を示す信号パターンを発信すると共に、評価手
   段２８に応答して制御することにより、発信パタ
   ーンの発信を禁止できる手段２１を備えることを
   特徴とする。 １９ 特許請求の範囲第１４項乃至第１８項の何
   れかに記載の装置であつて、作動中発信がビツト
   単位で連続的に行われ、肯定応答フイールド
   ACKが、最下位ビツトを最初とする、発信用の
   カウント２進表示を形成するビツト連から成り、
   又メツセージ肯定応答手段１７が、ビツトを選択
   的に反転する手段を備えることを特徴とする。 ２０ 特許請求の範囲第１９項に記載の装置であ
   つて、肯定応答フイールドACKが、一方が、２
   進表示ビツトであり、他方が、その反転ビツトで
   ある連続対ビツトに分割できる、連続的に発信さ
   れるビツト連からなり、各肯定応答手段１７が、
   各対ビツトを共に反転又は反転しないことを特徴
   とする。 ２１ 特許請求の範囲第１４項乃至第２０項の何
   れかに記載の装置であつて、各メツセージ肯定応
   答手段１７が、受信メツセージに誤りがあるため
   に肯定応答を手控えるという表示（FCS FAIL）
   に応答して、制御されることを特徴とする。 ２２ 特許請求の範囲第１４項乃至第２１項の何
   れかに記載の装置であつて、各肯定応答手段１７
   が、局３がメツセージを受諾できないため肯定応
   答を手控えるという表示（DONACK）に応答し
   て制御されることを特徴とする。 ２３ 特許請求の範囲第１４項乃至第２２項の何
   れかに記載の装置であつて、回線網の局３が環路
   １内で相互接続されており、何れかの局３から出
   力されるメツセージが、環路１を循環して局３に
   戻ることを特徴とする。 ２４ 特許請求の範囲第２３項に記載の装置であ
   つて、各局３は、何れかの局３が付勢され実質的
   に受信してトークンを受諾することにより、メツ
   セージを発信できるようにする、トークン出力手
   段２１、及び局３が発信しようとする際に、トー
   クンに応答してこれと区別できるパターンに変換
   するように制御できる手段１８を備えることを特
   徴とする。 ２５ 特許請求の範囲第２４項に記載の装置であ
   つて、トークン出力手段２１は、カウントの最終
   値が、基準値に等しいという検査手段２８からの
   表示に応答して、トークンを出力することを特徴
   とする。 ２６ 特許請求の範囲第２４項又は第２５項に記
   載の装置であつて、トークン出力手段２１が、メ
   ツセージ内に発生しない信号パターン（FLAG）
   を受信すると共に、複数回作動されてトークンを
   発生し、又トークン変換手段１８が、トークンを
   変換する間のパターン変換の度に、等価要領で信
   号パターンで作動する手段を備えることを特徴と
   する。