JPH03225428A - Fuzzy computing element - Google Patents

Fuzzy computing element

Info

Publication number
JPH03225428A
JPH03225428A JP2021741A JP2174190A JPH03225428A JP H03225428 A JPH03225428 A JP H03225428A JP 2021741 A JP2021741 A JP 2021741A JP 2174190 A JP2174190 A JP 2174190A JP H03225428 A JPH03225428 A JP H03225428A
Authority
JP
Japan
Prior art keywords
function
memory
membership
instruction
calculated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021741A
Other languages
Japanese (ja)
Inventor
Kazuo Nakamura
和夫 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021741A priority Critical patent/JPH03225428A/en
Publication of JPH03225428A publication Critical patent/JPH03225428A/en
Pending legal-status Critical Current

Links

Landscapes

  • Devices For Executing Special Programs (AREA)
  • Feedback Control In General (AREA)

Abstract

PURPOSE:To speed up membership function calculation by determining the shape of a function according to a value loaded in a memory which is provided previously and calculating the membership function by a dedicated function generator. CONSTITUTION:The fuzzy computing element is equipped newly with an external memory 8, a function parameter memory 9, a function generator 10, and a parameter pointer decoder 11. Namely, the dedicated function generator 10 and the memory 9 for holding a value determining the shape of the function are provided in the computing element and when the membership function is calculated, the shape of the function is determined according to the value loaded in the memory 8 which is provided previously to calculate the function by the dedicated function generator 10. Consequently, the membership function can be calculated with a single instruction and the membership function can be calculated fast.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はファジィ演算器に関するもので、特にファジ
ィ演算におけるメンバシップ関数を高速に計算するファ
ジィ演算器に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a fuzzy arithmetic unit, and particularly to a fuzzy arithmetic unit that calculates membership functions in fuzzy arithmetic at high speed.

〔従来の技術〕[Conventional technology]

ファジィ推論を行うには、例えば、寺野寿部等著「ファ
ジィシステム入門」 (オーム社、昭和62年4月30
日発行)の150頁に記されたように、関数f(2)に
ついてさまざまな演算をする必要がある。デジタル演算
ではこの間数f(2)は離散値X(x=0.1,2.−
、n−1,n)における整数値f (0)、 f(1)
、  f(2) 、・=、  f (n−1)、 f(
n)で定義されるが、従来のこの種の関数を直接計算す
る専用のハードウェアは存在しなかったので、値Xより
このf (x)を求めるには従来の計算機を用いてソフ
トウェアによってf (x)を演算する必要があった。
To perform fuzzy inference, for example, "Introduction to Fuzzy Systems" by Hisabe Terano et al. (Ohmsha, April 30, 1986)
As described on page 150 of the Japanese publication, it is necessary to perform various calculations on the function f(2). In digital calculation, the number f(2) is a discrete value X (x=0.1, 2.-
, n-1, n) integer values f (0), f (1)
, f(2) , ・=, f (n-1), f(
n), but since there was no conventional dedicated hardware to directly calculate this type of function, in order to find this f (x) from the value It was necessary to calculate (x).

例えば、インテル社マイクロプロセッサ8088で第3
図に示すようなメンバシップ関数を計算するには第6図
に示すようなプログラムを実行しなくてはならなかった
For example, Intel's microprocessor 8088 has a third
In order to calculate the membership functions as shown in the figure, it was necessary to run a program as shown in FIG.

以下、第6図について簡単に説明する。Below, FIG. 6 will be briefly explained.

第6図はBXレジスタに入っているXより、AXレジス
タにf (X)を求めるプログラムを示す図である0図
において、第1行、第7行は定数をDXレジスタに準備
する命令である。第2行は予めf(2)を0として、ま
た第10行は予めf(2)を255としておく命令であ
る。そして、まず第3行、第4行においてXが第3図中
のpの範囲にあるかどうかをチエツクし、もしそうなら
f(x)=Oとして終了する0次に第5行、第6行にお
いてXが第3図中のqの範囲にあるかどうかをチエツク
し、もしそうなら直線Aを計算するため第13行に分岐
する0次に第8行、第9行においてXが第3図中のtの
範囲にあるかどうかをチエツクし、もしそうならf(→
=Oとして終了する0次に第11行。
Figure 6 is a diagram showing a program that calculates f (X) in the AX register from the X in the BX register. In Figure 0, the first and seventh lines are instructions to prepare constants in the DX register. . The second line is an instruction to set f(2) to 0 in advance, and the tenth line is an instruction to set f(2) to 255 in advance. First, in the 3rd and 4th lines, it is checked whether or not X is within the range of p in Figure 3, and if so, f(x) = O, and then 0, then in the 5th and 6th lines, Check whether X is within the range of q in Figure 3 in the line, and if so, branch to line 13 to calculate the straight line A.0 Next, in the 8th and 9th lines, Check whether it is within the range of t in the figure, and if so, f(→
0th order ending as =O, line 11.

第12行においてXが第3図中のrの範囲にあるかどう
かをチエツクし、もしそうならf(X)=255として
終了する0以上の結果、第13行〜第18行のプログラ
ムはXが第3図中のq(このときDXレジスタは32)
またはS(このときDXレジスタは192)の範囲のと
き実行されることになる。ここでは直線Aまたは直線B
を計算してプログラムを終了するが、第13行はDXか
らXを引く命令である。この結果が負ならばXはqの範
囲にあるので、第14行、第15行でそれを正に反転す
る。第16行、第17行は減算結果を4倍するものであ
り、DXレジスタ自身を2度加算することにより、その
内容を4倍する。第18行は結果をAXに移動する命令
である。
In line 12, it is checked whether is q in Figure 3 (DX register is 32 at this time)
or S (at this time, the DX register is 192). Here, straight line A or straight line B
is calculated and the program ends, but the 13th line is an instruction to subtract X from DX. If this result is negative, then X is within the range of q, so it is inverted to positive in the 14th and 15th lines. The 16th and 17th lines are for multiplying the subtraction result by four, and by adding the DX register itself twice, the contents are multiplied by four. The 18th line is an instruction to move the result to AX.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来のメンバシップ関数発生は以上のように通常の計算
機を用いてソフトウェアによって関数を計算していたの
で、計算に時間がかかるという問題点があった。
In conventional membership function generation, functions are calculated by software using an ordinary computer as described above, which poses a problem in that calculations take time.

この発明は上記のような問題点を解消するためになされ
たもので、高速にメンバシップ関数を計算できるファジ
ィ演算器を提供することを目的とする。
The present invention was made to solve the above-mentioned problems, and it is an object of the present invention to provide a fuzzy arithmetic unit that can calculate membership functions at high speed.

〔課題を解決するための手段〕[Means to solve the problem]

この発明に係るファジィ演算器は、演算器内部に専用の
関数発生器と、関数の形状を決定する値を保持するメモ
リとを設け、メンバシップ関数を計算をする際、予め設
けたメモリにロードされている値をもとにして関数の形
状を決定し、上記専用の関数発生器によって関数を計算
するようにしたものである。
The fuzzy arithmetic unit according to the present invention includes a dedicated function generator and a memory that holds values that determine the shape of the function inside the arithmetic unit, and when calculating membership functions, loads the functions into the pre-provided memory. The shape of the function is determined based on the values given, and the function is calculated by the dedicated function generator described above.

〔作用〕[Effect]

この発明においては、メンバシップ関数を計算をする際
、予め内部のメモリにロードされている値をもとにして
関数の形状を決定し、専用の関数発生器によって関数の
値を計算する構成としたから、単一の命令でメンバシッ
プ関数計算を計算することができ、高速にメンバシップ
関数を計算できる。
In this invention, when calculating a membership function, the shape of the function is determined based on values loaded in advance into internal memory, and the value of the function is calculated using a dedicated function generator. Therefore, the membership function can be calculated with a single instruction, and the membership function can be calculated quickly.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例によるファジィ演算器を示す
ブロック図である0図において、1は汎用レジスタ群で
あり、8個の汎用レジスタで構成される。2は内部デー
タバス、3.4はラッチ、5はALU、6は命令デコー
ダ、7は外部制御部、8は外部メモリである。9は関数
パラメータメモリであり、関数の形状を示すパラメータ
を保持する12個のパラメータレジスタで構成される。
FIG. 1 is a block diagram showing a fuzzy arithmetic unit according to an embodiment of the present invention. In FIG. 0, 1 is a general-purpose register group, which is composed of eight general-purpose registers. 2 is an internal data bus, 3.4 is a latch, 5 is an ALU, 6 is an instruction decoder, 7 is an external control unit, and 8 is an external memory. Reference numeral 9 denotes a function parameter memory, which is composed of 12 parameter registers that hold parameters indicating the shape of the function.

また、10は関数発生器、11はパラメータポインタデ
コーダ、12.13.14は制御信号である。
Further, 10 is a function generator, 11 is a parameter pointer decoder, and 12, 13, and 14 are control signals.

なお、制御信号12は汎用レジスタ1.ラッチ3゜ラッ
チ4.ALU5.関数発生器10を制御する制御信号で
あるが、図面がみにくくなるので第1図ではその接続状
態を省略する。
Note that the control signal 12 is sent to the general-purpose register 1. Latch 3° Latch 4. ALU5. Although this is a control signal for controlling the function generator 10, the connection state thereof is omitted in FIG. 1 because it makes the drawing unsightly.

次に動作について説明する。Next, the operation will be explained.

第1図のファジィ演算器は、外部メモリ8.関数パラメ
ータメモリ9.関数発生器10.パラメータポインタデ
コーダ11を除く部分は通常のマイクロプロセッサと同
じ構成となっている。そして、通常のマイクロプロセッ
サと同様にして外部メモリ8から命令をフェッチし、そ
れを解読し実行するという動作を繰り返す。但し、第1
図のファジィ演算器では命令セットとして加減演算、論
理演算9分岐など通常のマイクロプロセッサがもつ命令
の他、上に説明したメンバシップ関数を計算し、それに
ついて演算を行う命令ももっている。
The fuzzy arithmetic unit shown in FIG. 1 has an external memory 8. Function parameter memory9. Function generator 10. The components except for the parameter pointer decoder 11 have the same configuration as a normal microprocessor. Then, it repeats the operations of fetching instructions from the external memory 8, decoding and executing them in the same way as a normal microprocessor. However, the first
The fuzzy arithmetic unit shown in the figure has an instruction set that includes instructions such as addition and subtraction operations, nine logical operations, and other instructions that a normal microprocessor has, as well as instructions that calculate the membership function described above and perform operations on it.

第2図はこの命令の一例を示したものである。FIG. 2 shows an example of this command.

図において、オブコード部はこの命令を示す部分であり
、この命令がメンバシップ関数を計算しその値を汎用レ
ジスタに格納する命令であることを表わす。パラメータ
指定部は関数パラメータメモリの12個のパラメータレ
ジスタのうちの1個を指定する。汎用レジスタ指定部1
.汎用レジスタ指定部2は8個の汎用レジスタのなかか
らそれぞれXの内容を含む1個のレジスタとメンバシッ
プ関数値を格納すべき1個のレジスタを指定する。
In the figure, the obcode part is a part indicating this instruction, and indicates that this instruction is an instruction to calculate a membership function and store the value in a general-purpose register. The parameter designation section designates one of the 12 parameter registers in the function parameter memory. General-purpose register specification section 1
.. The general-purpose register specifying unit 2 specifies one register containing the contents of each of the eight general-purpose registers and one register to store the membership function value.

次に命令実行の手順について説明する。第1図のファジ
ィ演算器において、全体の動作を制御するのは命令デコ
ーダである。命令デコーダは1つの命令の実行を終了す
れば、制御信号13を制御し、外部制御部7によって外
部メモリ8より次の命令をフェッチする。そして命令デ
コーダ6はフェッチした命令を解読し、その命令を実行
するのに必要な制御情報を制御信号12.制御信号13
に出力する。このとき、もし解読した命令が関数発生器
10を用いない命令であれば、汎用レジスタ1.ラッチ
3.ラッチ4.AlO2は制御信号12の制御情報に応
じて加減演算、論理演算などの命令に対応した所定の処
理を行う、同時に、外部制御部7は制御信号13の制御
情報に応じて必要とあれば、外部メモリ8がらデータを
リードし、内部データバス2に出力したり、逆に内部デ
ータバス2のデータを外部メモリ8にライトする処理を
行う、一方、解読した命令が第2図に示す命令の場合は
命令デコーダ6は制御信号12.制御信号13の他に、
第2図に示すパラメータ指定部で指定されたパラメータ
レジスタを選択する旨の制御情報を制御信号14に出力
する。そして、第1ステツプでパラメータポインタデコ
ーダ11は制御信号14を受け、その内容をデコードし
、指定されたパラメータレジスタの内容が関数発生器1
0に出力されるように関数パラメータメモリ9を制御す
る。これと同時に汎用レジスタ群1は制御信号12に応
じて第2図に示す汎用レジスタ指定部1で指定された汎
用レジスタの内容を内部データバス2に出力する。そし
てラッチ3はそれを取り込みラッチする。さらに、関数
発生器10はパラメータレジスタとラッチ3の内容によ
り第3図に示す関数の値を計算する9次に第2ステツプ
で関数発生器10は計算した関数の値を内部データバス
2に出力する。そして汎用レジスタ群1は制御信号12
に応じて第2図に示す汎用レジスタ指定部2で指定され
た汎用レジスタにその内容を取り込む。
Next, the instruction execution procedure will be explained. In the fuzzy arithmetic unit shown in FIG. 1, an instruction decoder controls the overall operation. When the instruction decoder finishes executing one instruction, it controls the control signal 13 and causes the external control unit 7 to fetch the next instruction from the external memory 8. The instruction decoder 6 decodes the fetched instruction and sends the control information necessary to execute the instruction to the control signal 12. control signal 13
Output to. At this time, if the decoded instruction does not use the function generator 10, general register 1. Latch 3. Latch 4. The AlO2 performs predetermined processing corresponding to commands such as addition/subtraction operations and logical operations according to the control information of the control signal 12. At the same time, the external control section 7 performs external control as necessary according to the control information of the control signal 13. When data is read from the memory 8 and outputted to the internal data bus 2, or conversely data from the internal data bus 2 is written to the external memory 8, the decoded instruction is the one shown in FIG. The instruction decoder 6 receives the control signal 12. In addition to the control signal 13,
Control information for selecting the parameter register designated by the parameter designation section shown in FIG. 2 is output as the control signal 14. Then, in the first step, the parameter pointer decoder 11 receives the control signal 14, decodes its contents, and transfers the contents of the designated parameter register to the function generator 1.
The function parameter memory 9 is controlled so that the output is zero. At the same time, the general-purpose register group 1 outputs the contents of the general-purpose register specified by the general-purpose register specifying section 1 shown in FIG. 2 to the internal data bus 2 in response to the control signal 12. Then, latch 3 takes it in and latches it. Furthermore, the function generator 10 calculates the value of the function shown in FIG. do. General-purpose register group 1 is controlled by control signal 12.
Accordingly, the contents are taken into the general-purpose register specified by the general-purpose register specifying section 2 shown in FIG.

なお、ここでパラメータレジスタには第4図に示すよう
に、第3図のメンバシップ関数について直線Aの傾き(
第3図では2)、直線AのX切片(第3図では32)、
直′線Bの傾き(第3図では2)5直線BOX切片(第
3図では192)を示す値が予め記憶されている。
Note that, as shown in FIG. 4, the parameter register contains the slope of straight line A (
2) in Figure 3, the X-intercept of straight line A (32 in Figure 3),
Values indicating the slope of straight line B (2 in FIG. 3) and the 5-line box intercept (192 in FIG. 3) are stored in advance.

第5図は関数発生器10の具体的な構成例を示す図であ
る0図において、21.22は減算器、23.24は乗
算器であり、減算器21はXから直線AのX切片を滅じ
、乗算器23はその結果に直線への傾きを乗じている。
FIG. 5 is a diagram showing a specific configuration example of the function generator 10. In FIG. 0, 21.22 is a subtracter, 23.24 is a multiplier, and the subtracter 21 is an , and the multiplier 23 multiplies the result by the slope to the straight line.

つまり直線Aの値を計算している。同様に減算器22は
直線BOX切片からXを減じ、乗算器24はその結果に
直線Bの傾きを乗じている。つまり直線Bの値を計算し
ている。
In other words, the value of straight line A is calculated. Similarly, the subtracter 22 subtracts X from the straight line BOX intercept, and the multiplier 24 multiplies the result by the slope of the straight line B. In other words, the value of straight line B is calculated.

25は範囲検出器であり、乗算器23.24の計算結果
に基づいてXが第3図のp−tのどの範囲にあるかを調
べる。即ち、乗算器23の計算結果(Xl)が0≧X、
の関係を持つときはXはpの範囲にあると判定し、O<
x、<255の関係を持つときはXはqの範囲にあると
判定し、xa。
25 is a range detector, which checks in which range of pt in FIG. 3 X lies based on the calculation results of multipliers 23 and 24. That is, the calculation result (Xl) of the multiplier 23 is 0≧X,
When the relationship is, it is determined that X is in the range of p, and O<
When the relationship x, <255 exists, it is determined that X is within the range of q, and xa.

乗算器23の計算結果(X、)がいずれも255以上で
あるときはXはrの範囲にあると判定し、XbがO<x
b<255の関係を持っときはXはSの範囲にあると判
定し、0≧Xbの関係を持つときはXはtの範囲にある
と判定し、その検出結果を出力する。
When the calculation results (X, ) of the multiplier 23 are both 255 or more, it is determined that X is in the range of r, and Xb is O<x.
When there is a relationship of b<255, it is determined that X is within the range of S, and when there is a relationship of 0≧Xb, it is determined that X is within the range of t, and the detection result is output.

26は選択器であり、範囲検出器25の検出結果に応じ
て、Xがqの範囲にあれば乗算器23の出力(直線Aの
値)を選択してその値を出力し、XがSの範囲にあれば
乗算器24の出力(直線Bの値)を選択してその値を出
力し、XがPまたはtの範囲にあれば値Oを出力し、χ
がrの範囲にあれば値255を出力する。
26 is a selector, which selects the output of the multiplier 23 (value of straight line A) and outputs that value if X is in the range of q according to the detection result of the range detector 25, and if X is S If X is in the range of P or t, select the output of the multiplier 24 (the value of straight line B) and output that value; if X is in the range of P or t, output the value O,
If is within the range of r, the value 255 is output.

以上の結果、もしフェッチした命令が第2図に示す命令
であれば、メンバシップ関数が計算され、それが汎用レ
ジスタに格納されることになる。つまり、1つの命令で
メンバシップ関数が計算されるわけである。
As a result of the above, if the fetched instruction is the instruction shown in FIG. 2, the membership function will be calculated and stored in the general-purpose register. In other words, the membership function is calculated with one instruction.

なお、上記実施例は計算したメンバシップ関数の値を汎
用レジスタに格納する命令を実行する場合について示し
たが、ファジィ演算ではメンバシップ関数の値と別の値
との大小比較を行い、両者のうち大きい方あるいは小さ
い方を選択するという処理を行う場合もある。このよう
な場合は第1ステツプは上記と同じ手続きを行い、第2
ステツプで関数発生器10の内容を内部データバス2を
介してラッチ3にラッチする。そして第3ステツプで汎
用レジスタ指定2によって指定される汎用レジスタの内
容を内部データバス2を介してラッチ4に転送し、AL
U5によって両者を比較する。
Note that the above example shows the case where an instruction is executed to store the calculated value of the membership function in a general-purpose register, but in the fuzzy operation, the value of the membership function is compared in magnitude with another value, and the value of the membership function is compared with another value. In some cases, a process of selecting the larger or smaller one among them may be performed. In such a case, the first step should be the same as above, and the second step should be the same as above.
In this step, the contents of the function generator 10 are latched into the latch 3 via the internal data bus 2. Then, in the third step, the contents of the general-purpose register specified by the general-purpose register specification 2 are transferred to the latch 4 via the internal data bus 2, and the AL
Compare the two using U5.

最後に、ラッチ3の内容がラッチ4よりも大きいあるい
は小さいときのみ第4ステツプで関数発生器10の内容
を内部データバス2を介して汎用レジスタ指定2によっ
て指定される汎用レジスタに転送するようにすればよい
Finally, only when the contents of latch 3 are larger or smaller than latch 4, the contents of function generator 10 are transferred to the general-purpose register specified by general-purpose register specification 2 via internal data bus 2 in the fourth step. do it.

また、上記実施例は関数パラメータメモリがレジスタで
構成される例について示したが、レジスタではなく、単
なるROMで構成してもよい。この場合は動作中にその
内容を変更することはできないが、レジスタの場合に比
ベハードウエアが簡単になる。
Furthermore, although the above embodiment has shown an example in which the function parameter memory is composed of registers, it may be composed of a simple ROM instead of registers. In this case, the contents cannot be changed during operation, but the hardware is simpler than in the case of registers.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、ファジィ演算器にお
いて、専用の関数発生器と関数の形状を決定する値を保
持するメモリを演算器内部に設はメンバシップ関数を計
算をする際、予め設けたメモリにロードされている値を
もとにして関数の形状を決定し、上記専用の関数発生器
によって関数を計算するようにしたので、単一の命令で
メンバシップ関数計算を計算することができ、高速にメ
ンバシップ関数を計算するファジィ演算器を得ることが
できる効果がある。
As described above, according to the present invention, in a fuzzy arithmetic unit, when calculating a membership function, a dedicated function generator and a memory for storing values that determine the shape of the function are provided inside the arithmetic unit. The shape of the function is determined based on the value loaded in the provided memory, and the function is calculated by the dedicated function generator mentioned above, so membership function calculations can be calculated with a single instruction. This has the effect of making it possible to obtain a fuzzy arithmetic unit that calculates membership functions at high speed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例によるファジィ演算器を示す
ブロック図、第2図は本発明の一実施例によるファジィ
演算器のメンバシップ関数発生命令を示す図、第3図は
メンバシップ関数を説明するための図、第4図は第1図
のファジィ演算器に含まれるパラメータレジスタの内容
を示す図、第5図は第1図のファジィ演算器に含まれる
関数発生器の構成例を示す図、第6図は従来のマイクロ
プロセッサでメンバシップ関数を発生するときのプログ
ラム例を示す図である。 1は汎用レジスタ、2は内部データバス、3゜4はラッ
チ、5はALU、6は命令デコーダ、7は外部制御部、
8は外部メモリ、9は関数パラメータメモリ、10は関
数発生器、11はパラメータポインタデコーダ、12.
13.14は制御信号、21.22は減算器、23.2
4は乗算器、25は範囲検出器、26は選択器である。
FIG. 1 is a block diagram showing a fuzzy arithmetic unit according to an embodiment of the present invention, FIG. 2 is a diagram showing membership function generation instructions of a fuzzy arithmetic unit according to an embodiment of the present invention, and FIG. 3 is a membership function FIG. 4 is a diagram showing the contents of the parameter register included in the fuzzy arithmetic unit shown in FIG. 1, and FIG. FIG. 6 is a diagram showing an example of a program when a membership function is generated by a conventional microprocessor. 1 is a general-purpose register, 2 is an internal data bus, 3゜4 is a latch, 5 is an ALU, 6 is an instruction decoder, 7 is an external control unit,
8 is an external memory, 9 is a function parameter memory, 10 is a function generator, 11 is a parameter pointer decoder, 12.
13.14 is a control signal, 21.22 is a subtracter, 23.2
4 is a multiplier, 25 is a range detector, and 26 is a selector.

Claims (1)

【特許請求の範囲】[Claims] (1)メンバシップ関数の演算を行なうファジィ演算器
において、 関数のパラメータに関する情報を複数保持する記憶手段
と、 上記記憶手段に保持された上記複数の情報なかの1つを
選択し、その記憶内容を出力するように制御する制御手
段と、 上記制御手段によって出力される上記記憶手段の記憶内
容に応じて関数を発生する関数発生手段とを備え、 単一の命令でメンバシップ関数の演算を行なうことを特
徴とするファジィ演算器。
(1) In a fuzzy arithmetic unit that calculates a membership function, a storage means for holding a plurality of pieces of information regarding parameters of the function, and one of the plurality of pieces of information held in the storage means is selected, and its storage contents are selected. and a function generation means that generates a function according to the stored content of the storage means outputted by the control means, and calculates the membership function with a single instruction. A fuzzy arithmetic unit characterized by:
JP2021741A 1990-01-30 1990-01-30 Fuzzy computing element Pending JPH03225428A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021741A JPH03225428A (en) 1990-01-30 1990-01-30 Fuzzy computing element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021741A JPH03225428A (en) 1990-01-30 1990-01-30 Fuzzy computing element

Publications (1)

Publication Number Publication Date
JPH03225428A true JPH03225428A (en) 1991-10-04

Family

ID=12063501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021741A Pending JPH03225428A (en) 1990-01-30 1990-01-30 Fuzzy computing element

Country Status (1)

Country Link
JP (1) JPH03225428A (en)

Similar Documents

Publication Publication Date Title
US4539635A (en) Pipelined digital processor arranged for conditional operation
JPH06202850A (en) Data processor
US5295229A (en) Circuit and method for determining membership in a set during a fuzzy logic operation
US4954947A (en) Instruction processor for processing branch instruction at high speed
US5390306A (en) Pipeline processing system and microprocessor using the system
US5386534A (en) Data processing system for generating symmetrical range of addresses of instructing-address-value with the use of inverting sign value
KR100231852B1 (en) Parallel execution device of load instruction for dual pipeline processor
JPH09152971A (en) Data processor
JPH03225428A (en) Fuzzy computing element
CA1155231A (en) Pipelined digital processor arranged for conditional operation
US5687289A (en) Circuit and method for determining membership in a set during a fuzzy logic operation
US5671332A (en) Data processing system for performing efficient fuzzy logic operations and method therefor
JP2793357B2 (en) Parallel processing unit
US20050216712A1 (en) Compare and branch mechanism
JPH0222413B2 (en)
JP2741869B2 (en) Inverse coordinate transformation processor
KR930003410B1 (en) Data processing apparatus having high-sped reference of stack data
JPH04195629A (en) Arithmetic flag generation device
JP3523407B2 (en) Information processing equipment
JP2922979B2 (en) Central processing unit
JPH0221331A (en) Program control system for microcomputer
JPH04316127A (en) Information processor
JPS6333175B2 (en)
JPS6332587A (en) Display controller
JPS63279321A (en) Microprogram controller