JPH03223621A - エンコーダの位相補正付き内挿方式 - Google Patents
エンコーダの位相補正付き内挿方式Info
- Publication number
- JPH03223621A JPH03223621A JP1788090A JP1788090A JPH03223621A JP H03223621 A JPH03223621 A JP H03223621A JP 1788090 A JP1788090 A JP 1788090A JP 1788090 A JP1788090 A JP 1788090A JP H03223621 A JPH03223621 A JP H03223621A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- phase difference
- data
- output
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 6
- 238000001514 detection method Methods 0.000 claims description 22
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 230000010354 integration Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 101150065817 ROM2 gene Proteins 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＮＣ工作機械、産業用ロボット等で使用され
ているサーボモータに内蔵されたエンコーダ、および機
械のテーブル等に対して別置され、テーブルの移動を検
出するエンコーダに関する。
ているサーボモータに内蔵されたエンコーダ、および機
械のテーブル等に対して別置され、テーブルの移動を検
出するエンコーダに関する。
従来の技術
ＮＣ工作機械や産業用ロボット等に使用され、移動体の
移動や移動速度を検出するためのエンコーダは、通常、
移動体の移動によって正弦波信号（Ｋｓｉｎθ）のＡ相
信号と、該信号から９０度位相の遅れたＢ相の正弦波信
号（Ｋｓｔｎ（θ＋９０）＝Ｋｃｏｓθ）を発生し、該
２つの正弦波信号から、正弦波１周期内の内挿信号θを
作っている。例えば、特開昭６３−３．１１１１９号公
報に示されるように、上記２つの正弦波信号を夫々Ａ／
Ｄ変換器でデジタルデータに変換し、得られたデジタル
データをＲＯＭのアドレスに入力しく例えばＲＯＭのロ
ウおよびコラムアドレスに入力する） 、ＲＯＭには指
定されたアドレスに内挿データθが記憶されており、該
内挿データをＲＯＭから読み出すようになっている。
移動や移動速度を検出するためのエンコーダは、通常、
移動体の移動によって正弦波信号（Ｋｓｉｎθ）のＡ相
信号と、該信号から９０度位相の遅れたＢ相の正弦波信
号（Ｋｓｔｎ（θ＋９０）＝Ｋｃｏｓθ）を発生し、該
２つの正弦波信号から、正弦波１周期内の内挿信号θを
作っている。例えば、特開昭６３−３．１１１１９号公
報に示されるように、上記２つの正弦波信号を夫々Ａ／
Ｄ変換器でデジタルデータに変換し、得られたデジタル
データをＲＯＭのアドレスに入力しく例えばＲＯＭのロ
ウおよびコラムアドレスに入力する） 、ＲＯＭには指
定されたアドレスに内挿データθが記憶されており、該
内挿データをＲＯＭから読み出すようになっている。
しかし、上記２つの正弦波信号の位相差が９０度でない
場合、上記ＲＯＭから読み出されるデータは正確な内挿
データではなくなる。そこで、従来は２つの正弦波信号
を夫々ブラウン管オシログラフの垂直、水平の偏向板に
入力し、リサージュ図形を描かせて、該リサージュ図形
が円になるようにエンコーダの検出部を調整していた。
場合、上記ＲＯＭから読み出されるデータは正確な内挿
データではなくなる。そこで、従来は２つの正弦波信号
を夫々ブラウン管オシログラフの垂直、水平の偏向板に
入力し、リサージュ図形を描かせて、該リサージュ図形
が円になるようにエンコーダの検出部を調整していた。
また、一方の正弦波信号を他方の正弦波信号に加算する
事によって、９０度位相のずれた２つの信号を作り出す
アナログ調整を行っている。
事によって、９０度位相のずれた２つの信号を作り出す
アナログ調整を行っている。
発明が解決しようとする課題
上述したりサージュ図形による位相差誤差補正や、一方
の正弦波信号に他方の正弦波信号を加算して位相差誤差
を補正する方式は、人手によって行わねばならず、時間
と労働を要する。
の正弦波信号に他方の正弦波信号を加算して位相差誤差
を補正する方式は、人手によって行わねばならず、時間
と労働を要する。
そこで、本発明の目的は、自動的に位相差誤差を補正し
て正確な内挿データを得ることのできるエンコーダの位
相補正付き内挿方式を提供することにある。
て正確な内挿データを得ることのできるエンコーダの位
相補正付き内挿方式を提供することにある。
課題を解決するための手段
本発明は、２つの正弦波の値と位相差に応じた内挿デー
タを記憶する記憶手段と、上記２つの正弦波の位相差を
検出する位相差検出手段と、上記正弦波を夫々デジタル
データに変換するアナログ−デジタル変換器とを設け、
アナログ−デジタル変換器から出される上記２つの正弦
波のデータと、上記位相検出手段で検出される位相差デ
ータに基づいて、記憶手段より内挿データを得るように
した。
タを記憶する記憶手段と、上記２つの正弦波の位相差を
検出する位相差検出手段と、上記正弦波を夫々デジタル
データに変換するアナログ−デジタル変換器とを設け、
アナログ−デジタル変換器から出される上記２つの正弦
波のデータと、上記位相検出手段で検出される位相差デ
ータに基づいて、記憶手段より内挿データを得るように
した。
特に上記位相差検出手段は、上記各正弦波と夫々の正弦
波振幅中心レベルとを比較する比較器と、該比較器の出
力を入力する排他的論理和ゲートと、該ゲートの出力を
アナログ積分する積分器と、該積分器の出力をデジタル
データに変換して位相差データを得るアナログ−デジタ
ル変換器で構成する。
波振幅中心レベルとを比較する比較器と、該比較器の出
力を入力する排他的論理和ゲートと、該ゲートの出力を
アナログ積分する積分器と、該積分器の出力をデジタル
データに変換して位相差データを得るアナログ−デジタ
ル変換器で構成する。
または、上記各正弦波をデジタルデータに変換する各ア
ナログ−デジタル変換器を、各正弦波の振幅中心レベル
以上で最上位ビットが「１」となるように設定し、上記
位相差検出手段を、上記各アナログ−デジタル変換器の
最上位ビットの信号を入力する排他的論理和ゲートと、
該ゲートの出力をアナログ積分する積分器と、該積分器
の出力をデジタルデータに変換して位相差データを得る
アナログ−デジタル変換器で構成する。そして、上記積
分器の出力をデジタルデータに変換するアナログ−デジ
タル変換器は、エンコーダで検出しようとする移動体の
移動速度が設定値以上になったときアナログ−デジタル
変換を行ううにする。
ナログ−デジタル変換器を、各正弦波の振幅中心レベル
以上で最上位ビットが「１」となるように設定し、上記
位相差検出手段を、上記各アナログ−デジタル変換器の
最上位ビットの信号を入力する排他的論理和ゲートと、
該ゲートの出力をアナログ積分する積分器と、該積分器
の出力をデジタルデータに変換して位相差データを得る
アナログ−デジタル変換器で構成する。そして、上記積
分器の出力をデジタルデータに変換するアナログ−デジ
タル変換器は、エンコーダで検出しようとする移動体の
移動速度が設定値以上になったときアナログ−デジタル
変換を行ううにする。
作用
２つの正弦波の値とその２つの正弦波間の位相差に応じ
て、上記記憶手段には正弦波の内挿データが記憶されて
いるから、上記位相差検出手段で検出される位相差デー
タと、上記各正弦波をアナログ−デジタル変換器でデジ
タルデータに変換した各正弦波データより内挿データを
上記記憶装置から読み出すことができる 上記位相差検出手段が、比較器、排他的論理和ゲート、
積分器、アナログ−デジタル変換器で構成されている場
合には上記比較器が、各正弦波入力レベルと夫々の正弦
波振幅中心レベルとを比較して、例えば、正弦波信号が
その中心レベルより大きいとき「１」を出力し、小さい
ときには「０」を出力するようにすれば、上記各比較器
からは第３図（ａ）、 （ｂ）に示すように９０度毎
「１」。
て、上記記憶手段には正弦波の内挿データが記憶されて
いるから、上記位相差検出手段で検出される位相差デー
タと、上記各正弦波をアナログ−デジタル変換器でデジ
タルデータに変換した各正弦波データより内挿データを
上記記憶装置から読み出すことができる 上記位相差検出手段が、比較器、排他的論理和ゲート、
積分器、アナログ−デジタル変換器で構成されている場
合には上記比較器が、各正弦波入力レベルと夫々の正弦
波振幅中心レベルとを比較して、例えば、正弦波信号が
その中心レベルより大きいとき「１」を出力し、小さい
ときには「０」を出力するようにすれば、上記各比較器
からは第３図（ａ）、 （ｂ）に示すように９０度毎
「１」。
「０」が反転する信号が得られる。この２つの信号を上
記排他的論理和に入力すると、２つの正弦波が正確に９
０度位相がずれていれば、第３図（ｄ）に示すように、
９０度毎ｒｌＪ、ｒＯＪと変化する出力信号が該排他的
論理和ゲートから得られる。そして、この出力を積分す
れば、「１」。
記排他的論理和に入力すると、２つの正弦波が正確に９
０度位相がずれていれば、第３図（ｄ）に示すように、
９０度毎ｒｌＪ、ｒＯＪと変化する出力信号が該排他的
論理和ゲートから得られる。そして、この出力を積分す
れば、「１」。
「０」が同じ幅であるから、該積分器の出力は信号「１
」の電圧レベルＶのＶ／２となる。この電圧レベルＶ／
２を位相誤差「０」、位相差９０度としてＲＯＭ２より
位相差データを得る。しかし、２つの正弦波の位相差が
９０度でないと第３図の（ｄ）の「１」およびｒＯＪの
パルス幅が変わりてくる。例えばＢ相が人相より９０度
以上遅れていると、「１」のパルス幅が９０度以上、「
０」のパルス幅が９０度以下となり該積分器の出力は（
Ｖ／２）＋αの値となる。また逆にＢ相の遅れが９０度
以下の場合では、積分器の出力は（Ｖ／２）−α の値
となる。そして、その値の大きさは位相差を示すことと
なり、この値をデジタル値に変換すれば、位相差データ
を得ることができる。
」の電圧レベルＶのＶ／２となる。この電圧レベルＶ／
２を位相誤差「０」、位相差９０度としてＲＯＭ２より
位相差データを得る。しかし、２つの正弦波の位相差が
９０度でないと第３図の（ｄ）の「１」およびｒＯＪの
パルス幅が変わりてくる。例えばＢ相が人相より９０度
以上遅れていると、「１」のパルス幅が９０度以上、「
０」のパルス幅が９０度以下となり該積分器の出力は（
Ｖ／２）＋αの値となる。また逆にＢ相の遅れが９０度
以下の場合では、積分器の出力は（Ｖ／２）−α の値
となる。そして、その値の大きさは位相差を示すことと
なり、この値をデジタル値に変換すれば、位相差データ
を得ることができる。
また、２つの正弦波信号はアナログ−デジタル変換器で
デジタル信号に変換されるものであるから、該アナログ
−デジタル変換器を各正弦波の振幅中心値で最大ビット
に「１」がたつようにセットすれば、該アナログ−デジ
タル変換器の最大ビットの出力は上記夫々の比較器の出
力と同じになる。そのため上器比較器を省略しアナログ
−デジタル変換器の最大ビット出力を上記排他的論理和
に入力すれば、位相差データを得ることができる。
デジタル信号に変換されるものであるから、該アナログ
−デジタル変換器を各正弦波の振幅中心値で最大ビット
に「１」がたつようにセットすれば、該アナログ−デジ
タル変換器の最大ビットの出力は上記夫々の比較器の出
力と同じになる。そのため上器比較器を省略しアナログ
−デジタル変換器の最大ビット出力を上記排他的論理和
に入力すれば、位相差データを得ることができる。
実施例
第１図は本発明を実施する第１の実施例の回路ブロック
図で、ＲＯＭ２には、正弦波のＡ相信号の値とＢ相信号
の値、および位相差データに応じた内挿データが記憶さ
れている。エンコーダの検出部より発生する正弦波のＡ
相信号と、該Ａ相信号より９０度位相の遅れたＢ相の信
号は夫々アナログ−デジタル変換器（以下Ａ／Ｄ変換と
いう）ｌａ、ｌｂに入力され、その出力をＲＯＭ２に出
力している。さらに、Ａ相、Ｂ相の信号は位相差検出手
段３の比較器１３ａ、１３ｂに夫々入力され、設定され
た夫々の振幅中心レベル電圧Ｖａ。
図で、ＲＯＭ２には、正弦波のＡ相信号の値とＢ相信号
の値、および位相差データに応じた内挿データが記憶さ
れている。エンコーダの検出部より発生する正弦波のＡ
相信号と、該Ａ相信号より９０度位相の遅れたＢ相の信
号は夫々アナログ−デジタル変換器（以下Ａ／Ｄ変換と
いう）ｌａ、ｌｂに入力され、その出力をＲＯＭ２に出
力している。さらに、Ａ相、Ｂ相の信号は位相差検出手
段３の比較器１３ａ、１３ｂに夫々入力され、設定され
た夫々の振幅中心レベル電圧Ｖａ。
ｖｂと比較され、設定電圧Ｖａ、Ｖｂより大きいと「１
」 （ハイレベル）の信号が夫々比較器１３ａ、１３ｂ
より排他的論理和ゲート１０に出力される。排他的論理
和ゲート１０の出力は抵抗Ｒ。
」 （ハイレベル）の信号が夫々比較器１３ａ、１３ｂ
より排他的論理和ゲート１０に出力される。排他的論理
和ゲート１０の出力は抵抗Ｒ。
コンデンサＣからなるアナログ積分器に入力されると共
に周波数を電圧に変換するＦ／Ｖ変換器１１に入力され
、該Ｆ／Ｖ変換器１１の出力は比較器１２に入力されて
いる。比較器１２は設定電圧ＶとＦ／Ｖ変換器１２から
入力される電圧とを比較し、上記Ｆ／Ｖ変換器１１の出
力が設定電圧Ｖｃ以上となると、Ａ／Ｄ変換器１４にＡ
／Ｄ変換指令を出力する。上記設定電圧Ｖｃは、エンコ
ーダで速度１位置を検出する非移動体の速度が所定値に
達したときに、上記Ｆ／Ｖ変換器１１から出力される電
圧に設定されている。抵抗Ｒ，コンデンサＣからなる積
分器の出力はＡ／Ｄ変換器１４に入力され、比較器１２
から出力されるＡ／Ｄ変換指令によって該積分器の出力
をデジタル信号に変換して、位相差検出手段３の位相差
データ出力してＲＯＭ２に出力する構成となっている。
に周波数を電圧に変換するＦ／Ｖ変換器１１に入力され
、該Ｆ／Ｖ変換器１１の出力は比較器１２に入力されて
いる。比較器１２は設定電圧ＶとＦ／Ｖ変換器１２から
入力される電圧とを比較し、上記Ｆ／Ｖ変換器１１の出
力が設定電圧Ｖｃ以上となると、Ａ／Ｄ変換器１４にＡ
／Ｄ変換指令を出力する。上記設定電圧Ｖｃは、エンコ
ーダで速度１位置を検出する非移動体の速度が所定値に
達したときに、上記Ｆ／Ｖ変換器１１から出力される電
圧に設定されている。抵抗Ｒ，コンデンサＣからなる積
分器の出力はＡ／Ｄ変換器１４に入力され、比較器１２
から出力されるＡ／Ｄ変換指令によって該積分器の出力
をデジタル信号に変換して、位相差検出手段３の位相差
データ出力してＲＯＭ２に出力する構成となっている。
次ぎに本実施例の動作を説明する。
比較器１３ａ、１３ｂは夫々Ａ相、Ｂ相の振幅中心レベ
ルの設定電圧Ｖａ、Ｖｂと比較されるから、第３図（ａ
）に示すようにＡ相、Ｂ相の信号が、振幅中心レベル以
上のとき、第３図（ｂ）。
ルの設定電圧Ｖａ、Ｖｂと比較されるから、第３図（ａ
）に示すようにＡ相、Ｂ相の信号が、振幅中心レベル以
上のとき、第３図（ｂ）。
（Ｃ）に示すように「１」 （ハイレベル）、振幅中心
レベルより小さいとき「０」 （ローレベル）を出力す
ることとなる。その結果、各比較器１３ａ、１３ｂの出
力を入力する排他的論理和ゲート１０からは第３図（ｄ
）に示すように、入力信号の一方のみがｒｌＪのときだ
け、ｒｌＪ、（＋Ｖボルト）の信号を出力する。Ａ相、
Ｂ相の正弦波信号が９０度位相がずれているならば、排
他的論理和ゲート１０の出力は位相９０度の幅の１１」
（＋Ｖボルト）、ｒＯＪ （０ボルト）のパルス信号
を出力し、この出力信号を抵抗Ｒ，コンデンサＣの積分
器で積分すれば、積分器の出力は＋■／２ボルトとなる
。しかし、Ｂ相信号がＡ相信号より９０度以上遅れてい
ると、９０度からの遅れ分だけ、排他的論理和ゲート１
０の「１」信号幅が長くなり、「０」信号の幅が短くな
る。逆に、遅れが９０度以下ならば排他的論理和ゲート
１０の「１」信号の幅は、その分だけ短くなり、「０」
信号の幅はその分だけ長くなる。そのため、抵抗Ｒ，コ
ンデンサＣの積分器の積分値は、位相差９０度のとき電
圧Ｖ／２ボルトで、９０度より遅れると電圧はさらに増
加し、（Ｖ／２）＋αとなる。
レベルより小さいとき「０」 （ローレベル）を出力す
ることとなる。その結果、各比較器１３ａ、１３ｂの出
力を入力する排他的論理和ゲート１０からは第３図（ｄ
）に示すように、入力信号の一方のみがｒｌＪのときだ
け、ｒｌＪ、（＋Ｖボルト）の信号を出力する。Ａ相、
Ｂ相の正弦波信号が９０度位相がずれているならば、排
他的論理和ゲート１０の出力は位相９０度の幅の１１」
（＋Ｖボルト）、ｒＯＪ （０ボルト）のパルス信号
を出力し、この出力信号を抵抗Ｒ，コンデンサＣの積分
器で積分すれば、積分器の出力は＋■／２ボルトとなる
。しかし、Ｂ相信号がＡ相信号より９０度以上遅れてい
ると、９０度からの遅れ分だけ、排他的論理和ゲート１
０の「１」信号幅が長くなり、「０」信号の幅が短くな
る。逆に、遅れが９０度以下ならば排他的論理和ゲート
１０の「１」信号の幅は、その分だけ短くなり、「０」
信号の幅はその分だけ長くなる。そのため、抵抗Ｒ，コ
ンデンサＣの積分器の積分値は、位相差９０度のとき電
圧Ｖ／２ボルトで、９０度より遅れると電圧はさらに増
加し、（Ｖ／２）＋αとなる。
また、位相差が９０度以下であると電圧値（Ｖ／２）−
αとなる。このことは、積分器の出力がＡ相、Ｂ相の位
相差を示すこととなる。一方排他的論理和ゲート１０の
出力は、Ｆ／Ｖ変換器１１に入力されているから、Ｆ／
Ｖ変換器１１は排他的論理和ゲーテ１０の出力パルス列
の出力速度に比例した電圧、すなわちエンコーダの検出
部が取り付けられた移動体の移動速度に比例した電圧を
出力する。Ｆ／Ｖ変換器１１の出力電圧が設定電圧Ｖｃ
以上になると、比較器１２はＡ／Ｄ変換指令をＡ／Ｄ変
換器１４に出力し、該信号を受信したＡ／Ｄ変換器１４
は積分器の出力であるアナログ電圧をデジタルデータ変
換し、位相差データとしてＲＯＭ２に出力する。
αとなる。このことは、積分器の出力がＡ相、Ｂ相の位
相差を示すこととなる。一方排他的論理和ゲート１０の
出力は、Ｆ／Ｖ変換器１１に入力されているから、Ｆ／
Ｖ変換器１１は排他的論理和ゲーテ１０の出力パルス列
の出力速度に比例した電圧、すなわちエンコーダの検出
部が取り付けられた移動体の移動速度に比例した電圧を
出力する。Ｆ／Ｖ変換器１１の出力電圧が設定電圧Ｖｃ
以上になると、比較器１２はＡ／Ｄ変換指令をＡ／Ｄ変
換器１４に出力し、該信号を受信したＡ／Ｄ変換器１４
は積分器の出力であるアナログ電圧をデジタルデータ変
換し、位相差データとしてＲＯＭ２に出力する。
ＲＯＭ２は入力された位相差データと、Ａ／Ｄ変換器Ｌ
ａ、ｌｂでデジタルデータに変換された人相、Ｂ相の信
号データで指定されるアドレスより対応する内挿データ
を読みだし出力する。
ａ、ｌｂでデジタルデータに変換された人相、Ｂ相の信
号データで指定されるアドレスより対応する内挿データ
を読みだし出力する。
Ａ／Ｄ変換器３は一度変換した値を次ぎのＡ／Ｄ変換指
令が入力されるまで、記憶しており、また、人相、Ｂ相
の位相差が度々変化するものではないので、移動体が所
定速度以上になった時点で、その位相差を測定すれば十
分である。
令が入力されるまで、記憶しており、また、人相、Ｂ相
の位相差が度々変化するものではないので、移動体が所
定速度以上になった時点で、その位相差を測定すれば十
分である。
第２図は本発明を実施する第２の実施例の回路ブロック
図で、第１の実施例と相違する点は、位相差検出手段４
が相違し、第１の実施例の位相差検出手段３から、比較
器１３ ａ、 １３ ｂが削除され、その代わりにＡ
／Ｄ変換器１ａ、ｌｂの最上位ビットの信号が夫々排他
的論理和ゲート１０に入力されている点で、位相差検出
手段が相違するのみであり、他の構成は、第１の実施例
と同一である。なお、第１の実施例と同一の構成は同一
の符号を付している。
図で、第１の実施例と相違する点は、位相差検出手段４
が相違し、第１の実施例の位相差検出手段３から、比較
器１３ ａ、 １３ ｂが削除され、その代わりにＡ
／Ｄ変換器１ａ、ｌｂの最上位ビットの信号が夫々排他
的論理和ゲート１０に入力されている点で、位相差検出
手段が相違するのみであり、他の構成は、第１の実施例
と同一である。なお、第１の実施例と同一の構成は同一
の符号を付している。
この第２の実施例におけるＡ／Ｄ変換器１ａ。
１ｂは夫々の正弦波信号の振幅中心電圧レベルで、出力
のデジタル信号の最上位ビットＭＳＢが「１」になるよ
うにセットしている。そのため、第３図（ａ）に示すよ
うな人相、Ｂ相の正弦波信号をＡ／Ｄ変換器１ａ、ｌｂ
でデジタル信号に変換すると、Ａ相、Ｂ相の信号が振幅
中心レベルより大きいとき、Ａ／Ｄ変換器１ａ、ｌｂの
出力の最上位ビットＭＳＢは、第３図（ｂ）、 （ｃ
）に示すように「１」出力となる。この出力は第１の実
施例の比較器１３ａ、１３ｂの出力と同一である。その
結果、第１の実施例で説明したように位相差検出手段４
は前述したように、位相差に応じた電圧を出力し、この
電圧を比較器１２から出力されるＡ／Ｄ変換指令に応じ
て、Ａ／Ｄ変換器１４はデジタルデータに変換して位相
差データをＲＯＭ２に出力する。ＲＯＭ２はこの位相差
データとＡ／Ｄ変換器１ａ、１ｂから出力されるＡ相、
Ｂ相の正弦波データより内挿データを読みだし、出力す
る。
のデジタル信号の最上位ビットＭＳＢが「１」になるよ
うにセットしている。そのため、第３図（ａ）に示すよ
うな人相、Ｂ相の正弦波信号をＡ／Ｄ変換器１ａ、ｌｂ
でデジタル信号に変換すると、Ａ相、Ｂ相の信号が振幅
中心レベルより大きいとき、Ａ／Ｄ変換器１ａ、ｌｂの
出力の最上位ビットＭＳＢは、第３図（ｂ）、 （ｃ
）に示すように「１」出力となる。この出力は第１の実
施例の比較器１３ａ、１３ｂの出力と同一である。その
結果、第１の実施例で説明したように位相差検出手段４
は前述したように、位相差に応じた電圧を出力し、この
電圧を比較器１２から出力されるＡ／Ｄ変換指令に応じ
て、Ａ／Ｄ変換器１４はデジタルデータに変換して位相
差データをＲＯＭ２に出力する。ＲＯＭ２はこの位相差
データとＡ／Ｄ変換器１ａ、１ｂから出力されるＡ相、
Ｂ相の正弦波データより内挿データを読みだし、出力す
る。
発明の効果
本発明は、エンコーダの検出部より出力されるＡ相、Ｂ
相の位相差を自動的に検出して、位相差を補正した正弦
波の内挿信号を出力するようにしたから、従来のように
、人手によるアナログ調整を必要とせず、また、アナロ
グ調整のための複雑な構成を必要としない。
相の位相差を自動的に検出して、位相差を補正した正弦
波の内挿信号を出力するようにしたから、従来のように
、人手によるアナログ調整を必要とせず、また、アナロ
グ調整のための複雑な構成を必要としない。
第１図は本発明を実施する第１の実施例の回路ブロック
図、第２図は本発明を実施する第２の実施例の回路ブロ
ック図、第３図は位相差検出のための作用説明図である
。 ｌａ、ｌｂ、１４・・・アナログ−デジタル変換器、２
・・・ＲＯＭ、３．４・・・位相差検出手段、１１・・
・周波数−電圧変換器、 １２．１３ａ、１３ｂ−・・比較器
図、第２図は本発明を実施する第２の実施例の回路ブロ
ック図、第３図は位相差検出のための作用説明図である
。 ｌａ、ｌｂ、１４・・・アナログ−デジタル変換器、２
・・・ＲＯＭ、３．４・・・位相差検出手段、１１・・
・周波数−電圧変換器、 １２．１３ａ、１３ｂ−・・比較器
Claims (4)
- （１）位相差がある２つの正弦波から、該正弦波の内挿
データを得るエンコーダにおいて、上記２つの正弦波の
値と位相差に応じた内挿データを記憶する記憶手段と、
上記２つの正弦波の位相差を検出する位相差検出手段と
、上記正弦波を夫々デジタルデータに変換するアナログ
−デジタル変換器とを設け、アナログ−デジタル変換器
から出される上記２つの正弦波のデータと上記位相検出
手段で検出される位相差データに基づいて、上記記憶手
段より内挿データを得るエンコーダの位相補正付き内挿
方式。 - （２）上記位相差検出手段は、上記各正弦波と夫々の正
弦波振幅中心レベルとを比較する比較器と、該比較器の
出力を入力する排他的論理和ゲートと、該ゲートの出力
をアナログ積分する積分器と、該積分器の出力をデジタ
ルデータに変換して位相差データを得るアナログ−デジ
タル変換器とで構成されている請求項１記載のエンコー
ダの位相補正付き内挿方式。 - （３）上記各正弦波をデジタルデータに変換する各アナ
ログ−デジタル変換器は、各正弦波の振幅中心レベル以
上で最上位ビットが「１」となるように設定され、上記
位相差検出手段は、上記各アナログ−デジタル変換器の
最上位ビットの信号を入力する排他的論理和ゲートと、
該ゲートの出力をアナログ積分する積分器と、該積分器
の出力をデジタルデータに変換して位相差データを得る
アナログ−デジタル変換器とで構成されている請求項１
記載のエンコーダの位相補正付き内挿方式。 - （４）上記積分器の出力をデジタルデータに変換するア
ナログ−デジタル変換器は、エンコーダで検出しようと
する移動体の移動速度が設定値以上になったときアナロ
グ−デジタル変換を行う請求項第２項または請求項第３
項記載のエンコーダの位相補正付き内挿方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1788090A JPH03223621A (ja) | 1990-01-30 | 1990-01-30 | エンコーダの位相補正付き内挿方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1788090A JPH03223621A (ja) | 1990-01-30 | 1990-01-30 | エンコーダの位相補正付き内挿方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03223621A true JPH03223621A (ja) | 1991-10-02 |
Family
ID=11956011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1788090A Pending JPH03223621A (ja) | 1990-01-30 | 1990-01-30 | エンコーダの位相補正付き内挿方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03223621A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998021553A1 (fr) * | 1996-11-11 | 1998-05-22 | Fanuc Ltd. | Circuit d'interpolation de codeur |
-
1990
- 1990-01-30 JP JP1788090A patent/JPH03223621A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998021553A1 (fr) * | 1996-11-11 | 1998-05-22 | Fanuc Ltd. | Circuit d'interpolation de codeur |
| US6188341B1 (en) | 1996-11-11 | 2001-02-13 | Fanuc Ltd. | Encoder interpolation circuit which corrects an interpolation angle between a received sine-wave encoder signal and a cosine-wave encoder signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4462083A (en) | Method of interval interpolation | |
| JP3659976B2 (ja) | エンコーダの内挿回路 | |
| JP2003254785A (ja) | エンコーダの信号処理装置 | |
| KR20070054735A (ko) | 인코더 신호 처리 장치 및 그 신호 처리 방법 | |
| EP0331189A2 (en) | Position/speed detection method and apparatus | |
| JPH08145719A (ja) | 位置または角度の検出方法 | |
| JPH07229757A (ja) | 信号処理装置、位置検出装置及び駆動装置 | |
| JPH0794988B2 (ja) | 分割回路を備えた位置測定装置 | |
| JP3026949B2 (ja) | エンコーダのオフセット補正回路 | |
| US7099790B2 (en) | Sensor signal processor | |
| US6401052B1 (en) | Determination method for a position signal and/or for correction values for measurement signals | |
| JPH05231879A (ja) | 検出位置の補正方法 | |
| Cheung | An innovative method to increase the resolution of optical encoders in motion servo systems | |
| JPH03223621A (ja) | エンコーダの位相補正付き内挿方式 | |
| JP3137552B2 (ja) | アブソリュートエンコーダ | |
| JPH10132605A (ja) | 位置検出装置 | |
| US4956566A (en) | Circuit configuration with a generator system for path- or angle-dependent signals | |
| JPWO2007055063A1 (ja) | エンコーダ信号処理装置 | |
| JP3365913B2 (ja) | 位置検出装置 | |
| JPS6257930B2 (ja) | ||
| JPH0658769A (ja) | 信号処理方法及びそれを用いた変位検出装置 | |
| JP2764722B2 (ja) | エンコーダの読取信号の内挿方法 | |
| JPH0529045B2 (ja) | ||
| JP3980749B2 (ja) | 位置検出装置 | |
| JPH05256638A (ja) | 誤差補正機能付き位置検出装置 |