JPH03222507A - 増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、トランジスタを用いた電圧増幅回路、特に、
エミッタを接地した第１のトランジスタのベース端子に
信号電圧を入力し、前記第１のトランジスタのコレクタ
に、ベースを接地した第２のトランジスタのエミッタを
接続し、前記第２のトランジスタのコレクタに負荷抵抗
を接続し、前記第２のトランジスタのコレクタより出力
電圧を取り出すカスコード型の増幅回路に関するもので
ある。

［従来の技術］ 第３図は、従来用いられているエミッタ接地型の増幅回
路である。トランジスタＱ１のエミッタは接地し、コレ
クタに負荷抵抗Ｒ［を接続する。

入力信号ＶＩＮは、ベース抵抗Ｒｅを介してトランジス
タＱ１のベースに入力し、出力信号ｖＯはトランジスタ
Ｑ１のコレクタより取り出す。

この様な増幅回路の電圧利得Ａｖは次式により表わされ
る。

ＩＮ Ｔ ・・・（１） ここで、ｇｌｌｌはトランジスタＱ１の相互コンダクタ
ンスであり、ｇ＋１１＝１１　／ＶＴである。また、１
１はトランジスタＱ１のエミッタ電流、ＶＴは熱起電力
を表す。

トランジスタＱ１には、ベース・コレクタ間、及びコレ
クタ・基板間に、それぞれＣＢ１．　Ｃｃｌの寄生容量
が付加しており、これにより帯域が制限される。特に、
電圧利得Ａｙが大きい場合には、増幅回路の一３ｄＢ帯
域幅Ｂは、次式により表される。

Ｂ＝ （２πＲＢ　ＣＢＩＡｖ） ・・（２） 上記（２）式に示されるように、トランジスタＱ１のベ
ース端子の入力容量が等測的に大きく見えるミラー効果
により、帯域が著しく低減される。

この様な帯域の低減を抑えるため、第４図に示すような
カスコード接続型の増幅回路が従業されている。この回
路では、エミッタ接地した第１のトランジスタＱ１のコ
レクタに、ベースを接地した第２のトランジスタＱ２の
エミッタを接続し、トランジスタＱ２のコレクタに負荷
抵抗Ｒ［を接続する。

このカスコード型増幅回路の電圧利得Ａｙは、はぼ上記
（１）式と同じになる。また、入力信号に対するトラン
ジスタＱ１のコレクタ端子での電圧利得は、約１倍程度
と小さくなるので、第３図の増幅回路のようなミラー効
果による帯域の低減が生じない。従って、帯域の広い増
幅回路を実現できる。

［発明が解決しようとする課題１ 上記第４図に示すカスコード型増幅回路によれば、ミラ
ー効果の影響を除くことができるが、この回路において
は、負荷抵抗Ｒ［と第２のトランジスタＱ２のコレクタ
端子に寄生する容量ＣＢ２゜ＣＣ２により、帯域が制限
される。即ち、増幅回路の一３ｄＢ帯域幅Ｂは、次式に
より表される。

Ｂ＝１／［（２π　ＲＬ（ＣＢ２＋　ＣＣ２）］上式よ
り、帯域を広げるには、負荷抵抗Ｒ［あるいは第２のト
ンジスタＱ２の寄生容量ＣＢ２ＣＣ２を小さくすれば良
い。しかし、負荷抵抗Ｒ［を小さくすると利得が低下す
る。また寄生容量ＣＢ２．　ＣＣ２を小さくするには、
トランジスタＱ２のサイズを小さくする必要があるが、
トランジスタのサイズにより許容できるエミッタ電流の
上限が定まるので、トランジスタのサイズを小さくする
ためには、エミッタ電流も小さくしなければならない、
しかしエミッタ電流を小さくすると（１）式より利得が
低下する。

このように、帯域と利得の間にトレードオフの関係が生
じてしまうので、利得を低下させずに、更に帯域を広げ
る新しい回路方式が望まれる。

本発明の目的は、前記した従来技術の欠点を解消し、利
得を低下させずに帯域を広げることができる新規な増幅
回路を提供することにある。

［課題を解決するための手段］ 本発明は、エミッタを接地した第１のトランジスタのベ
ース端子に信号電圧を入力し、前記第１のトランジスタ
のコレクタに、ベースを接地した第２のトランジスタの
エミッタを接続し、前記第２のトランジスタのコレクタ
に負荷抵抗を接続し、前記第２のトランジスタのコレク
タより出力電圧を取り出すカスコード型の増幅回路にお
いて、前記第１のトランジスタのコレクタ端子に定電流
源あるいは抵抗を接続して、前記第１のトランジスタに
バイアス電流を供給する構成としたものである。

［作用］ 本発明の要旨は、カスコード型増幅回路において、エミ
ッタ接地トランジスタのコレクタ端子より一定のバイア
ス電流を注入することにあり、それによって、エミッタ
接地１−ランジスタの相互コンダクタンスを大きくする
と共に、ベース接地トランジスタのエミッタ電流を小さ
くし、ベース接地トランジスタのサイズを小さくするこ
とにより、利得を低下させずに帯域を大幅に広くさせた
ものである。

［実施例］ 以下、本発明を図示の実施例に基づいて説明する。

第１図のカスコード型増幅回路の構成は、基本的には第
４図と同様であり、エミッタを接地した第１のトランジ
スタＱ１のベース端子に信号電圧を入力し、第１のトラ
ンジスタＱ１のコレクタに、ベースを接地した第２のト
ランジスタＱ２のエミッタを接続し、第２のトランジス
タＱ２のコレクタに負荷抵抗ＲＬを接続し、第２のトラ
ンジスタＱ２のコレクタより出力電圧を取り出す構成に
なっている。しかし、従来と異なり、エミッタを接地さ
れた第１のトランジスタＱ１のコレクタ端子には、定電
流源Ｉ３か接続され、トランジスタＱ１に一定電流を供
給するようになっている。

このカスコード型増幅回路の電圧利得Ａｖは、はぼ上記
（１）式と等しくなる。従って、トランジスタＱ１のエ
ミッタ電流１１．及び負荷抵抗Ｒ［か第４図のものと等
しい場合、両者は同じ電圧利得を持つ。

方、ベース接地トランジスタＱ２を流れるエミッタ電流
Ｉ２は、 １２　＝１１−Ｉ３ となり、トランジスタＱ１のエミッタ電流１１に対し定
電流源Ｉ３から供給されるバイアス電流分だけ小さくな
る。従って、トランジスタＱ２のサイズを電流の減少し
た分小さくすることができ、トランジスタＱ２のコレク
タ端子に寄生する容量Ｃ８２，ＣＣ２を小さくすること
ができる。

以上より、従来のカスコード型増幅回路に比べ、利得を
低下させずに大幅に帯域を広げた増幅回路を実現できる
。

第２図に本発明の別の実施例を示す。

この増幅回路は、電圧増幅段の入力間に！ｌｆｆ１還抵
抗Ｒ［を接続したトランスインピーダンス型の増幅回路
である。

電圧増幅段はカスコード型増幅回路であり、定電流源Ｉ
３の代わりに、抵抗Ｒ３をトランジスタＱ１のコレクタ
に接続して電流を供給している。

抵抗Ｒ３がトランジスタＱ２のエミッタインビータンス
に比べて十分大きければ、抵抗Ｒ３による利得の低下は
十分小さい。

従って、第１図の場合と同様に、トランジスタＱ２に流
れるエミッタ電流を小さくした分、トランジスタＱ２の
サイズを小さくできるので、トランジスタＱ２のコレク
タ端子に寄生する容量を低減し、広帯域化を図ることか
できる。

［発明の効果］ 以上述べたように、本発明によれば、簡単な回路構成に
より、従来のカスコード型増幅回路に比べ、大幅に帯域
の広い増幅回路を実現することができる。また、特にＩ
Ｃ化に適した回路構成が得られる。

【図面の簡単な説明】

第１図、第２図はそれぞれ本発明の増幅回路の一実施例
を示す回路図、第３図、第４図は従来の増幅回路の回路
図である。 図中、Ｑｌは第１のトランジスタ、Ｑ２は第２のトラン
ジスタ、ＲＢ、Ｒ３は抵抗、Ｒ［は負荷抵抗、ＣＢ１．
　ＣＣ１，ＣＢ２．　ＣＣ２は寄生容量、ＶＣｃ、ＶＢ
は電圧源、ＶＩＮは入力電圧信号源、ＶＯは出力電圧、
１１．Ｉ２はエミッタ電流、Ｉ３は定電流源、ＲＦは帰
還抵抗を示す。

Claims (1)

【特許請求の範囲】
1. １、エミッタを接地した第１のトランジスタのベース端
   子に信号電圧を入力し、前記第１のトランジスタのコレ
   クタに、ベースを接地した第２のトランジスタのエミッ
   タを接続し、前記第２のトランジスタのコレクタに負荷
   抵抗を接続し、前記第２のトランジスタのコレクタより
   出力電圧を取り出すカスコード型の増幅回路において、
   前記第１のトランジスタのコレクタ端子に定電流源ある
   いは抵抗を接続して、前記第１のトランジスタにバイア
   ス電流を供給することを特徴とする増幅回路。