JPH03217977A - 描画装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、画像メモリをアクセスして各画素の描画情
報を書換え可能に書込み処理する描画装置に関するもの
である。

〔従来の技術〕

第５図は従来の描画装置の構成を説明するブロック図で
あり、通常パーソナルコンピュータ，ワークステーショ
ン（以下まとめてパソコンと称する）の表示処理部に設
けられている。

図において、１は描画装置で、描画座標発生器７，ＣＰ
Ｕインタフェース８，画像メモリ制御器９等で構成され
、描画座標発生器７はＣＰＵインタフェース８から出力
される描画座標，描画図形等描画に必要な情報に応じて
描画すべき図形上の点のＸ座標，Ｙ座標を発生する。

４はパスセレクタで、バスラインを切り換えＣＰＵ２ま
たは画像メモリ制御器９のいずれもが画像メモリ３をア
クセスできるように構成されている。５はデータメモリ
で、画像メモリ３に既に書込まれた描画画像を変更する
際に、変更する以前の画像メモリ内容を待避するエリア
として機能し、そのデータアクセスはＣＰＵ２により管
理されている。なお、６は表示装置である。

次に、第６図〜第８図等を参照しながら第５図の動作に
ついて説明する。

描画装置１はＣＰＵ２の描画命令を受けて画像メモリ３
に点，線等を描画する。画像メモリ３はその内容が第６
図に示すようにＸ座標，Ｙ座標に相当するアドレスの内
容を書き換えることによって行われる。そして、画像メ
モリ３の内容は表示装置制御器によって表示装置６に表
示される。なお、第５図においては、簡略化のため表示
装置制御器は省略してある。

次に、描画装置１内部の動作について説明する。

ＣＰＵインタフェース８はＣＰＵ２から描画命令を受け
取り、描画座標，描画図形等描画に必要な情報を描画座
標発生器７，画像メモリ制御器９に与える。描画座標発
生器７は受け取った描画情報に応じて描画すべき図形上
の点のＸ座標，Ｙ座標を発生する。画像メモリ制御器９
は発生したＸ座標，Ｙ座標を受け取り、それらに対応す
る画像メモリ３のアドレスを計算し、パスセレクタ４を
介してその内容を書き換える。これを繰り返すことによ
り、画像メモリ３には所望の図形が描画される。なお、
このような機能を持つ描画装置としては日経データプロ
マイクロブロセサ１９８９．８月出版のＭＣ５−３　１
　４−３０　１〜ＭＣ５−３１４−３０４ページに掲載
される日本電気社製μＰＤ７２　１　２０等がある。

ところで、パソコンは、ワードブロセッシング処理等に
おいて、ユーザが表示装置６を見ながら図形情報を入力
することがある。例えば、直線を入力する時は、ユーザ
はまず視点をカーソルで指定する。次にカーソルを移動
して終点を指定する。この結果、直線の情報が入力され
ることになる。このとき、通常はパソコンはまず始点が
入力され、その後カーソルが少しでも移動すればそれを
仮の終点として直線を描画し表示装置６に表示する。そ
して、さらにカーソルの位置が変化すれば、前のカーソ
ル位置を終点とした線を消去し、その後現在の位置を仮
の終点として直線を描画する。そして、これを繰り返し
、最終的にユーザが現在のカーソル位置が終点であると
いう旨の入力をすれば、その位置を終点と見なし処理を
終了する。これを第７図（ａ）〜（ｄ）に示すが、第７
図（　’ａ　）で始点Ｐを指定した後カーソルは点Ｑ，
点Ｒを経由して終点Ｓに至る。

そして、その中間時点となる、すなわち第７図（ｂ）．
（Ｃ）ではその時点のカーソル位置それぞれＱ，Ｒを終
点とする直線が描画される。なお、図中、実線が描画さ
れた線であり、破線が消去された線である。このように
、パソコンでは図形の入力が完了されるまでの間は、図
形の描画と消去が繰り返し実行される。

［発明が解決しようとする課題１ ところで、従来の描画装置は以上のように構成されてお
り、描画機能処理は持ち合わせても消去機能処理を実行
する手段を有していなかったので、上記の場合のように
パソコンにおいて描画と消去を繰り返す処理を実行する
場合には、次の２つのいずれかの方法により対処しつつ
消去処理を実行していた。

第１の方法は、消去の時、バックグラウンドと同じ色で
消去する線と同じ線を引くと方法で、消去する線をバッ
クグラウンドの色で上書きする処理に対応する。しかし
、この方法によれば第８図に示すように、もし既に入力
され、画面上に描画されている線と消去する線が交差し
ている時は、その交点Ａ，Ｂも消去してしまうこととな
り、既に入力されている線が寸断してしまう。

第２の方法は、描画装置１を用いずにＣＰＵ２がパスセ
レクタ４を介して直接画像メモリ３に描画を行うという
方法であり、この場合には、ＣＰＵ２は描画を行うとき
、変更する以前の画像メモリ３の内容をデータメモリ５
の待避領域に待避しおく、そして、消去するときは待避
したデータを画像メモリに戻す。この方法は、消去の時
、常に描画前の状態に復帰することができるので、上記
のような問題は発生しない。しかし、この方法によると
、描画装置１に用意されている高速の描画機能を用いず
にＣＰＵ２によって描画をしなくてはならないので、描
画装置１で描画する場合に比べ描画速度が著しく低下さ
せてしまうといった問題点があった。

この発明は、上記の問題点を解決するためになされたも
ので、ＣＰＵがデータ待避，復帰に介在することなく描
画装置内で待避させる画像メモリの内容に関するデータ
とアドレスを管理することにより、既に入力した線を寸
断することなしに、新しく入力しようとする直線の描画
，消去を高速に行える描画装置を得ることを目的とする
。

［課題を解決するための手段］ この発明に係る描画装置は、描画手段による描画処理に
伴う画素データを記憶するデータメモリと、描画前に画
像メモリに記憶された画素データをデータメモリまたは
画像メモリの所定領域に待避するためのアドレスを指示
するポインタを保持するレジスタと、このレジスタに保
持されるポインタに基づいて画像メモリから読み出され
る画素データの所定領域への待避または所定領域から画
像メモリへの復帰を制御する制御手段とを設けたもので
ある。

［作用］ この発明においては、待避処理を伴う描画を示す描画情
報が与えられると、描画前に画像メモリに記憶された画
素データをデータメモリまたは画像メモリの所定領域に
待避するためのアドレスを指示するポインタがレジスタ
に保持されると、このレジスタに保持されたアドレスに
基づいて制御手段が画像メモリから読み出される画素デ
ータの所定領域への待避または所定領域から画像メモリ
への復帰を制御し、外部メモリアクセス手段による画素
データの待避，復帰を行うことなく、描画手段で高速に
内部処理する。

［実施例１ 第１図はこの発明の一実施例を示す描画装置の構成を説
明するブロック図であり、第５図と同一のものには同じ
符号を付してある。ただし、データメモリ５はパスセレ
クタ４を介してＣＰＵ２．画像メモリ制御器９に接続さ
れるでいる。

図において、１０は待避アドレスレジスタで、画像メモ
リ３の内容を変更する際に、既に書込まれたデータの画
像メモリ３に対応するアドレスを待避格納する。１１は
待避データカウンタで、データ書込み処理を管理するカ
ウント値を管理記憶する。なお、この実施例では画像メ
モリ３，データメモリ５のワード幅は８ビットまたはそ
れらのアドレスは１６ビットとする。

このように構成された描画装置において、待避処理を伴
う描画を示す描画情報がＣＰＵ２より与えられると、描
画前に画像メモリ３に記憶された画素データをデータメ
モリ５または画像メモリ３の所定領域に待避するための
アドレスを指示するポインタがレジスタ（この実施例で
は待避アドレスレジスタ１０）に保持され、この待避ア
ドレスレジスタ１０に保持されたアドレスに基づいて制
御手段が画像メモリ３から読み出される画素データの所
定領域への待避または所定領域から画像メモリ３への復
帰を制御し、外部メモリアクセス手段、例えばＣＰＵ２
による画素データの待避，復帰を行うことなく、描画手
鵬で高速に内部処理する。

具体的には、ＣＰＵ２の描画命令を受け描画座標発生器
７が描画点の座標を発生し画像メモリ制御器９がその描
画座標に相当する画像メモリ３を書き換えるという処理
は同様であるが、ＣＰＵ２よりデータ待避を伴う描画で
あるという旨の制御情報があらかじめＣＰＵ２から画像
メモリ制御器９に与えられていれば、画像メモリ制御器
９は画像メモリ３を変更する前にその内容とアドレスを
データメモリ５に待避する。以下、この手順について第
２図（ａ）を参照しながら説明する。

第２図（ａ）は、第１図に示した表示装置６の表示画面
の一部を示す模式図であり、例えば横１６画素，縦５画
素の範囲を示してある。ここで、画像メモリ３のワード
幅は８ビットであるので、画像メモリ３は１ワードで８
画素分の画像情報を保持できる。つまり、図中最上の左
８画素はアドレスａの画像メモリ３のワードが、最上の
右８画素はアドレスａ＋１のワードがその画像情報を保
持している。以下、図示のように残りの画素はアドレス
ｂ，ｂ＋１，ｃ，ｃ＋１，ｄ，ｄ＋１，ｅ，ｅ＋１のワ
ードが画像情報を保持する。なお、画像メモリ３は通常
画面上の横向きに連続的にアドレスを割り付けるので、
アドレスは横方向には連続であるが縦方向にはとびとび
の値をとる。

次に描画手順であるが、ここではあらかじめ図中の黒丸
が描画されており、番号の付けた白丸を１から順に描画
して行くものとする。このとき、待避アドレスレジスタ
１０にはデータメモリ５の待避領域の最上位アドレスが
、待避データカウンタ１１には「０」が初期設定されて
おり、パスセレクタ４は画像メモリ制御器９と画像メモ
リ３，データメモリ５とを接続しているものとする。こ
の状態で、画像メモリ制御器９は描画座標発生器７によ
って発生された白丸１　（図中■で示す）のアドレスを
計算し、そのアドレスに対する画像メモリ３の内容をリ
ードする。次に、画像メモリ制御器９は待避アドレスレ
ジスタ１０から「１」を差し引き、その内容が示すアド
レスで指示されるデータメモリ５に、リードした画像メ
モリ３のデ一夕をライトする。次に画像メモリ制御器９
は、待避アドレスレジスタ１０から「１」を差し弓き、
そのアドレスのデータメモリ５に計算した画像メモリ３
の上位８ビットをライトする。更に、画像メモリ制御器
９は待避アドレスレジスタ１０から「１」を差し引き、
そのアドレスのデータメモリ５に計算した画像メモリ３
の下位８ビットをライトする。この結果、データメモリ
５には描画する画像メモリ３の内容とアドレスが待避さ
れたことになる。最後に、画像メモリ制御器９はリード
した画像メモリ３の描画すべきビット（白丸１では右か
ら２番目のビット）の内容を「１」にして画像メモリ３
にライトし、待避データカウンタ１１に「１」を加える
。そして、同様の処理を白丸２から白丸７についても実
行する。この結果データメモリ５には第２図（ｂ）に示
すように画像メモリ３の内容とアドレスが７ワード分待
避され、また画像メモリ３には白丸１〜白丸７が描画さ
れる。また、この時、待避データカウンタ１１の値は「
７」になる。

次に消去処理動作について説明する。

消去の場合は、画像メモリ制御器９はまず待避アドレス
レジスタ１０の示すアドレスのデータメモ〜り５の内容
をリードし、それを画像メモリ３の下位８ビットのアド
レスとし、待避アドレスレジスタ１ｏに「１」を加える
。

次に、待避アドレスレジスタ１０の示すアドレスのデー
タメモリ５の内容をリードし、それを画像メモリ３の上
位８ビットのアドレスとし、待避アドレスレジスタ１０
に「１」を加える。さらに、画像メモリ制御器９は待避
アドレスレジスタ１０の示すアドレスのデータメモリ５
の内容をリードする。そして、データを先にリードされ
ている下位，上位のアドレスの示すアドレスに対応して
画像メモリ３上にライトし、待避アドレスレジスタ１０
に「１」を加える。最後に画像メモリ制御器９は待避デ
ータカウンタ１１から「１」を差し引く。画像メモリ制
御器９はこれを待避データカウンタ１１がｒＯＪになる
まで繰り返す。この結果待避されたデータメモリ５のデ
ータはすべて画像メモリ３に復帰されることになり、消
去が行われたことになる。

次に、第３図を参照しながらこの発明に係る描画装置に
おける画素データ処理動作について説明する。

第３図はこの発明に係る描画装置における画素データ処
理手順の一例を説明するフローチャートである。なお、
（１）〜（ｌ３）はステップを示す。

描画装置１はＣＰＴＪ２から与えられる描画情報を待機
し（１）、描画情報を得たら、その描画情報が待避処理
を伴う、例えば待避処理かどうかを判定し（２）、ＹＥ
Ｓならば画像メモリ３に対する書込みアドレスを描画座
標発生器７で計算し（３）書込みアドレスに対応するア
ドレスに描画された画像メモリ３上の画素データをリー
ドし（４）、待避アドレスレジスタ１０から「１」を差
し引き（５）、対応アドレスにリードした画素データを
ライトする（６）。次いで、待避データカウンタ１１の
内容を「１」カウントアップし（７）　　カウント値が
「７」かどうかを判定し（８）　　ＮＯならばステップ
（３）に戻り、ＹＥＳならば次の処理に移行する。

一方、ステップ（２）の判断でＮｏの場合は、データメ
モリをアクセスし（９）　　アドレスデータ，画素デー
タをデータメモリ５よりリードするのを待機し（ｌＯ）
、アドレスデータ，画素データをを得たら、アドレスデ
ータに基づいて画像メモリ３をアクセスして、画像メモ
リ３に画素データを書き込み（１１）、待避データカウ
ンタ１１からｒｌＪを差し引＜　（１２＋。次いで、待
避データカウンタ１１の内容、すなわちカウント値がｒ
ＯＪかどうかを判断し（１３）、Ｎｏならばステップ（
９）に戻り、ＹＥＳならば次の処理に移行する。

なお、上記実施例では点を描画する度に画像メモリ３を
データメモリ５に待避する例について説明したが、第４
図に示すように描画装置１に１つ前の点の画像メモリ３
のアドレスを記憶するアドレスフローレジスタ１２，比
較器１３等を設け、アドレスフローレジスタ１２と現在
の点の画像メモリ３のアドレスを比較し、それらが一致
しなかった時だけ画像メモリ３の内容を待避するように
しても良い。この場合は、第２図（ｂ）におけるアドレ
スｄ，ｃ＋１のように同一アドレスの画像メモリ３の内
容が連続して待避されることがな《なるのでデータメモ
リ５の待避領域が少なくて済む。

また、場合によって画像メモリ３はそのすべての領域が
表示装置６に表示されるのではな《一部の領域が表示さ
れないこともある。このような場合は、表示されない領
域を待避として用いても良く、新しくデータメモリ５を
設けなくとも良い。

［発明の効果］ 以上説明したように、この発明は描画手段による描画処
理に伴う画素データを記憶するデータメモリと、描画前
に画像メモリに記憶された画素データをデータメモリま
たは画像メモリの所定領域に待避するためのアドレスを
指示するポインタを保持するレジスタと、このレジスタ
に保持されるポインタに基づいて画像メモリから読み出
される画素データの所定領域への待避または所定領域か
ら画像メモリへの復帰を制御する制御手段とを設けたの
で、描画処理、特に画像メモリに既に書き込まれた画素
データを待避して行う描画処理に際し、従来のようなＣ
ＰＬＪ等のデータ待避アクセスが発生せず、描画手段内
でデータ待避アクセスまたはデータ復帰アクセスを行う
ことができる。従って、従来の消去描画等に比べて高速
、かつ前の画素情報を消失することなく行える効果を奏
する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す描画装置の構成を説
明するブロック図、第２図（ａ）は、第１図に示した表
示装置の表示画面の一部を示す模式図、第２図（ｂ）は
、第１図に示したデータメモリのデータマップを説明す
る模式図、第３図はこの発明に係る描画装置における画
素データ処理手順の一例を説明するフローチャート、第
４図はこの発明の他の実施例を示す描画装置の構成を説
明するブロック図、第５図は従来の描画装置の構成を説
明するブロック図、第６図はこの種の描画装置の描画情
報の表示画面を説明する模式図、第７図，第８図は従来
の描画情報消去処理動作を説明する描画処理推移図であ
る。 図において、１は描画装置、２はＣＰＵ，３は画像メモ
リ、４はパスセレクタ、５はデータメモリ、６は表示装
置、７は描画座標発生器、８はＣＰＵインタフェース、
９は画像メモリ制御器、１０は待避アドレスレジスタ、
１１は待避データカウンタである。

Claims (1)

【特許請求の範囲】
1. 描画情報に基づいて画像メモリ上に所定の描画処理を行
   う描画手段を有する描画装置において、前記描画手段に
   よる描画処理に伴う画素データを記憶するデータメモリ
   と、描画前に前記画像メモリに記憶された画素データを
   前記データメモリまたは前記画像メモリの所定領域に待
   避するためのアドレスを指示するポインタを保持するレ
   ジスタと、このレジスタに保持されるポインタに基づい
   て前記画像メモリから読み出される画素データの前記所
   定領域への待避または前記所定領域から画像メモリへの
   復帰を制御する制御手段とを具備したことを特徴とする
   描画装置。