JPH03216838A - Electronic equipment - Google Patents

Electronic equipment

Info

Publication number
JPH03216838A
JPH03216838A JP2013392A JP1339290A JPH03216838A JP H03216838 A JPH03216838 A JP H03216838A JP 2013392 A JP2013392 A JP 2013392A JP 1339290 A JP1339290 A JP 1339290A JP H03216838 A JPH03216838 A JP H03216838A
Authority
JP
Japan
Prior art keywords
priority
input
code
stored
input code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013392A
Other languages
Japanese (ja)
Inventor
Kanji Honda
本田 完二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faurecia Clarion Electronics Co Ltd
Original Assignee
Clarion Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clarion Co Ltd filed Critical Clarion Co Ltd
Priority to JP2013392A priority Critical patent/JPH03216838A/en
Publication of JPH03216838A publication Critical patent/JPH03216838A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To smooth an operation and to prevent a device from being complicated by eliminating contents stored in a storage means when the priority of a newly inputted code is higher than that of a code whose priority is the highest of stored codes. CONSTITUTION:When an input code is inputted from a key matrix 4, a controller 1 compares the priority of the input codes stored in a processing waiting buffer memory 2 with that of the input code newly inputted by the sue of a priority decision memory 3. When the priority of the input code newly inputted is higher, the contents in the memory 2 is erased. Therefore, the action of the input code whose priority is high is executed without waiting for the execution of the input code stored in the memory 2. Thus, the smooth operation is accomplished and the device is prevented from being complicated because a hardware for interruption need not be added.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は電子機器に関する. く従来の技術〉 電子機器において、入力装置が連続的に操作された場合
、入力されたコードを一度バッファメモリに格納して、
入力されたコードの順番に該コードに対応した処理を実
行していくことが広く行われている。
[Detailed Description of the Invention] <Industrial Application Field> This invention relates to electronic equipment. Prior Art> In electronic equipment, when an input device is operated continuously, the input code is stored once in a buffer memory and then
It is widely practiced to execute processes corresponding to input codes in the order in which they are input.

第3図にテープレコーダにおけるその一例を示す.いま
テープ動作時にFF.APC:,EJECTが連続的に
入力されると、キー処理待バツファメモリに入力順にF
F.APC.EJECTのコードが格納される(a).
そして、順次FF.APC.EJECTの動作が実行さ
れるように構成されている(b,c,d). く発明が解決しようとする課題〉 このような構成の場合、第3図の例で云えばEJECT
キーを押しても、FF動作とAPC動作が終わるまでE
JECT動作は実行されないことになる.しかし、EJ
ECTの機能はテープをデッキの外へ出すことであるか
ら、このEJECTの操作が成された時点でFF.AP
C動作に先行して実行されたほうがユーザにとっては便
利である.そのためFF,APCの動作時間は無駄で不
要な待ち時間になる欠点があった。
Figure 3 shows an example of this in a tape recorder. Now when the tape is running, FF. When APC:, EJECT is input continuously, F is stored in the buffer memory waiting for key processing in the order of input.
F. APC. EJECT code is stored (a).
Then, FF. APC. The EJECT operation is configured to be executed (b, c, d). Problems to be Solved by the Invention In the case of such a configuration, in the example of Fig. 3, EJECT
Even if you press the key, the E
The JECT operation will not be executed. However, E.J.
The function of ECT is to eject the tape from the deck, so when this EJECT operation is performed, FF. AP
It is more convenient for the user if it is executed before the C operation. Therefore, the operation time of the FF and APC is wasted and has the disadvantage of resulting in unnecessary waiting time.

このような問題点を改善するために,操作装置に割り込
み用のハードを別に設けて、動作優先順位の高い割り込
み入力があった場合には、その処理を優先して実行させ
るようにしたものも知られている.しかし、この構成の
場合には割り込み用のハードを別途設ける必要があるた
め,機器の構造が複雑化して高価になる上、優先的に処
理する動作が多数ある場合には割り込み用のハード部分
が複雑になる欠点があった. く発明の概要〉 この発明は上記した従来の欠点を改善して、装置の複雑
化を生ずることなく操作性を向上することを目的とする
ものである。
In order to improve this problem, some systems have installed separate hardware for interrupts in the operating device, so that when there is an interrupt input with a high priority, that process is executed with priority. Are known. However, in this configuration, it is necessary to separately provide hardware for interrupts, which complicates the structure of the device and increases its cost.In addition, if there are many operations that need to be processed with priority, the hardware for interrupts may be required. It had the disadvantage of being complicated. SUMMARY OF THE INVENTION The object of the present invention is to improve the above-mentioned conventional drawbacks and improve operability without complicating the device.

この目的のために本発明の電子装置は、入力されたコー
ドを入力順に格納する手段と、入力されたコードの優先
順位を判断する手段と、前記格納する手段に格納された
コードのうち最も優先順位の高いコードより、新たに入
力されたコードの優先順位が高い時は、前記格納する手
段に格納された内容を削除する手段とを備えたことを基
本的な特徴とするものである。
For this purpose, the electronic device of the present invention includes means for storing input codes in the order of input, means for determining the priority of the input codes, and a code having the highest priority among the codes stored in the storing means. A basic feature of the present invention is that it includes means for deleting the contents stored in the storing means when a newly input code has a higher priority than a higher-ranked code.

〈作用〉 入力されたコードは、判断する手段により優先順位を判
断される。この新たに入力されたコードは既に格納する
手段に格納されたコードの中最も優先順位の高いものと
比較される。新たに入力されたコードの優先順位が、格
納する手段に格納されたコードの中最も優先順位の高い
ものよりも高い場合,該格納する手段に格納された内容
は削除される。
<Operation> The priority of the input code is determined by the determining means. This newly input code is compared with the code with the highest priority among the codes already stored in the storage means. If the priority of the newly input code is higher than the code with the highest priority among the codes stored in the storage means, the contents stored in the storage means are deleted.

く実施例〉 以下本発明をテープレコーダに適用した場合の一実施例
を図面に基づいて説明する。
Embodiment> An embodiment in which the present invention is applied to a tape recorder will be described below with reference to the drawings.

第1図においてマイクロコンピュータを主体に構成され
た制御装置1にはキーマトリクス4の各キーからの種々
の操作指令信号が入力するようになっている。制御装置
1はこの操作指令信号等に基づいて機器の機構部5を制
御する構成になっている。制御装置1には処理待バツフ
ァメモリ2と優先順位判別メモリ3が接続されており、
処理待バッファメモリ2にはキーマトリクス4から入力
された入力コードが一時的に格納される。また、優先順
位判別メモリ3はキーマトリクス4に格納された入力コ
ードの中最も優先順位の高い入力コードの優先順位コー
ドを格納するように構成されている。
In FIG. 1, various operation command signals from each key of a key matrix 4 are input to a control device 1 mainly composed of a microcomputer. The control device 1 is configured to control the mechanism section 5 of the device based on this operation command signal and the like. A processing buffer memory 2 and a priority order determination memory 3 are connected to the control device 1.
The input code input from the key matrix 4 is temporarily stored in the processing buffer memory 2. Furthermore, the priority order determination memory 3 is configured to store the priority order code of the input code having the highest priority among the input codes stored in the key matrix 4.

キーマトリクス4からの入力コードには、下掲第1表に
示すように優先順位コードが付されており、その下位4
ビットの数字が大きいほど動作優先順位が高くなってい
る。
The input code from key matrix 4 is assigned a priority code as shown in Table 1 below, and the lower 4
The larger the bit number, the higher the operation priority.

第1表 制御装置1はキーマトリクス4からの入力コードの入力
があると、処理待バツファメモリ2に格納された入力コ
ードの優先順位と新たに入力された入力コードの優先順
位を比較して、新たに入力された入力コードの優先順位
が高い場合は処理待バッファメモリ2の内容を消去する
ように構成されている。これにより処理待バツファメモ
リ2に格納された入力コードの実行を待つことなく,優
先順位の高い入力コードの動作を実行することが可能に
なる。
Table 1 When an input code is input from the key matrix 4, the control device 1 compares the priority order of the input code stored in the processing waiting buffer memory 2 with the priority order of the newly input input code, and creates a new input code. If the priority of the input code input is high, the contents of the processing buffer memory 2 are erased. This makes it possible to execute the operation of the input code with a high priority without waiting for the execution of the input code stored in the pending buffer memory 2.

第2図によりこの動作を詳細に説明する。This operation will be explained in detail with reference to FIG.

制御装置1は新たに入力された入力コードの優先順位を
参照して,そり優先順位コードを内部のXレジスタに格
納する(ステップ20).そして、処理待バッファメモ
リ2に待ち入力コードがあるか否か判断し(ステップ2
1)、ない場合にはXレジスタに入れた優先順位コード
を優先順位判別メモリ3に格納し(ステップ24)、新
たに入力した入力コードを処理待バッファメモリ2に格
納する(ステップ25)6 ステップ21で処理待バッファメモリ2に処理待の入力
コードが有る場合は,Xレジスタに格納した優先順位コ
ードと優先順位判別メモリ3の優先順位コードを比較す
る(ステップ22)。優先順位判別メモリ3には必ずそ
れまでの入力コードの中の最優先の優先順位コードが入
っている。そして,Xレジスタの優先順位コードが大き
い場合、即ち新たに入力した入力コードの優先順位が高
い場合は処理待バッファメモリ2の内容を消去し、処理
待バッファメモリ2に格納された待ちの入力コードをす
べて消す(ステップ23)。そして、該新たな人力コー
ドの優先順位コードを優先順位判別メモリ3に格納し、
また該新たな入力コードを処理待バッファメモリ2に格
納する(ステップ24.25)。ステップ22で、新た
な入力コードの優先順位が小さい場合、該入力コードを
処理待バッファメモリ2に追加して(ステップ25)、
該入力コードの実行を待ち状態とする。
The control device 1 refers to the priority order of the newly inputted input code and stores the warp priority code in the internal X register (step 20). Then, it is determined whether or not there is a waiting input code in the waiting buffer memory 2 (step 2).
1) If there is no priority code, store the priority code placed in the X register in the priority determination memory 3 (step 24), and store the newly input input code in the processing buffer memory 2 (step 25) 6. If there is an input code waiting to be processed in the pending buffer memory 2 at step 21, the priority code stored in the X register is compared with the priority code in the priority determination memory 3 (step 22). The priority order determination memory 3 always contains the highest priority code among the input codes up to that point. If the priority code of the X register is large, that is, if the newly inputted input code has a high priority, the contents of the waiting buffer memory 2 are erased, and the waiting input code stored in the waiting buffer memory 2 is (Step 23). Then, the priority code of the new manual code is stored in the priority determination memory 3,
The new input code is also stored in the processing buffer memory 2 (steps 24 and 25). In step 22, if the priority of the new input code is low, the input code is added to the processing buffer memory 2 (step 25),
The execution of the input code is put into a waiting state.

なお、優先順位判別メモリ3は必須ではなく優先順位の
比較が可能であればどの様な構成にしてもよく、制御装
置1と処理待バッファメモリ2の間でデータを比較する
ことも可能である.以上の構成によれば,キーマトリク
ス4から優先順位の高い入力コードが入力された場合に
は、処理待バッファメモリ2の内容が消去されるため、
動作の待ち時間がなく,円滑な操作が実現できる.また
、割り込み用のハードなどを追加する必要がないため、
装置の複雑化を防止できる.く発明の効果〉 以上説明したように、本発明の電子装置は、入力された
コードを入力順に格納する手段と、入力されたコードの
優先順位を判断する手段と、前記格納する手段に格納さ
れたコードのうち最も優先順位の高いコードより、新た
に入力されたコードの優先順位が高い時は、前記格納す
る手段に格納された内容を削除する手段とを備えている
ため、優先順位の高いコードが入力された場合には、格
納する手段の内容が消去される。そのため,操作が円滑
に実行され、またそのためにハード等を追加する必要が
なく、装置の複雑化を防止できるなどの効果がある。
Note that the priority order determination memory 3 is not essential and may have any configuration as long as it is possible to compare priorities, and it is also possible to compare data between the control device 1 and the processing buffer memory 2. .. According to the above configuration, when an input code with a high priority is input from the key matrix 4, the contents of the processing buffer memory 2 are erased.
There is no waiting time, and smooth operation can be achieved. In addition, there is no need to add hardware for interrupts, etc.
This prevents the device from becoming more complex. Effects of the Invention> As explained above, the electronic device of the present invention has a means for storing input codes in the order of input, a means for determining the priority order of the input codes, and a means for storing input codes in the storing means. When a newly input code has a higher priority than the code with the highest priority among the codes that have been input, the code with the highest priority is deleted. When the code is input, the contents of the storage means are erased. Therefore, operations can be performed smoothly, and there is no need to add hardware or the like for this purpose, which has the effect of preventing the device from becoming complicated.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すブロック図、第2図は
動作を説明するためのフローチャート図,第3図は従来
の構成の説明図である。 1二制御装置,2:処理待パッファメモリ、3:優先順
位判別メモリ、4:キーマトリクス、5:機構部。
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a flowchart for explaining the operation, and FIG. 3 is an explanatory diagram of a conventional configuration. 12 control device, 2: processing buffer memory, 3: priority order determination memory, 4: key matrix, 5: mechanism section.

Claims (1)

【特許請求の範囲】  入力されたコードを入力順に格納する手段と、入力さ
れたコードの優先順位を判断する手段と、前記格納する
手段に格納されたコードのうち最も優先順位の高いコー
ドより、新たに入力されたコードの優先順位が高い時は
、前記格納する手段に格納された内容を削除する手段と
、 を備えたことを特徴とする電子機器。
[Scope of Claims] Means for storing input codes in the order of input, means for determining the priority of the input codes, and a code having the highest priority among the codes stored in the storing means, An electronic device comprising: means for deleting contents stored in the storing means when a newly input code has a high priority.
JP2013392A 1990-01-23 1990-01-23 Electronic equipment Pending JPH03216838A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013392A JPH03216838A (en) 1990-01-23 1990-01-23 Electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013392A JPH03216838A (en) 1990-01-23 1990-01-23 Electronic equipment

Publications (1)

Publication Number Publication Date
JPH03216838A true JPH03216838A (en) 1991-09-24

Family

ID=11831837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013392A Pending JPH03216838A (en) 1990-01-23 1990-01-23 Electronic equipment

Country Status (1)

Country Link
JP (1) JPH03216838A (en)

Similar Documents

Publication Publication Date Title
US4434464A (en) Memory protection system for effecting alteration of protection information without intervention of control program
US6128751A (en) Electronic apparatus and method for patching a fixed information
US7434222B2 (en) Task context switching RTOS
JPH03216838A (en) Electronic equipment
US4816992A (en) Method of operating a data processing system in response to an interrupt
JP3462245B2 (en) Central processing unit
US4263658A (en) Electronic apparatus capable of storing operational sequence
US5214764A (en) Data processing apparatus for operating on variable-length data delimited by delimiter codes
JPS6236575B2 (en)
JPS6148741B2 (en)
JP2839545B2 (en) Data access method
JPH01300352A (en) Dump area instruction control system
JPH1011320A (en) Rom program monitor device of processor of computer or the like
JPS595931B2 (en) Address stop method for arithmetic processing system
JPS63120336A (en) Switching system for memory access mode
JPS63254531A (en) Instruction read control system for electronic computer
JPH06168079A (en) Data backup system
JPS6226738B2 (en)
JPH11134202A (en) Task switching device
JPH06301628A (en) Electronic computer
JPS62116099A (en) Electronic key telephone system
JPS63147231A (en) Data processor for prefetch of instruction
JPS63265332A (en) Program jump system
JPH07334376A (en) Microprocessor and multitask managing method
JPH09198302A (en) Main storage control circuit and main storage device