JPH0320878A - Pattern inspecting device - Google Patents
Pattern inspecting deviceInfo
- Publication number
- JPH0320878A JPH0320878A JP1155419A JP15541989A JPH0320878A JP H0320878 A JPH0320878 A JP H0320878A JP 1155419 A JP1155419 A JP 1155419A JP 15541989 A JP15541989 A JP 15541989A JP H0320878 A JPH0320878 A JP H0320878A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pattern
- delay circuit
- photodiode array
- repeat pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 claims description 28
- 238000012360 testing method Methods 0.000 claims description 9
- 230000001934 delay Effects 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 13
- 230000003111 delayed effect Effects 0.000 abstract description 6
- 230000035945 sensitivity Effects 0.000 abstract description 3
- 238000013461 design Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体集積回路の製造に用いられるフォトマス
クやウェハーに形或されたパターンの欠陥を検査するパ
ターン検査装置および検査方法に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a pattern inspection apparatus and inspection method for inspecting defects in patterns formed on photomasks and wafers used in the manufacture of semiconductor integrated circuits.
従来の技術
従来から、フォトマスクやウェハーのパターン欠陥を検
査するために、パターン検査装置として、マスク・レチ
クル欠陥検査装置やウエハー検査装置が用いられている
。以下に従来のパターン検査装置と検査方法について説
明する。2. Description of the Related Art Conventionally, mask/reticle defect inspection devices and wafer inspection devices have been used as pattern inspection devices to inspect pattern defects on photomasks and wafers. A conventional pattern inspection apparatus and inspection method will be explained below.
第3図に代表的なパターン検査装置として、KLA社の
自動マスク・レチクル欠陥検査装置「Model KL
A−200 Series Jの基本構或を示す。第3
図にかいて、11は被検フォトマスク(以下マスクと略
す。)、12はマスクを照射する照明光、13は一対の
対物レンズ、14は対物レンズによう結像された被検パ
ターンの画像を電気信号に変換するフォトダイオードア
レイ、16ぱ検査開始前に検査用データに変換された被
検マスクの設計データをマスクのパターン画像に同期し
て送9出す設計データ展開ユニット、16はフォトダイ
オードアレイからの信号と設計データ展開ユニットから
の信号を切シ換える信号切シ換え器、17は左側のフォ
トダイオードアレイからの信号と信号切シ換え器からの
信号を比較する比較判定器である。Figure 3 shows KLA's automatic mask/reticle defect inspection system "Model KL" as a typical pattern inspection system.
The basic structure of A-200 Series J is shown. Third
In the figure, 11 is a photomask to be tested (hereinafter abbreviated as mask), 12 is illumination light that irradiates the mask, 13 is a pair of objective lenses, and 14 is an image of the test pattern imaged by the objective lens. 16 is a photodiode array that converts the image into an electrical signal; 16 is a design data expansion unit that sends the design data of the mask to be inspected, which has been converted to inspection data before the start of the inspection, in synchronization with the pattern image of the mask; 16 is a photodiode; A signal switcher 17 switches between the signal from the array and the signal from the design data expansion unit, and 17 is a comparison/determiner that compares the signal from the left photodiode array and the signal from the signal switcher.
以上のように構戊された自動マスク・Vチクル欠陥検査
装置について以下その動作を説明する。The operation of the automatic mask/V-ticle defect inspection apparatus constructed as described above will be explained below.
まず、信号切シ換え器で右側のフォトダイオードプレイ
からの信号を選択した場合は、左右の対物レンズで結像
された被検パターンの画像を比較することになる。この
方法はマスク上に複数個配置された同一チップ(マルチ
チップ)のパターンを検査する場合に用いることができ
、チップ比較モードと呼ばれる。このモードでは、まず
左右の対物レンズを比較する2つのチップの同じ位置に
セットする。ステージを移動しながら、左右のフォトダ
イオードアレイからの信号を比較し、もし2つの信号間
に差異があれば、これを欠陥として、ステージ位置等の
情報が取b込まれる。First, when the signal from the right photodiode play is selected by the signal switcher, the images of the test pattern formed by the left and right objective lenses are compared. This method can be used when inspecting patterns of a plurality of identical chips arranged on a mask (multi-chip), and is called a chip comparison mode. In this mode, the left and right objective lenses are first set at the same position on the two chips to be compared. While moving the stage, signals from the left and right photodiode arrays are compared, and if there is a difference between the two signals, this is treated as a defect and information such as the stage position is captured.
次に、信号切b換え器で設計データ展開ユニットからの
信号を選択した場合、左側の対物レンズで結像された被
検パターンの画像と設計データを比較することになる。Next, when the signal from the design data development unit is selected by the signal switch b, the design data is compared with the image of the test pattern imaged by the left objective lens.
この方法はマスク上に一個だけ配置されたチップ(シン
グルチップ)のパターンも、直接設計データと比較して
検査することができ、データ比較モードと呼ばれる。こ
のモードの場合も、ステージを移動しながら、被検パタ
ーンの画像と設計データの信号を比較し、もし2つの信
号間に差異があれば、これを欠陥として、ステージ位置
等の情報が取り込會れる。In this method, even the pattern of only one chip (single chip) placed on a mask can be inspected by directly comparing it with design data, and is called a data comparison mode. In this mode, the image of the test pattern and the signal of the design data are compared while moving the stage, and if there is a difference between the two signals, this is treated as a defect and information such as the stage position is imported. We will meet.
発明が解決しようとする課題
しかしながら、前記従来の構戊では、シングpチップの
場合には、たとえそのチップがメモリー素子や撮像素子
のように、チップ内の大半のパターンが繰や返しパター
ンとなっていても、チップ比較モードでは検査できない
場合が多い。これは2つの対物レンズの間隔を一定値以
下にはできないためである。この場合はチップ全体をデ
ータ比較モードで検査しなければならない。データ比較
モードでは被検マスクの設計データを検査用データに変
換して訃かなければならない。このデータ変換には一般
にかなシの時間を必要とする。更に、データ比較モード
はチップ比較モードに比べ検査スピードが遅く、検出感
度が若干低いという欠点を有していた。Problems to be Solved by the Invention However, in the conventional structure described above, in the case of a single p-chip, most of the patterns within the chip are repetitive patterns, even if the chip is a memory element or an image sensor. Even if it is, it is often not possible to test it in chip comparison mode. This is because the distance between the two objective lenses cannot be reduced below a certain value. In this case, the entire chip must be tested in data comparison mode. In the data comparison mode, the design data of the mask to be inspected must be converted into inspection data. This data conversion generally requires a considerable amount of time. Furthermore, the data comparison mode has the drawbacks of slower inspection speed and slightly lower detection sensitivity than the chip comparison mode.
本発明は前記従来の問題点を解決するもので、シングル
チップ内のくシ返しパターンを単一レンズを用いて、チ
ップ比較モードと同様に高スピード,高感度で検査可能
なパターン検査装置を提供するものである。The present invention solves the above-mentioned conventional problems, and provides a pattern inspection device that can inspect the comb pattern in a single chip using a single lens at high speed and high sensitivity similar to the chip comparison mode. It is something to do.
課題を解決するための手段
この目的を達成するために、本発明のパターン検査装置
は、パターン検出器(従来例ではフォトダイオードアレ
イ)のほかにパターン検出器からの信号を一定時間遅延
するための信号遅延回路と、パターン検出器からの信号
と信号遅延回路からの信号を比較する比較判定器より構
或されている。Means for Solving the Problems To achieve this object, the pattern inspection device of the present invention includes a pattern detector (a photodiode array in the conventional example) as well as a device for delaying the signal from the pattern detector for a certain period of time. It consists of a signal delay circuit and a comparison/judgment device that compares the signal from the pattern detector and the signal from the signal delay circuit.
作 用
この構戊によって、シングノレチップ内のくう返しパタ
ーンから・の信号を単一レンズを用いて検出した場合、
一定の周期でくシ返される信号が得られる。この信号と
〈り返しの周期だけ遅延した信号を比較することによシ
、くシ返しパターンを検査することができる。Effect: With this structure, when a signal from a repeating pattern in a single chip is detected using a single lens,
A signal that is repeated at regular intervals is obtained. By comparing this signal with a signal delayed by the repeat period, the repeat pattern can be inspected.
実施例
以下、本発明の一実施例について図面を参照しながら説
明する。EXAMPLE Hereinafter, an example of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例にかけるパターン検査装置の
構戊を示すもので、従来のパターン検査装置の例(第3
図)に信号遅延回路6を追加している。1た、信号切り
換え器7は信号遅延回路6と設計データ展開ユニット6
と右側検出器4の3つの信号の中から一つを選択するよ
うになっている。本実施例は、従来例に本発明の主要部
分を追加した構成になっているので、本発明の動作につ
いてのみ説明する。FIG. 1 shows the structure of a pattern inspection device according to an embodiment of the present invention, and shows an example of a conventional pattern inspection device (3rd example).
A signal delay circuit 6 is added to the circuit shown in FIG. 1, the signal switcher 7 includes a signal delay circuit 6 and a design data development unit 6.
and one of the three signals from the right detector 4 is selected. Since this embodiment has a configuration in which the main parts of the present invention are added to the conventional example, only the operation of the present invention will be explained.
第2図に検査原理の模式図を示す。第2図にかいて、フ
ォトダイオードプレイの画素に相当するパターンは縦方
向に長さlの範囲に並んでいる。Figure 2 shows a schematic diagram of the inspection principle. In FIG. 2, patterns corresponding to pixels of the photodiode play are arranged in a length l range in the vertical direction.
9および1oは一画素に相当するパターンを表す。9 and 1o represent patterns corresponding to one pixel.
筐た、一画素に相当する大きさのパターンを横方向に並
べたとき、同じパターンが繰シ返される周期をmとする
。単一レンズと信号遅延回路を用いて、パターン検査は
次のように行なう。When patterns of a size equivalent to one pixel are arranged in the horizontal direction, the period at which the same pattern is repeated is defined as m. Pattern inspection is performed as follows using a single lens and a signal delay circuit.
1ず、第2図の9のパターンから順次上方に画素毎にパ
ターンの信号がフォトダイオードアレイに取り込まれ、
lの範囲の信号が全て取り込1れる。この間に、ステー
ジは画素の幅だけ移動してb5、続いてその右側の列の
信号が下から順次取り込渣れる。この動作を繰シ返しな
がら、縦方向の長さeの範囲で左から右に順次パターン
の信号が取シ込1れて行く。横方向には周期mで同じパ
ターンが繰り返されているので、/Xmの面積のパター
ンを検査する毎に同一信号が繰シ返して得られることに
なる。この周期をTとする。信号遅延回路によシ、第1
図左側のフォトダイオードアレイからの信号を時間Tだ
け遅延する。フォトダイオードアレイからの信号をf(
t)とすれば、信号遅延回路からの信号はf(t−τ)
となる。比較判定器でf (t)とf(t−T)を比較
すると、欠陥がなければf(t )=f(t0−T)
となるが、欠陥があれば0
f(t )→f ( t1−’r)となる。この場合
、パターン1
欠陥として、その大きさすなわちf(t)”rf (
t −T ”)となる画素の個数やステージの座標等が
記憶される。1. Starting from the pattern 9 in FIG. 2, the signals of the pattern are sequentially taken into the photodiode array for each pixel, and
All signals within a range of 1 are captured. During this time, the stage moves by the width of the pixel, and the signals of b5 and the column on the right are sequentially captured from the bottom. While repeating this operation, signals of the pattern are sequentially input from left to right within the range of length e in the vertical direction. Since the same pattern is repeated at a period m in the horizontal direction, the same signal is repeatedly obtained every time a pattern with an area of /Xm is inspected. Let this period be T. In the signal delay circuit, the first
The signal from the photodiode array on the left side of the figure is delayed by time T. The signal from the photodiode array is expressed as f(
t), the signal from the signal delay circuit is f(t-τ)
becomes. Comparing f(t) and f(t-T) with a comparison judge, if there is no defect, f(t)=f(t0-T)
However, if there is a defect, 0 f(t)→f(t1-'r). In this case, the pattern 1 defect is determined by its size, that is, f(t)”rf (
The number of pixels, the coordinates of the stage, etc. that correspond to t −T ”) are stored.
第2図にかいて、横方向に同じパターンが繰シ返される
周期mが画素の幅(横方向の大きさ)の整数倍と一致し
ない場合がある。この場合は電気的に倍率調整を行なっ
て画素の幅を変え、一致させる。In FIG. 2, the period m in which the same pattern is repeated in the horizontal direction may not match an integral multiple of the pixel width (horizontal size). In this case, electrical magnification adjustment is performed to change the pixel width to match.
以上のように本実施例によれば、従来のパターン検査装
置に信号遅延回路を付加し、フォトダイオードアレイか
らの信号とその信号を信号遅延回路によシ繰シ返しパタ
ーンの周期分だけ遅延した信号を比較することにより、
シングルチップ内の繰シ返しパターンの欠陥を検査する
ことが可能である。As described above, according to this embodiment, a signal delay circuit is added to the conventional pattern inspection device, and the signal from the photodiode array and that signal are delayed by the period of the repeated pattern by the signal delay circuit. By comparing the signals,
It is possible to inspect repeating pattern defects within a single chip.
なか、本実施例ではパターン検出器をフォトダイオード
プレイとしたが、パターン検出器は撮像管等でもよい。In this embodiment, the pattern detector is a photodiode, but the pattern detector may also be an image pickup tube or the like.
当然のことながら二次元の検出器を用いても、本発明を
夾施することかできる。Naturally, the present invention can also be implemented using a two-dimensional detector.
発明の効果
本発明は対物レンズを用いて結像された被検パターンの
画像を電気信号に変換するパターン検出器と、このパタ
ーン検出器からの信号を一定時間遅延する信号遅延回路
を設け、パターン検出器からの信号とこの信号を繰多返
しパターンの周期分だけ遅延した信号を比較判定器で比
較することによシ、単一チップの場合でも、繰シ返し部
分があればその部分を検査可能なパターン検査装置を実
現できるものである。さらに本発明は、信号遅延回路を
従来のパターン検査装置(チップ比較型,データ比較型
は問わない。)に付加すれば、従来の装置の一部改造に
より容易に実現することができる。Effects of the Invention The present invention provides a pattern detector that converts an image of a test pattern formed using an objective lens into an electrical signal, and a signal delay circuit that delays the signal from this pattern detector for a certain period of time. By comparing the signal from the detector with the signal delayed by the period of the repeated pattern using a comparison/judgment device, even in the case of a single chip, if there is a repeated part, that part can be inspected. This makes it possible to realize a possible pattern inspection device. Furthermore, the present invention can be easily realized by partially modifying the conventional pattern inspection apparatus (regardless of whether it is a chip comparison type or a data comparison type) by adding a signal delay circuit to the conventional pattern inspection apparatus.
第1図は本発明の一実施例に3けるパターン検査装置の
構或を示す図、第2図は本発明の検査原理の模式図、第
3図は従来のパターン検査装置の構或を示す図である。
1.11・・・・・・被検フォトマスク、2.12・・
・・・・照明光、3,13・・・・・・対物レンズ、4
,14・・・・・・フォトダイオードアレイ、6,15
・・・・・・設計データ展開ユニソト、6・・・・・・
信号遅延回路、7,1e・・・・・・信号切シ換え器、
8,17・・・・・・比較判定器、9,10・・・・・
・一画素分のパターン。
第
3
図
II −一一褌検フ才}マスク
l2−−一黒萌光
t3 −−− jj幻レンズ1
t4−−−フオトク゛イ才−Fアレイ
/5−−−″a計テ’−)JNユニットl6−−一檀号
評ソ頭え鼻
f7−−−K蓼リ呵完41FIG. 1 is a diagram showing the configuration of a pattern inspection device according to a third embodiment of the present invention, FIG. 2 is a schematic diagram of the inspection principle of the present invention, and FIG. 3 is a diagram showing the configuration of a conventional pattern inspection device. It is a diagram. 1.11...Test photomask, 2.12...
...Illumination light, 3,13...Objective lens, 4
, 14... Photodiode array, 6, 15
・・・・・・Design data development Unisoto, 6・・・・・・
Signal delay circuit, 7, 1e...signal switcher,
8, 17... Comparison judge, 9, 10...
・Pattern for one pixel. 3rd Figure II -11 Loincloth test mask l2--Ikkuro Moekou t3 --- jj phantom lens 1 t4--Photography size-F array/5--''a total te'-)JN Unit l6--One-dango review so head nose f7--K
Claims (1)
パターンの画像を電気信号に変換するパターン検出器と
、該パターン検出器からの信号を一定時間遅延する信号
遅延回路と、前記パターン検出器からの信号と、信号遅
延回路からの信号を比較する比較判定器により構成され
ることを特徴とするパターン検査装置。a pattern detector that converts an image of a test pattern formed using an objective lens placed on a sample into an electrical signal; a signal delay circuit that delays a signal from the pattern detector for a certain period of time; A pattern inspection device comprising a comparison/judgment device that compares a signal from a detector and a signal from a signal delay circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1155419A JPH0320878A (en) | 1989-06-16 | 1989-06-16 | Pattern inspecting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1155419A JPH0320878A (en) | 1989-06-16 | 1989-06-16 | Pattern inspecting device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0320878A true JPH0320878A (en) | 1991-01-29 |
Family
ID=15605589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1155419A Pending JPH0320878A (en) | 1989-06-16 | 1989-06-16 | Pattern inspecting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0320878A (en) |
-
1989
- 1989-06-16 JP JP1155419A patent/JPH0320878A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5174535B2 (en) | Defect inspection method and apparatus | |
US9816940B2 (en) | Wafer inspection with focus volumetric method | |
US8885037B2 (en) | Defect inspection method and apparatus therefor | |
JP6759053B2 (en) | Polarized image acquisition device, pattern inspection device, polarized image acquisition method, and pattern inspection method | |
JP2010054395A (en) | Defect inspection method and defect inspection device | |
TW201514616A (en) | Monitoring changes in photomask defectivity | |
JP2013250225A (en) | Visual inspection device and visual inspection method | |
KR100814410B1 (en) | Method for defect inspection of substrate having semiconductor device | |
US7113629B2 (en) | Pattern inspecting apparatus and method | |
JP6917208B2 (en) | Polarized image acquisition device, pattern inspection device, polarized image acquisition method, and pattern inspection method | |
JP3944075B2 (en) | Sample inspection method and inspection apparatus | |
JPH0320878A (en) | Pattern inspecting device | |
JPH02210249A (en) | Method and device for inspecting appearance | |
JP2006284617A (en) | Pattern inspection method | |
KR100971173B1 (en) | Method and system for fast on-line electro-optical detection of wafer defects | |
JPH0522176B2 (en) | ||
JPH0727708A (en) | Inspecting method for defect in wafer | |
JPH04279041A (en) | Pattern defect detection method | |
JPH07159333A (en) | Apparatus and method for inspection of appearance | |
JPH04316346A (en) | Pattern recognition method | |
JPH071776B2 (en) | Pattern inspection equipment | |
JPH0887101A (en) | Inspection device for mask | |
JPH0621179A (en) | Erasing method for eliminated area of ic chip | |
KR100598179B1 (en) | Method for testing wafer pattern | |
JP2565219B2 (en) | Defocus detection device |