JPH0320808A - Direct digital synthesizer - Google Patents
Direct digital synthesizerInfo
- Publication number
- JPH0320808A JPH0320808A JP1068487A JP6848789A JPH0320808A JP H0320808 A JPH0320808 A JP H0320808A JP 1068487 A JP1068487 A JP 1068487A JP 6848789 A JP6848789 A JP 6848789A JP H0320808 A JPH0320808 A JP H0320808A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- frequency
- memory
- output
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000875 corresponding effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は任意の周波数の波形を正確に発生することがで
きるようにしたダイレクト・ディジタル・シンセサイザ
に関し、更に詳しくは設定された周波数信号を安定に発
生することができるようにしたダイレクト・ディジタル
・シンセサイザに関する。[Detailed Description of the Invention] (Industrial Application Field) The present invention relates to a direct digital synthesizer that can accurately generate waveforms of arbitrary frequencies, and more particularly, it relates to a direct digital synthesizer that can accurately generate waveforms of arbitrary frequencies. This invention relates to a direct digital synthesizer that can generate
(従来の技術)
任意の周波数の波形を正確に発生することができる周波
数発生器としてダイレクト・ディジタル・シンセサイザ
(DDSと略される)がある。このDDSは、オペレー
タがパネルのディジタルスイッチ等により任意の周波数
を設定すると、設定周波数の波形(例えば正弦波)を出
力する。しかも、このDDSは1桁の単位から細かく周
波数を可変することができるのが特徴である。なお、出
力する波形の種類(正弦波.矩形波等)もオペレータが
パネルから設定できるようになっている。(Prior Art) A direct digital synthesizer (abbreviated as DDS) is a frequency generator that can accurately generate a waveform of any frequency. When an operator sets an arbitrary frequency using a digital switch on a panel or the like, this DDS outputs a waveform (for example, a sine wave) at the set frequency. Moreover, this DDS is characterized in that it can finely vary the frequency in units of one digit. The type of waveform to be output (sine wave, rectangular wave, etc.) can also be set by the operator from the panel.
第4図はDDSの従来構成例を示すブロック図である。FIG. 4 is a block diagram showing an example of a conventional configuration of a DDS.
オペレータが発生すべき周波数値を設定すると、設定し
た周波数に対応したデータ(以下周波数値という)が積
算器1に入る。積算器1にはマスタークロックが動作ク
ロツクとして人力されており、入力データはクロックが
入る度に積算される。この結果、積算器1の出力はマス
タークロックが入る度にステップ状に増加する。この積
算器1の出力はメモリ2のアドレス人力ADにアドレス
データとして入る。該メモリ2内には正弦波データが書
込まれており、人力アドレスが変化する毎に変化した正
弦波データがデータ出力DATAからマスタークロヴク
に同期して出力される。When the operator sets a frequency value to be generated, data corresponding to the set frequency (hereinafter referred to as frequency value) is input to the integrator 1. A master clock is manually input to the integrator 1 as an operating clock, and input data is integrated each time the clock is input. As a result, the output of the integrator 1 increases stepwise every time the master clock is input. The output of the integrator 1 is input to the address AD of the memory 2 as address data. Sine wave data is written in the memory 2, and the sine wave data that changes each time the manual address changes is outputted from the data output DATA in synchronization with the master clock.
このメモリ2の出力は、続(D/A変換器3に入り、ア
ナログ信号に変換される。この結果、D/A変換器3か
らはアナログ信号に変換された正弦波が出力される。D
/A変換器3の出力は、ローパスフィルタ(LPF)4
によって滑らかな正弦波に波形整形される。波形整形さ
れた正弦波は、必要に応じてコンパレータ5に入って矩
形波に変換された後、出力される。また、ローパスフィ
ルタ4の出力を、そのまま出力としてもよい。The output of this memory 2 enters the D/A converter 3 and is converted to an analog signal. As a result, the D/A converter 3 outputs a sine wave converted to an analog signal.D
The output of the /A converter 3 is passed through a low pass filter (LPF) 4.
The waveform is shaped into a smooth sine wave by The waveform-shaped sine wave is input to a comparator 5 as required, converted into a rectangular wave, and then output. Alternatively, the output of the low-pass filter 4 may be output as is.
(発明が解決しようとする課題)
前述した従来回路で、周波数を広い範囲にわたって連続
的に(位相連続に)可変する場合(例えばスイーブする
場合)、ジッタ(周波数のゆらぎ)が周期に比例するた
め、特に低周波域の発生波形のジッタが相対的に大きく
なっていた。例えば、1000倍の周波数スイープを行
うと、ジッタ量も1000倍になってしまう。以下、こ
のことについて詳細に説明する。(Problem to be solved by the invention) In the conventional circuit described above, when the frequency is varied continuously (continuously in phase) over a wide range (for example, when sweeping), jitter (frequency fluctuation) is proportional to the period. In particular, the jitter of the generated waveform in the low frequency range was relatively large. For example, if a frequency sweep of 1000 times is performed, the amount of jitter will also be 1000 times greater. This will be explained in detail below.
一般に、正弦波をD/A変換器で出力した場合、そのジ
ッタ量は量子化ノイズと正弦波の傾きから得られるとす
ると、
ジッタ量−(ノイズのピーク値/正弦波の傾き)−T/
(2B ・π) (1)で表される。ここで
、BはD/A変換器のビット数、Tは出力信号の周期で
ある。周波数スイープのため、周波数データを更新して
いくと、正弦波は第5図に示すように変化する。図のf
l−f3は正弦波の波形を示し、f3が周波数が一番高
く、f1が周波数が一番低い。11〜g3はそれぞれの
正弦波f1〜f3の始点Oにおける傾きである。Generally, when a sine wave is output by a D/A converter, the amount of jitter can be obtained from the quantization noise and the slope of the sine wave, then the amount of jitter - (peak value of noise / slope of sine wave) - T /
(2B ・π) It is expressed as (1). Here, B is the number of bits of the D/A converter, and T is the period of the output signal. Due to the frequency sweep, as the frequency data is updated, the sine wave changes as shown in FIG. f in the diagram
l-f3 indicates a sine wave waveform, f3 has the highest frequency, and f1 has the lowest frequency. 11 to g3 are the slopes at the starting point O of the respective sine waves f1 to f3.
周波数が低い程、傾きは小さくなる。これに対して、出
力に含まれるノイズのピーク値は周波数によらずほぼ一
定である。従って、(1)式よりジッタ量は低周波ほど
大きくなる。The lower the frequency, the smaller the slope. On the other hand, the peak value of noise included in the output is almost constant regardless of frequency. Therefore, according to equation (1), the amount of jitter becomes larger at lower frequencies.
本発明はこのような課題に鑑みてなされたものであって
、その目的は広い周波数範囲にわたってジッタの少ない
ダイレクト・ディジタル・シンセサイザを実現すること
にある。The present invention has been made in view of these problems, and its purpose is to realize a direct digital synthesizer with less jitter over a wide frequency range.
(課題を解決するための手段)
前記した課題を解決する本発明は、周波数値を受けてマ
スタークロツタ毎にその積算値を求める積算器と、各種
波形データを格納しており、前記積算器の出力をアドレ
スとして受けて格納データを出力するメモリと、該メモ
リの出力を受けるD/A変換器と、該D/A変換器の出
力を受けるローパスフィルタより構成されたダイレクト
・ディジタル・シンセサイザにおいて、前記周波数値を
受けてその値により前記メモリに格納されている波形の
種類を切換える信号を発生する比較器を設け、高周波領
域では正弦波を、低周波領域では始点における傾きのよ
り大きい波形をセレクトするように構成したことを特徴
としている。(Means for Solving the Problems) The present invention for solving the problems described above includes an integrator that receives a frequency value and calculates its integrated value for each master clock, and stores various waveform data, and the integrator In a direct digital synthesizer, the direct digital synthesizer is composed of a memory that receives the output of the memory as an address and outputs stored data, a D/A converter that receives the output of the memory, and a low-pass filter that receives the output of the D/A converter. , a comparator is provided that receives the frequency value and generates a signal for switching the type of waveform stored in the memory according to the value, and generates a sine wave in the high frequency region and a waveform with a larger slope at the starting point in the low frequency region. It is characterized by being configured so that it can be selected.
(作用)
高周波領域においては各種波形が格納されたメモリから
正弦波データを読出し、低周波領域においては始点にお
ける傾きのより大きい波形データをセレクトするように
する。これにより、低周波領域においては始点における
傾きのより大きい波形をセレクトする結果、(1)式に
よりジッダを小さくすることができる。(Operation) In the high frequency region, sine wave data is read from a memory in which various waveforms are stored, and in the low frequency region, waveform data having a larger slope at the starting point is selected. As a result of selecting a waveform with a larger slope at the starting point in the low frequency region, it is possible to reduce the jitter according to equation (1).
(実施例)
以下、図面を参照して本発明の実施例を詳細に説明する
。(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.
第1図は本発明の一実施例を示す構或ブロック図である
。第4図と同一のものは、同一の符号を付して示す。図
において、10は周波数値を受けてその値により前記メ
モリに格納されている波形の種類を切換える信号を発生
する比較器、11は各種波形を格納するメモリである。FIG. 1 is a block diagram showing an embodiment of the present invention. Components that are the same as those in FIG. 4 are designated by the same reference numerals. In the figure, 10 is a comparator that receives a frequency value and generates a signal for switching the types of waveforms stored in the memory according to the frequency value, and 11 is a memory that stores various waveforms.
該メモリ11には、例えば第2図に示すような各種波形
がディジタルデータの形で格納されている。(イ)は正
弦波形、(ハ)は矩形波形、(ロ)は正弦波形と矩形波
形の中間的な性格をもつ角が丸まった波形である。この
ように構成された回路の動作を説明すれば、以下のとお
りである。The memory 11 stores various waveforms as shown in FIG. 2, for example, in the form of digital data. (A) is a sine waveform, (C) is a rectangular waveform, and (B) is a waveform with rounded corners that is intermediate in character between a sine waveform and a rectangular waveform. The operation of the circuit configured as described above will be explained as follows.
オペレータが発生すべき周波数値を設定すると、設定し
た周波数に対応したデータ(以下周波数値という)が積
算器1に入る。積算器1にはマスタークロックが動作ク
ロックとして入力されており入力データはクロックが入
る度に積算される。この結果、積算器1の出力はマスタ
ークロックが入る度にステップ状に増加する。この積算
器1の出力はメモリ2のアドレス入力ADにアドレスデ
ータとして入る。該メモリ2内には第2図に示すような
各種波形データが格納されている。When the operator sets a frequency value to be generated, data corresponding to the set frequency (hereinafter referred to as frequency value) is input to the integrator 1. A master clock is input to the integrator 1 as an operating clock, and input data is integrated each time the clock is input. As a result, the output of the integrator 1 increases stepwise every time the master clock is input. The output of the integrator 1 is input to the address input AD of the memory 2 as address data. The memory 2 stores various waveform data as shown in FIG.
一方、比較器10は同じ周波数値を受けて周波数値に応
じた波形切換え信号をメモリ11に与える。具体的には
、入力周波数値が高周波領域であった場合には、第2図
(イ)に示すような正弦波をセレクトし、低周波領域で
あった場合には(ハ)に示すような矩形波をセレクトし
、中間周波領域であった場合には(口)に示すような中
間波形をセレクトするような切換え信号を発生してメモ
リ11に与える。On the other hand, the comparator 10 receives the same frequency value and provides the memory 11 with a waveform switching signal according to the frequency value. Specifically, if the input frequency value is in the high frequency region, a sine wave as shown in Figure 2 (A) is selected, and if it is in the low frequency region, the sine wave as shown in (C) is selected. A rectangular wave is selected, and if the waveform is in the intermediate frequency region, a switching signal is generated to select the intermediate waveform as shown in (opening) and is applied to the memory 11.
波形切換え信号によりメモリ11内に格納されている波
形の種類が定まると、積算器1の出力をアドレスデータ
として受けるメモリは該当番地に格納されている波形デ
ータをデータ出力DATAから出力する。この場合にお
いて、積算器1及びメモリ11にはマスタークロックが
同期信号として入っているので、積算器1出力はマスタ
ークロックに同期して変化し、該積算器1出力をアドレ
スデータとして受けるメモリ11の出力もマスタークロ
ックに同期して変化する。When the type of waveform stored in the memory 11 is determined by the waveform switching signal, the memory that receives the output of the integrator 1 as address data outputs the waveform data stored at the corresponding address from the data output DATA. In this case, since the master clock is input to the integrator 1 and the memory 11 as a synchronization signal, the integrator 1 output changes in synchronization with the master clock, and the memory 11 receives the integrator 1 output as address data. The output also changes in synchronization with the master clock.
メモリ11の出力はD/A変換器3に入る。D/A変換
器3にもマスタークロックが入っているので、該D/A
変換器3の出力もマスタークロックに同期して変化し、
その結果、その出力からメモリ11から読出された波形
データに対応したアナログ信号波形が出力される。D/
A変換器3の出力の中で、マスタークロックの周波数の
1/2より高い周波数戊分は、D/A変換したことによ
って生じた不要な成分であり、該不要成分をローパスフ
ィルタ4により除去する。The output of memory 11 enters D/A converter 3. Since D/A converter 3 also contains a master clock, the D/A converter 3
The output of converter 3 also changes in synchronization with the master clock,
As a result, an analog signal waveform corresponding to the waveform data read from the memory 11 is output from the output. D/
Among the output of the A converter 3, a frequency component higher than 1/2 of the frequency of the master clock is an unnecessary component caused by D/A conversion, and the unnecessary component is removed by the low-pass filter 4. .
ローパスフィルタ4の出力は、コンバレータ5に入って
同一周波数の矩形波に変換され、クロックとして出力さ
れる。なお、図の実施例ではコンバレータ5の出力をそ
の出力としているが、ローパスフィルタ4の出力をその
出力とするようにしてもよい。The output of the low-pass filter 4 enters the converter 5, where it is converted into a rectangular wave of the same frequency and output as a clock. In the illustrated embodiment, the output of the converter 5 is used as the output, but the output of the low-pass filter 4 may be used as the output.
次に、本発明によるジッタの抑制機能について説明する
。比較器10は人力周波数値が高周波であった場合には
正弦波を、低周波であった場合には矩形波を、中間周波
であった場合には第2図(口)に示すような中間波をセ
レクトするような波形切換え信号をメモリ11に与える
。高周波領域では、第5図より明らかなように正弦波の
始点における波形の傾き(図の1)3)は十分に大きい
。Next, the jitter suppression function according to the present invention will be explained. The comparator 10 outputs a sine wave when the human frequency value is a high frequency, a rectangular wave when it is a low frequency, and an intermediate wave as shown in FIG. A waveform switching signal for selecting a wave is given to the memory 11. In the high frequency region, as is clear from FIG. 5, the slope of the waveform (1) 3) at the starting point of the sine wave is sufficiently large.
従って、(1)式により与えられるジッタを十分小さく
することができる。Therefore, the jitter given by equation (1) can be made sufficiently small.
一方、低周波領域では、第5図より明らかなように正弦
波の始点における傾きは小さくなる。そこで、低周波領
域でも正弦波を用いると(1)式より明らかなようにジ
ッタが増加する。本発明では、低周波領域では始点にお
ける傾きのより大きい矩形波を用いるようにする。矩形
波の場合には、第2図(ハ)より明らかなように始点に
おける傾きが一番大きい。従って、低周波領域において
も(1)式で定まるジッタをマスタークロックの周期に
抑えることができる。On the other hand, in the low frequency region, as is clear from FIG. 5, the slope at the starting point of the sine wave becomes smaller. Therefore, if a sine wave is used even in a low frequency region, jitter increases as is clear from equation (1). In the present invention, a rectangular wave having a larger slope at the starting point is used in the low frequency region. In the case of a rectangular wave, as is clear from FIG. 2(c), the slope at the starting point is the largest. Therefore, even in the low frequency region, the jitter determined by equation (1) can be suppressed to the period of the master clock.
また、中間周波領域においては第2図(口)に示すよう
な正弦波と矩形波の中間領域波形を用いることでより滑
らかに(位相連続に)周波数スイープが可能になる。Furthermore, in the intermediate frequency region, by using an intermediate region waveform between a sine wave and a rectangular wave as shown in FIG. 2, it is possible to sweep the frequency more smoothly (phase continuous).
第3図は本発明の効果を示すジッタ特性を示す図である
。横紬は対数目盛りで表した周波数を、縦軸はジッタ量
をそれぞれ示す。最大周波数をfmとしている。f1は
従来回路にょるジッタ特性を、f2は本発明にょるジッ
タ特性をそれぞれ示している。従来回路の場合には、f
1に示すように周波数とジッタとの関係が直線で表され
る。っまり、高周波領域ではジッタが低く抑えられるが
、低周波領域になるに従って破線で示すようにジッタは
増加する。これに対して、本発明の場合には低周波領域
がf2に示すフラットなジッタ特性となる。このフラッ
ト領域はマスタークロックの周期で定まるジッタ最小レ
ベルを示している。FIG. 3 is a diagram showing jitter characteristics showing the effects of the present invention. The horizontal axis indicates the frequency expressed on a logarithmic scale, and the vertical axis indicates the amount of jitter. The maximum frequency is fm. f1 indicates the jitter characteristic according to the conventional circuit, and f2 indicates the jitter characteristic according to the present invention. In the case of the conventional circuit, f
As shown in Figure 1, the relationship between frequency and jitter is represented by a straight line. In other words, jitter is suppressed to a low level in the high frequency range, but increases as shown by the broken line in the low frequency range. In contrast, in the case of the present invention, the low frequency region has a flat jitter characteristic as shown by f2. This flat area indicates the minimum level of jitter determined by the period of the master clock.
上述の実施例では、メモリに格納する波形の種類として
正弦波,矩形波及び中間波の3種類を示したが本発明は
これに限るものではない。場合によっては、正弦波と矩
形波の2種類であってもよいし、4種類以上の波形であ
ってもよい。要は低周波領域では、始点における傾きが
より大きくなるような波形を用いればよい。In the above embodiment, three types of waveforms, sine waves, rectangular waves, and intermediate waves, are shown as types of waveforms to be stored in the memory, but the present invention is not limited to these. Depending on the case, there may be two types of waveforms, a sine wave and a rectangular wave, or four or more types of waveforms. In short, in the low frequency region, it is sufficient to use a waveform that has a larger slope at the starting point.
(発明の効果)
以上、詳細に説明したように、本発明によれば低周波領
域では、始点における傾きが正弦波のそれよりもより大
きくなるような波形データをメモリに格納しておき、低
周波領域では当該波形データを読出すように構成するこ
とにより、広い周波数範囲にわたってジッタの少ないダ
イレクト・ディジタル・シンセサイザを実現することが
できる。(Effects of the Invention) As described above in detail, according to the present invention, in the low frequency region, waveform data in which the slope at the starting point is larger than that of the sine wave is stored in the memory. By configuring the waveform data to be read in the frequency domain, it is possible to realize a direct digital synthesizer with less jitter over a wide frequency range.
【図面の簡単な説明】
第1図は本発明の一実施例を示す構或ブロック図、第2
図はメモリに格納される各種波形を示す図、第3図は本
発明の効果を示すジッタ特性を示す図、第4図はDDS
の従来構成例を示すブロック図、第5図は始点における
正弦波の傾きを示す図である。
1・・・積算器 3・・・D/A変換器4
・・・ローパスフィルタ 5・・・コンパレータ10
・・・比較器 11・・・メモリ。[Brief Description of the Drawings] Fig. 1 is a block diagram showing an embodiment of the present invention;
The figure shows various waveforms stored in memory, Figure 3 shows jitter characteristics showing the effects of the present invention, and Figure 4 shows DDS.
FIG. 5 is a block diagram showing an example of a conventional configuration. 1... Integrator 3... D/A converter 4
...Low pass filter 5...Comparator 10
...Comparator 11...Memory.
Claims (1)
める積算器と、各種波形データを格納しており、前記積
算器の出力をアドレスとして受けて格納データを出力す
るメモリと、該メモリの出力を受けるD/A変換器と、
該D/A変換器の出力を受けるローパスフィルタより構
成されたダイレクト・ディジタル・シンセサイザにおい
て、前記周波数値を受けてその値により前記メモリに格
納されている波形の種類を切換える信号を発生する比較
器を設け、高周波領域では正弦波を、低周波領域では始
点における傾きのより大きい波形をセレクトするように
構成したことを特徴とするダイレクト・ディジタル・シ
ンセサイザ。an integrator that receives a frequency value and calculates its integrated value for each master clock; a memory that stores various waveform data and receives the output of the integrator as an address and outputs the stored data; a D/A converter that receives the
A comparator that receives the frequency value and generates a signal for switching the type of waveform stored in the memory according to the frequency value in a direct digital synthesizer configured with a low-pass filter that receives the output of the D/A converter. 1. A direct digital synthesizer characterized in that the direct digital synthesizer is configured to select a sine wave in the high frequency region and a waveform with a larger slope at the starting point in the low frequency region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1068487A JPH0727428B2 (en) | 1989-03-20 | 1989-03-20 | Direct digital synthesizer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1068487A JPH0727428B2 (en) | 1989-03-20 | 1989-03-20 | Direct digital synthesizer |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0320808A true JPH0320808A (en) | 1991-01-29 |
JPH0727428B2 JPH0727428B2 (en) | 1995-03-29 |
Family
ID=13375096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1068487A Expired - Fee Related JPH0727428B2 (en) | 1989-03-20 | 1989-03-20 | Direct digital synthesizer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0727428B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007175933A (en) * | 2005-12-27 | 2007-07-12 | Carl Manufacturing Co Ltd | Back index tag |
-
1989
- 1989-03-20 JP JP1068487A patent/JPH0727428B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007175933A (en) * | 2005-12-27 | 2007-07-12 | Carl Manufacturing Co Ltd | Back index tag |
Also Published As
Publication number | Publication date |
---|---|
JPH0727428B2 (en) | 1995-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7015733B2 (en) | Spread-spectrum clock generator using processing in the bitstream domain | |
Vankka | Spur reduction techniques in sine output direct digital synthesis | |
WO1991015056A1 (en) | Direct digital synthesizer driven phase lock loop frequency synthesizer with hard limiter | |
JPH10510123A (en) | Frequency synthesizer | |
US7242225B2 (en) | Direct digital frequency synthesizer | |
EP1828867A2 (en) | A digital frequency synthesiser and a method for producing a frequency sweep | |
JPH11118847A (en) | Spectrum analyzer | |
JP2836526B2 (en) | Frequency synthesizer | |
JPH06177651A (en) | Frequency synthesizer | |
JP3434627B2 (en) | Clock generation circuit | |
JP3344790B2 (en) | Frequency synthesizer | |
JPH0320808A (en) | Direct digital synthesizer | |
EP0454917A1 (en) | Frequency synthesiser | |
EP1104112A1 (en) | Wide band, low noise and high resolution synthesizer | |
JPH06216646A (en) | Sine wave generator | |
JPH11289224A (en) | Frequency synthesizer | |
JPH05145342A (en) | Variable frequency signal generating method | |
JP2511657B2 (en) | Frequency synthesizer | |
RU2007843C1 (en) | Frequency synthesizer | |
JP2002280897A (en) | Fully digital pll circuit | |
JP2907108B2 (en) | Frequency synthesis circuit | |
JP2803587B2 (en) | Frequency synthesis circuit | |
JPH06209216A (en) | Signal generator | |
JPH08204558A (en) | Da converter | |
JP2817667B2 (en) | Variable frequency sine wave generator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |