JPH03201289A - 半導体モジユールのための入力信号リドライバ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、半導体デバイスを実装し組み立てて機能ユニ
ットを作成することに関するものであり、具体的には、
共通の入力信号線を有する複数の半導体デバイスのパッ
ケージングに関するものである。

Ｂ、従来の技術 半導体パッケージング技術の開発において、従来の製品
の代りに、類似の機能を有するが密度がずっと高くなっ
た後続世代の製品を使用することが経験されてきた。こ
のような代替製品に課されるパッケージング上の制約の
１つは、モジュールであれ集積回路カードであれ、複数
の実質的に同一の半導体デバイスを、１つの共通のキャ
リア上に取り付けたいという願望である。回路デバイス
の増加によって容量負荷が増大するため、当初は単一の
集積回路用に設計された入力信号ドライバで、複数個の
回路デバイスを駆動することが必要になる。

半導体メモリ・デバイスの製造においては、多数のメモ
リ・チップまたはモジュールを、すべてのメモリ部品が
複数の信号線を共用する、単一インライン・パッケージ
（Ｓ　Ｉ　Ｐ）または単一インライン・メモリ・モジュ
ール（ＳＩＭＭ）と呼ばれる単一のサブアセンブリ上に
パッケージすることが一般に行なわれている。駆動され
る容量負荷の合計は、単一のネット・ドライバ当たり数
ナノファラッドにもなることがある。

このようなパッケージで、半導体デバイスに信号を供給
することに伴う他の問題は、ネットのスイッチングの遅
れがあり、システムの性能を低下させることである。高
密度技術による性能の増大が、ネット負荷の増大によっ
て打ち消される可能性がある。

メモリ・モジュール等のいくつかの集積デバイスが共通
の入力信号に応答する必要がある状況で一般に行なわれ
ているのは、アプリケーションが必要とする機能論理モ
ジュールまたはメモリ・モジュールの他に、離散論理信
号ドライバ・モジュールを設けることである。たとえば
、特定のアプリケーションでは、コンピュータ・システ
ムはｌメガバイトの記憶容量を持つように設計されてい
る。

これは通常、９個の１メガビツト・ダイナミック・ラン
ダム・アクセス・メモリ（ＤＲＡＭ）を含むメモリ・カ
ードを設けることによって実施される。

最初のメモリとシステムの残りの部分は同時に設計され
たので、ディジタル信号ドライバは、設けたＤＲＡＭと
一致する性能をもつ。すなわち、個別にパッケージング
された制御プロセッサによって設計される回路は、１メ
ガビツトのＤＲＡＭデバイス用の、論理信号、選択信号
、およびアドレス信号を供給するようにカスタム設計さ
れる。

後で機能が強化された製品は、たとえば４メガバイトの
ＤＲＡＭカードを提供するが、これは、設けられた論理
信号が密度のより高いカードを駆動できないという問題
がある。この問題は、新しい４メガバイトのカードに結
合するように意図されたこれらの信号を再駆動するため
の、１つまたは複数の論理信号ドライバ・モジュールを
含むＤＲＡＭモジュール・パッケージを設けることによ
って解決されてきた。

このような独立した信号ドライバ・モジュールの適用に
ついては、Ｈ，Ｃ，リン（Ｌｉｎ）　、他の論文「方向
およびイネーブル制御機能を有する拡張データ・バス（
Ｅｘｔｅｎｄｅｄ　Ｄａｔａ　Ｂｕｓ　ｗｉｔｈＤｉｒ
ｅｃｔｉｏｎ　ａｎｄ　Ｅｎａｂｌｅ　Ｃｏｎｔｒｏｌ
　Ｆｅａｔｕｒｅｓ）　Ｊ　ＮＩＢＭテクニカル・ディ
スクロージャ・プルテン、Ｖｏｌ、２６、Ｎｏ、ｌ０Ａ
１１９８４年３月、ｐｍ）、５１４７〜５１５２、米国
特許第４５９８４１０号明細書、または米国特許第４８
９８８２６号明細書等の従来技術に記述されている。

増大した記憶容量を収納するため、通常は物理的に制約
された面積に適合するように設計された回路モジュール
または回路カードの形でシステムが適合されるので、メ
モリ・モジュールだけのために設計されたスペースに、
容量が増大したメモリ・モジュールの他に、１個または
複数のリドライバ・モジュールをどのように物理的に配
置するかの問題が生じる。さらに、記憶容量を追加する
には、別のリドライバ・モジュールが必要なため、新し
いメモリ・モジュールとそれに何間するパッケージング
による費用の増加に加えて、リドライバの費用だけ、費
用が増大する。

Ｃ０発明が解決しようとする課題 本発明の目的は、特にメモリ・モジュールノ場合、物理
的空間の制約や追加費用の心配なしに、類似の機能を有
するモジュールをシステムに追加することができるよう
に、半導体デバイスにリドライブ（再駆動）機能を組み
込むことである。

９０課題を解決するための手段 本発明によれば、物理的空間の制約や追加費用の心配な
しに、少なくともいくつかの共通入力信号要件を有する
追加モジュールが得られる。この目的は、論理またはＤ
ＲＡＭデバイス内に、追加された他のモジュール用の１
つまたは複数の入力信号をリドライブする能力を設ける
ことで達成される。十分な数のモジュールが必要な場合
、追加されたモジュール１個当たりのリドライバの数を
、モジュール当たり１個のリドライバに最適化すること
ができる。

本発明によれば、それぞれが共通の入力信号のサブセッ
トを必要とし、少なくとも１つの人力信号ドライバ回路
が入力信号に応答して、同じ入力信号要件を有する複数
のデバイスに結合された出力信号を与える、複数の類似
の半導体デバイスが提供される。すなわち、複数の同様
な機能を有する各デバイスごとに、入力信号に応答して
、複数の同様な機能を有するデバイスのすべてに結合す
る出力信号を与えるリドライバが提供される。

本発明によれば、信号のりドライブのための半導体モジ
ュールを追加することなく、半導体サブアセンブリ（カ
ード）の容量を増大させる費用を減少させることができ
る。

Ｅ、実施例 第１図を参照すると、本発明の１実施例が、共通の基板
１２に装着した複数の半導体デバイス１−１．１−２１
００１．１−ｎのアセンブリの形で示されている。これ
らのデバイスは、少なくともいくつかの共通な久方信号
を必要とする複数のデバイスが、特定のアプリケーショ
ンで必要とされる、いくつかのデバイスのどれかを代表
するものである。好ましい実施例では、これらの半導体
デバイスは、ＳＩＭＭまたはＳＩＰ構成で装着されたメ
モリ・モジュールである。図に示すように、各メモリ・
デバイスは、行アドレス・ストローブＲＡ、Ｓ、列アド
レス・ストローブＣＡＳ１アドレス入力Ａ　Ｏ−Ａ　ｎ
等いくつかの入力信号、ならびに読み書き入力、１つま
たは複数のデータ入力、およびドライバ・デバイスを、
すべてのメモリ・デバイス１−１〜１−ｎのために必要
とする。本発明の構成では、各半導体デバイスの回路の
一部として、入力信号リドライバまたはバッファ回路１
４−１．１４−２１０８０．１４−ｎを設けることがそ
の主要な特徴である。各メモリ・デバイスは、それぞれ
関連するりドライブ入力ＲＩおよびリドライブ出力ＲＯ
を有する、１つまたは複数の分離されたリドライバ回路
１４を含む。第１図では、各メモリ・デバイスは１個の
リドライバ回路を含むが、リドライバ回路の数は任意で
ある。

ＲＡＳ入カ信号がデバイス１−１（７）ＲＩ入カニ与え
られ、リドライバ１４〜１の出力ＲＯは、サブアセンブ
リ配線を介して、デバイス１４−１を含む各メモリ・デ
バイスのＲＡＳ入力に結合される。

同様に、入力ＣＡＳが最初にデバイス１−２のＲ■大入
力与えられ１．その出力ＲＯは、各メモリ・デバイスの
ＣＡＳ入力に結合される。

個々のメモリ・デバイス１の設計でば、リドライブ回路
の数は、マルチデバイス・サブアセンブリ１２で予想さ
れる入力信号の合計数によって決まる。入力信号の数が
デバイスの数より少ない場合は、デバイス１−ｎに示す
ように、１個または複数のリドライバ回路を接続しない
ままにすることができる。

第２図は、単一リドライブ回路の代表的な概略図である
。この回路には、入力パッド２０．レシーバ回路２２、
オフチップ・ドライバ（Ｃ）ＣＤ）回路２４、出力パッ
ド２６、および１つまたは複数のインバータ・ドライバ
回路２８が含まれる。インバータ・ドライバ回路２８が
必要な場合、その必要数は、特定の技術、およびオフチ
ップ・ドライバ回路２４が必要とする適当な信号レベル
を得る能力によって決まる。好ましい実施例では、レシ
ーバ２２およびＯＣＤの設計が簡単になるように設計者
がその数を選択し、これらの回路は、リドライブ回路を
使用しない時に、メモリ・デバイスが必要とした個々の
レシーバおよびＯＣＤ回路とほぼ同じになるように設計
されていた。したがって、それぞれより高い出力負荷を
駆動することができる、合計４個のインバータ・ドライ
バ回路２８が必要であった。

次に、第３図を参照すると、本発明の実施に有用なレシ
ーバ回路２２の詳細な回路図が示されている。レシーバ
は、レベル感知性ＣＭＯ８で実施したシュミット・トリ
ガ回路を含む。要約すれば、この回路はデバイス３２を
介してデバイス３４．３５．３Ｂ、３７のゲートに供給
される、入力パッド２２上の信号レベルに応答して動作
する。入力信号が高レベルのときは、デバイス３４およ
び３５はオフにバイアスされ、デバイス３６および３７
はオンにバイアスされる。デバイス３２は、そのゲート
を供給電位Ｖｄｄに結合させることにより、永久にオン
にバイアスされる。インバータ４２の入力に結合された
電圧ノードＢは低レベルに保たれ、中間リドライブ・ノ
ードＩＲ“を強制的に高レベルにする。

第４図は、好ましい実施例のＯＣＤ回路の詳細な回路概
略図である。要約すれば、とのＱＣＤ回路は下記のよう
に動作する。中間回路は、３■のドレイン供給電圧Ｖｄ
ｄを使用し、ＯＣＤは５Ｖの出力レベルＶｃｃを必要と
するので、ＯＣＤによるレベルの変換が必要である。Ｏ
ＣＤが受は取った中間リドライブ回路ＩＲ“′は、電圧
ノードＥ１およびインバータを形成するデバイス４３．
４４のゲートに供給されて、ノードＦを駆動する。ノー
ドＦの信号は、インバータ４６を介してプルダウン・デ
バイス５０のゲートに供給され、デバイス・パッド２６
上のリドライバ出力信号ＲＯを駆動する。ｐ型プルアッ
プ・デバイス４９は、そのゲートがメモリ・デバイス内
で発生するパワーアップ・イネーブル信号ＰＵＥＮに結
合され、半導体サブアセンブリまたはカードに最初に電
力が供給されるパワーアップ時に、リドライバ出力ＲＯ
等のデバイスの出力端子が異常に大量の電流を引き出す
ことを防止する。論文ｒ３Ｖ３■中の５■信号レベル・
シック（５−Ｖｏｌｔ　Ｓｉｇｎａｌ　Ｌｅｖｅｌ　５
ｈｉｆｔｅｒ　ｉｎａ　３−Ｖｏｌｔ　Ｃ１ｒｃｕｉｔ
）　Ｊ、ＩＢＭテクニカル・ディスクロージャ・プルテ
ン、ｖＯｌ、３２、Ｎｏ。

７．１９８９年１２月、Ｉ）ｐ、４５４〜４５５に、こ
の回路が詳細に記述されている。

以上述べたように、本発明によれば、機能強化された半
導体技術による性能を、スペースまたは回路モジュール
を追加することによって損なう必要がない。好ましい実
施例に関しては、本発明の特徴を実施することにより、
下記の改良が達成される。すなわち、信号レベルの同時
スイッチングが、サブアセンブリまたはカード全体に分
配される。正味のスイッチングの遅れが減少し、正味の
負荷も同様に減少する。離散バッファ／ドライバ・モジ
ュールのための面積は不要になる。バッファと受信デバ
イスとのインピーダンスの一致は考える必要がなくなる
。リドライブ回路の性能は、関連する機能デバイスの性
能に追従する。機能デバイス技術で行なわれた世代的な
改良はすべて、サブアセンブリまたはカード・レベルの
改良に変換される。

【図面の簡単な説明】

第１図は、パッケージに供給される入力信号と複数のメ
モリ・モジュールへの接続の関係を示す、本発明の拡張
メモリ・パッケージの概略図である。 第２図は、単一のＤＲＡＭモジュール内に形成した本発
明のリドライバの概略回路図である。 第３図は、本発明のリドライバに供給される論理信号を
受は取るための、代表的な入力レシーバ回路の詳細な回
路図である。 第４図は、本発明の出力信号を供給するための、代表的
なオフチップ・ドライバの詳細な回路図である。 １−１〜１−ｎ・・・・半導体メモリ・デバイス、１２
・・・・共通基板、１４−１〜１４−ｎ・・・・入力信
号リドライバ、２０・・・・入力バッド、２２・・・・
レシーバ回路、２４・・・・オフチップ・ドライバ回路
、２６・・・・出力パッド、２８・・・・インバータ・
ドライバ回路。 １”Ｔ（”；−’。

Claims (1)

1. 【特許請求の範囲】 （１）複数の入力端子を有する複数の個別の半導体デバ
   イスを含み、各デバイスが、少なくともいくつかのデバ
   イスに共通な少なくとも１つの入力信号に応答する、半
   導体サブアセンブリにおいて、上記サブアセンブリに供
   給される少なくとも１つの信号に応答し、上記の半導体
   デバイスの少なくとも１つに関連する回路の一体部分で
   あるリドライバ手段を含み、 上記のリドライバの出力が、上記の半導体デバイスの少
   なくともいくつかの入力に供給されることを特徴とする
   、改良された半導体サブアセンブリ。 （２）上記のアセンブリが、少なくとも１つの半導体メ
   モリ・モジュールを含むことを特徴とする、請求項１に
   記載の半導体サブアセンブリ。 とも２個の半導体メモリ・デバイスからなることを特徴
   とする、請求項２に記載の半導体サブアセンブリ。 （４）上記のデバイスの少なくとも１つが、半導体メモ
   リ・デバイスからなることを特徴とする、請求項１に記
   載の半導体サブアセンブリ。 （５）複数の論理入力に応答する機能回路ユニットを含
   み、上記回路が、上記の機能回路ユニットが応答する上
   記の信号のうちの少なくとも１つに応答して、上記ユニ
   ットの出力端子にリドライブされた論理入力信号を与え
   る、入力信号リドライバ回路を含むことを特徴とする、
   半導体サブアセンブリ。 （６）上記の機能回路ユニットが半導体メモリ・デバイ
   スであることを特徴とする、請求項５に記載の半導体サ
   ブアセンブリ。 （７）上記の機能回路ユニットが半導体論理デバイスで
   あることを特徴とする、請求項５に記載の半導体サブア
   センブリ。 （８）それぞれが複数の入力端子を有する複数のメモリ
   ・モジュールを含み、各モジュールが複数の入力信号に
   応答し、少なくともその信号のいくつかが上記モジュー
   ルのすべてに与えられることを特徴とする半導体メモリ
   ・アセンブリにおいて、それぞれ異なるメモリ・モジュ
   ールに関連する複数のリドライバ回路手段を含み、上記
   の回路手段が、上記のアセンブリに供給される上記入力
   信号のうちの少なくともいくつかに応答して、上記の各
   モジュールに与えられる入力信号を発生させることを特
   徴とする、改良された半導体メモリ・アセンブリ。