JPH03201117A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 概要 産業上の利用分野 従来の技術（第５図） 発明が解決しようとする課！！（第６図）課題を解決す
るための手段（第１図） 作用 実施例（第２図〜第４図） 発明の効果 〔概　要〕 半導体集積回路、特に入力バッファ回路の正相逆相出力
信号の位相調整に関し、 該正相出力信号と逆相出力信号との位相差を調整して両
信号を理想的な相補信号に近づけて、高周波ｆｉＷｙＡ
での入力バッファ回路等の性能の向上を図ることを目的
とし、 単相入力信号と基準電圧とを入力して正相信号及び逆相
信号を出力する差動増幅回路と、前記正相信号をレベル
シフトして正相出力信号を出力する正相信号レベルシフ
ト回路と、前記逆相信号をレベルシフトして逆相出力信
号を出力する逆相信号レベルシフト回路とを具備する半
導体集積回路において、前記正相信号レベルシフト回路
又は逆相イＳ号レベルシフト回路の後段に位相調整回路
が設けられ、前記位相調整回路は、第１のトランジスタ
とレベルシフト素子、電流源から成る付加素子とにより
＃ＩＩ！威され、前記第１のトランジスタのゲートが前
記正相信号レベルシフト回路又は逆相信号レベルシフト
回路の第２のトランジスタのソース側、又は、該ソース
側に接続されているレベルシフト素子に接続されている
ことを含み構成する。

〔産業上の利用分野〕

本発明は、半導体集積回路に関するものであり、更に詳
しく言えば入カバソファ回路の正相／逆相出力信号の位
相調整に関するものである。

〔従来の技術〕

第５．６図は、従来例に係る説明図である。

第５図は、従来例に係る入力バッファ回路の構成図を示
している。

図において、入力バッファ回路は、トランジスタＴ１〜
Ｔ４．ダイオードＤＩ−Ｄ４から成る入力レベルシフト
・回路１ａと、トランジスタＴ５〜Ｔ７．抵抗素子Ｒ１
−Ｒ３から成る差動増幅回路ｔｂと、トランジスタＴ８
．Ｔ９ダイオードＤ５Ｄ６から成る正相信号レベルシフ
ト回ｌＲ２と、トランジスタＴｏ、ＴＩＯダイオードＤ
？、ＤＢから成る逆相信号レベルシフト回路３とを具備
している。

当該入力バッファ回路の機能は、入力信号ＩＮと基準電
圧ＶＲＥＦとを入力して正相出力信号Ｑと、逆相出力信
号Ｑとを出力するものである。

また、当該回路は、ＧａＡｓＦＥＴやＳｉバイポーラト
ランジスタ等により構成され、ＧａＡｓＦＥＴの場合は
、Ｓ　ＣＦ　Ｌ　（Ｓｏｕｒｃｅ　ＣｏｕｐｌｅｄＦ　
Ｅ　Ｔ　Ｌｏｇｉｃ）回路、Ｓｉバイポーラトランジス
タの場合には、ＥＣＬ　（Ｅｍｉｔｔｅｒ　　Ｃｏｕｐ
ｌｅｄＬｏｇｉｃ）回路等の超高速ＩＣの入カバ７フア
として用いられている。

〔発明が解決しようとする課題〕

ところで、従来例の人力バッファ回路によれば第６図（
ａ）の波形図に示すように、入力信号ＩＮが低周波の場
合には、正相出力信号Ｑと逆相出力信号Ｑとは、はぼ１
８０°反転している。

また、高周波領域では利得が減衰して低周波の場合の両
信号０１頁の電圧振幅Ａに止ぺて、高周波の場合の両信
号Ｑ、　Ｑの電圧振幅Ｂが小さくなる。

さらに、同図（ｂ）の波形図に示すように入力信号ＩＮ
が高周波になると出力信号Ｑと出力信号Ｑとの間に生ず
る位相差φが問題となる。これは、トランジスタＴ５．
Ｔ６のゲート容量やソース／ドレイン容量の影響により
正相と逆相の信号伝搬の遅延に差が生ずるものと考えら
れている。

このため、同図（Ｃ）の電圧レベルに示すように、論理
中心レベルを基準にした場合、任意の時刻の信号Ｑの電
位ｅｌと信号Ｑの電位ｅ２とが、理想的な相補信号の場
合には、その大きさが同一符号が逆になるのに対して、
実際には、その大きさが不同−１符号が同一になり、特
に高周波領域でのその影響が大きい。

これにより、高周波Ｎ域での入カバソファ回路の性能が
低下するという問題がある。

本発明は、かかる従来例の問題点に鑑み創作されたもの
であり、正相出力信号と逆相出力信号との位相差を調整
して両信号を理想的な相補信号に近づけて、高周波領域
での人カバソファ回路等の性能の向上を図ることを可能
とする半導体集積回路の提供を目的とする。

（Ｌｌｉ！ｆ！を解決するための手段〕第１図は、本発
明に係る半導体集積回路の原理図を示している。

その回路は、単相入力信号ＩＮと基準電圧ＶＲＥＦとを
入力して正相信号Ｓ１及び逆相信号Ｓ２を出力する差動
増幅回路１１と、前記正相信号Ｓｌのレベルシフトをし
て正相出力信号Ｑを出力する正相信号レベルシフト回路
１２と、前記逆相信号Ｓ２のレベルシフトをして逆相出
力（ｉ号Ｑを出力する逆相信号レベルシフト回路１３と
を具備する半導体集積回路において、前記正相信号レベ
ルシフト回路１２又は逆相信号レベルシフト回路１３の
後段に位相調整回路１４が設けられ、前記位相調整回路
１４は、第１のトランジスタＴＤとレベルシフト素子り
、電流源１０から成る付加素子Ｉ、により構成され、前
記第１のトランジスタＴＤのゲートＧが前記正相信号レ
ベルシフト回路１２又は逆相信号レベルシフト回路１３
の第２のトランジスタＴｏのソースＳ側、又は、該ソー
ス（ＪＭに接続されているレベルシフト素子りに接続さ
れていることを特徴とし、上記目的を達成する。

〔作　用〕

本発明によれば、正相信号レベルシフト回路１２又は逆
相信号レベルシフト回路１３の後段に第１のトランジス
タＴＤと、レベルシフトダイオードＤ、電流源１０から
成る位相調整回路１４が設けられ、第１のトランジスタ
ＴＤのゲートＧが第２のトランジスタＴＯのソースＳ側
に接続されている。

このため、入力信号ＩＮが高周波になり、出力信号Ｑと
出力信号Ｑとの間に位相差φが生じた場合であっても、
トランジスタＴＤのゲート容量やソース／ドレイン容量
の影響による信号伝搬の遅延を利用することによって、
正相出力信号Ｑと逆相出力信号Ｑとの位相をほぼ１８０
”に調整することができる。

これにより、両信号Ｑ、　Ｑの理想的な相補信号に近づ
けることができ、高周波領域での入カバソファ回路の性
能の向上を図ることが可能となる。

〔実施例〕

次に図を参照しながら本発明の実施例について説明をす
る。

第２〜４図は、本発明の実施例に係る半導体集積回路を
説明する図であり、第２図は、本発明の実施例に係る入
力バッファ回路の構成国を示している。

図において、２１ａは入力レベルシフト回路であり、入
力信号ＩＮと基準電圧ＶＲＥＦとを入力し、差動増幅回
路２１ｂに非反転信号Ｓｌｌと基準信号Ｓ１２とを出力
するものである０回路２１ａは、トランジスタＴｌ−７
４，ダイオードＤ１〜Ｄ４から戒る。

２１ｂは差動増幅回路であり、信号Ｓ１１．Ｓ１２に基
づいて反転信号Ｓ１３．非反転信号Ｓｔ４を正相出力回
路２２及び逆相出力回路２３に出力するものである０回
路２１ｂは、トランジスタＴ５〜Ｔ７．抵抗素子Ｒ１−
Ｒ３から成る。

２２は正相信号レベルシフト回路であり、信号Ｓ１４に
基づいて正相出力信号Ｑを出力するものである。回路２
２は、トランジスタＴ８．ダイオードＤ５．Ｄ６から成
る。

２３は逆相信号レベルシフト回路であり、信号Ｓ１３に
基づいて逆相出力信号Ｑを出力するものである０回路２
３は、トランジスタＴｏ、ＴＩＯ、レベルシフトダイオ
ードＤ７．Ｄ８から成る。これまでは、従来例と同様で
あるが、本発明では該回路２３にソースフォロア回路２
４ａが追加されている。

２４ａは位相調整回路１４の一実施例となるソースフォ
ロア回路であり、第１のトランジスタＴＤと付加素子り
から成る。付加素子りは、電流源口０となるトランジス
タＴｌｌ及び信号レベルをシフトするダイオードＤ９．
Ｄ１０が直列に接続され、それが、本発明の実施例では
接地線ＶＤＤと負（−５，２〜−４，５（Ｖ）　）　（
７）電源線ｖＳＳとの間に接続されている。

また、トランジスタＴＤのゲートＧは、逆相信号レベル
シフト回路２３のトランジスタＴｏのソースＳに接続さ
れている。なお、該ゲートＧは、ダイオードＤ９．ＤＩ
Ｏの中間接続点に接続しても良い、また、トランジスタ
ＴｌｌのドレインＤに直接接続しても良い。なお、レベ
ルシフト素子りとしては、ダイオード以外にもトランジ
スタを用いて構成することができる０例えば、ＭＯＳＦ
ＥＴのゲートＧをドレインＤに接続するいわゆるダイオ
ード接続によりダイオードＤ９，０１０と置換しても同
様な効果が得られる。これにより、遅延時間の微調整が
できる。

２５は基準電圧発生回路であり、基準電圧ＶＲＥＦをト
ランジスタＴ３に出力するものである。

これらにより、人力バッファ回路が構成され、第３図に
示すような人力信号ＩＮを人力することによって、高速
動作状態でも位相１８０°に極めて近い正相出力信号Ｑ
、逆相出力信号Ｑを出力することができる。

第４図は、本発明の実施例に係る入力バッファ回路を応
用したＧａＡｓＭＥＳＦＥＴ集積回路による１／８分周
器の構成図である。

図において、２６は本発明に係る入力バッファ回路、２
７はＴ型ＦＦ回路（Ｔ型フィリップフロップ回路）、２
８は出力バッファ回路である。

また、この１／８分周器は５ＣＦＬ（ＳｏｕｎｅＣｏｕ
ｐｌｅｄ　　Ｆ　１ｅｌｄ　　ｅｆｆｅｃｔ　　ｔｒａ
ｎｓｉｓｔｅｒ　　Ｌｏｇｉｃ）回路により構成されて
いる。この際に、入カバソファ回路のソースフォロア回
路２４ａは、回路シュミレーションにより、Ｔ−ＦＦ回
路２７に入力する正相出力信号Ｃ９逆相出力信号Ｃの位
相差が最小となるように最適化され、その必要段数が調
整される。　ここで、本発明者の実験結果に基づく当該
１／８分周器の高周波特性について説明をする。

まず、試作された本発明に係る入力バッファ回路２６を
内蔵した１／８分周器の入力に高周波発振器を接続し、
該分周器の出力に周波数カウンターを接続する。この際
の分周器は、ソースフォロア回路２４ａが二段接続され
、同一マスクにより形成された０、５ｐｍゲー）ＧａＡ
ｓＭＥＳＦＥＴ（シッットキーゲート電界効果トランジ
スタ）から成る。

次に、同一測定条件の下で、回路２６を内蔵しない１／
８分周器と比較する。

この結果、回路２６を内蔵しないｌ／８分周器最高動作
周波数が１２ＧＨｚであるのに対して、本発明に係る人
力バッファ回路２６を内蔵した１／８分周器では、該周
波数が１３．５ＧＨｚに改杵することができた。

こようにして、本発明の実施例によれば逆相信号レベル
シフト回路２３の後段に第１のトランジスタＴＤと、レ
ベルシフトダイオードＤ、電流源１０から成る位相調整
回路１４が設けられ、第１のトランジスタＴＤのゲート
Ｇが第２のトランジスタＴｏのソースＳ側に接続されて
いる。

このため、入力信号ＩＮがＧＨｚ単位の高周波なり、正
相出力信号Ｑと逆相出力信号Ｑとの間に位相差φが生じ
た場合であっても、トランジスタＴＤのゲート容量やソ
ース／ドレイン容量の影響による信号伝搬の遅延を利用
することによって、出力信号Ｑと出力信号Ｑとの位相を
ほぼ１８０＠に調整することができる。

これにより、両信号Ｑ、　Ｑを理想的な相補信号に近づ
けることができ、高周波領域での入力バッファ回路の性
能の向上を図ることが可能となる。

また、本発明に係る入力バッファ回路２６を内蔵した１
／８分周器によれば最高動作周波数をソースフォロア回
路２４ａが設けられていない分周器に比べて大幅に改善
することが可能となった。

なお、本発明の実施例によれば、逆相信号レベルシフト
回路側に−又は二個のソースフォロア回１Ｂ２４ａを設
ける場合について述べたが、回路２４ａの挿入段数は位
相差に応じて三組上であっても良く、これは、位相調整
回路の遅延値と使用周波数とによって最適な段数を選択
すれば良い。

〔発明の効果〕

以上説明したように、本発明によれば正相信号レベルシ
フト回路又は逆相信号レベルシフト回路の後段に設けら
れたソースホロア回路により、正相出力信号と逆相出力
信号との位相をほぼ１８０゜に調整することができる。

このため、両出力信号を理想的な相補信号に近づけるこ
とができ、数ＧＨｚ以上の高周波領域での入力バッフ１
回路の性能の向上を図ることが可能となる。

これにより、高信頼度、かつ、高安定度の超高周波通信
機器の製造に寄与するところが大きい。

【図面の簡単な説明】

第１図は、本発明に係る半導体集積回路の原理図、 第２図は、本発明の実施例に係る入力バッファ回路の構
成図、 第３図は、本発明の実施例に係る入力バッファ回路の人
出力信号の波形図、 第４図は、本発明の実施例に係る入力バッファ回路を応
用した１／８分周器の構成図、第５図は、従来例に係る
入力バッファ回路の構成図、 第６図は、従来例に係る問題点を説明する図である。 （符号の説明） １１・・・差動増幅回路、 １２・・・正相信号レベルシフト回路、１３・・・逆相
信号レベルシフト回路、１４・・・位相調整回路、 １４ａ・・・ソースフォロア回路、 ＴＤ・・・第１のトランジスタ、 Ｌ・・・付加素子、 Ｄ・・・ダイオード、 １０・・・電流源、 Ｓ・・・ソース、 Ｇ・・・ゲート。

Claims (1)

1. 【特許請求の範囲】 単相入力信号（ＩＮ）と基準電圧（ＶＲＥＦ）とを入力
   して正相信号（Ｓ１）及び逆相信号（Ｓ２）を出力する
   差動増幅回路（１１）と、 前記正相信号（Ｓ１）をレベルシフトして正相出力信号
   （Ｑ）を出力する正相信号レベルシフト回路（１２）と
   、 前記逆相信号（Ｓ２）をレベルシフトして逆相出力信号
   （＠Ｑ＠）を出力する逆相信号レベルシフト回路（１３
   ）とを具備する半導体集積回路において、 前記正相信号レベルシフト回路（１２）又は逆相信号レ
   ベルシフト回路（１３）の後段に位相調整回路（１４）
   が設けられ、 前記位相調整回路（１４）は、第１のトランジスタ（Ｔ
   Ｄ）とレベルシフト素子（Ｄ）、電流源（１０）から成
   る付加素子（Ｌ）とにより構成され前記第１のトランジ
   スタ（ＴＤ）のゲート（Ｇ）が前記正相信号レベルシフ
   ト回路（１２）又は逆相信号レベルシフト回路（１３）
   の第２のトランジスタ（ＴＯ）のソース（Ｓ）側、又は
   、該ソース（Ｓ）側に接続されているレベルシフト素子
   （Ｄ）に接続されていることを特徴とする半導体集積回
   路。