JPH03185766A - 光電変換素子 - Google Patents

光電変換素子

Info

Publication number
JPH03185766A
JPH03185766A JP1324573A JP32457389A JPH03185766A JP H03185766 A JPH03185766 A JP H03185766A JP 1324573 A JP1324573 A JP 1324573A JP 32457389 A JP32457389 A JP 32457389A JP H03185766 A JPH03185766 A JP H03185766A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor layer
photoconductive
layer
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1324573A
Other languages
English (en)
Inventor
Ihachirou Gofuku
伊八郎 五福
Katsunori Hatanaka
勝則 畑中
Toshiyuki Komatsu
利行 小松
Yoshiyuki Osada
芳幸 長田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP1324573A priority Critical patent/JPH03185766A/ja
Publication of JPH03185766A publication Critical patent/JPH03185766A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は光電変換素子に関し、より詳細には光電変換素
子の電流特性および光応答速度の改良に関する。
[従来の技術] 光電変換素子としては、例えば、ファクシミリ、デジタ
ル複写機、イメージリーダ等の画像情報処理装置におけ
る画像読取装置に用いられているフォトセンサが知られ
ている。特に近年においては、フォトセンサを一次元に
配列して長尺ラインセンサを形成したものが多用されて
いる。
従来、フォトセンサには、一般に、非結晶シリコン(以
下、a−3i:Hと記す)等の薄膜半導体が用いられて
いた。また、薄膜半導体を用いたフォトセンサには、大
きく分けて、フォトダイオード型のものと光導電型のも
のの2種類があった。
フォトダイオード型フォトセンサとは、入射光によって
発生した電子と正孔とを電極間に印加された逆バイアス
によって各々の電極に到達させることにより、光電流を
得るものである。しかし、このフォトセンサには電流量
が小さすぎるという問題があった。
これに対して、光導電型フォトセンサは、電子または正
孔を電極から注入することが可能であるため、半導体内
の電子または正孔の密度を十分に高くすることができ、
従ってフォトダイオード型のフォトセンサに比べて、遥
かに大きな出力電流(2次光電流)を得ることができる
第14図は、従来の光導電型センサを示す概略構成図で
ある。
図において、41はガラスやセラミクス等により形成さ
れた絶縁性基板、42はCd5−3eやa−3i:H等
により形成された光導電性半導体層、43および43′
はオーミックコンタクト用のドーピング半導体層、44
および44°は電極である。ここに、電極44および4
4°からドーピング用半導体層43および43′を介し
て光導電性半導体層42へ注入されるキャリアが電子で
あればドーピング用半導体層43および43はn型半導
体により形成され、半導体層42へ注入されるキャリア
が正孔であればドーピング用半導体層43及び43はp
型半導体により形成される。
このような構成において、基板41側(基板41が透明
な場合)または電極44及び44°側から光が入射する
と、光導電性半導体層42の電極44と電極44゛との
間の部分で光勃起によって電導に寄与する電子または正
孔の密度が高くなる。従って、図に示したように電極4
4と電極44゛との間に電圧を印加しておけば、信号電
流として大きな2次光電流が流れ、負荷抵抗(図示せず
)の両端から大きな出力電流を得ることができる。
さらに、光電流を安定させ、光電流の光照度依存の直線
性を向上させるために、補助電極を設けた光導電型セン
サが、本願出願人によって提案されている。
第15図は、本願出願人によって既に出願された改良型
の光導電、型フォトセンサおよびその駆動方法について
の概略を説明するための概略構成図である。
図において、45は透明または不透明のゲート電極、4
6は5iO)(、SiNに等により形成された絶縁体で
ある。なお、第14図と同じ符号を付したものは、それ
ぞれ同じものを示す。
基板41上には、透明または不透明の導電層がバターニ
ングされてゲート電極45が形成され、さらに絶縁層4
6がスパッタリング法やグロー放電法等によって形成さ
れている。絶縁層46上には、上述したものと同じよう
に光導電層としてのCd5−5eやa−Si:H等によ
り形成された光導電性半導体層42、ドーピング半導体
層43および43°、電極44および44° (ここで
は電8i44をドレイン電極とし、電極44°をソース
電極とする)が各々形成されている。なお、ここではド
ーピング半導体層43および43°をn型で形成し、電
子を注入キャリアとした場合について述べる。
このような構成の光導電型フォトセンサにおいては、図
示されているように、電極44と電極44′との間に直
流電源47を、ソース電極44°とゲート電極45との
間に可変直流電源48を各々接続する。ただし、可変直
流電源48は印加電圧の極性も転換できるものとする。
第15図に示した光導電型フォトセンサの電極44と電
極44° との間から照度Fの光を入射させたときのフ
ォトセンサの光電流IP  (電極44と電極44°と
の間に流れる電流)を第16図に示し、また、光量依存
の直線性γ(I、ccFγ)を第17図に示す、さらに
、パルス光を照射した際のフォトセンサの出力の光応答
速度(T、。;立ち上り時間、Tart:立ち下がり時
間)を第18図に示す。
【発明が解決しようとする課題〕
このような従来の光導電型フォトセンサでは、光電流を
多くすると光応答速度が遅くなってしまい、また、光応
答速度を速くすると光電流が小さくなってしまうという
課題があった。
光電流をより多く得るためには、ゲート電位V(lは、
なるべく、Ovに近い負の電位とする必要がある。すな
わち、半導体層42を、半導体の反転化が起らないよう
な、なるべく空乏化の弱い状態にする必要がある。以下
に理由を説明する。
この光導電型フォトセンサは、ゲート電位(’ti’o
 )として負の電圧を印加した状態で動作させる。この
とき光導電性半導体層42のバンドは、ポアソンの式に
従う空間電荷の分布により通常的1μm程度テブレショ
ンされる。つまり、光導電性半導体層42の、ゲート電
極45側の部分は特に強くp型化される。このとき、ゲ
ート電極45に印加する電圧が小さい(絶対値が大きい
)程、光量依存の直線性は良くなるものの、光電流は減
少する。これは、光導電性半導体層42がp型化が進む
ことにより、キャリア(この場合は電子)の寿命が短く
なり、このため2次光電流のゲインGが減少し、光電流
が減少するものと考えられる。
なお、Gは、 G=μτE/L  (μ;電子の移動速度、τ;電子の
寿命、E;電界強度、L:電極間圧WIi)で与えられ
る。
一方、この光導電型フォトセンサの光応答速度を速くす
るためには、ゲート電位を小さく(絶対値で大きく)す
る必要がある。これは、ゲート電位を小さくする程キャ
リアの捕獲・放出が比較的浅いトラップで行われる確率
が高くなり、捕獲・放出の時定数が速くなるためである
と思われる。以下、詳細に説明する。
電子の蓄積状態においては、光応答速度は、第11図(
a)に示すような電子の局在準位への捕獲・放出過程に
大きく影響される。¥S11図(b)に示したように、
出力電流の立ち上がり時間は、電子蓄積状態での主たる
捕獲準位である浅い準位NAへの捕獲過程によって決定
されるため、vGが大きくなるほど速くなる。一方、立
ち下がり時間は、NAからの電子放出過程と深い準位で
ある再結合センターNRへの捕N(再結合)過程とに支
配されるが、電子の放出は非常に速いため、律速となる
のは再結合過程によるものであると考えられる。すなわ
ち、電子蓄積状態での再結合過程では、電子が過剰に存
在するので、ホールの再結合センターへの捕獲が律速と
なるが、ホールの再結合センターはVoが小さい(絶対
値で大きい)はど価電子帯から離れるため、voが小さ
いほど立ち上がり時間は遅くなる。
一方、ホールの蓄積状態においては、第12図(a)に
示すように、光応答速度はホールの局在準位への捕獲・
放出過程に強く影響される。すなわち、第12図(b)
に示したように、出力電流の立ち上がり時間はホールに
対する捕獲準位であるNOへの捕獲過程により決定され
るものであるため、v(Iが小さいほど速くなる。一方
、立ち下がり時間はNoからのホールの放出過程とN、
での再結合過程とにより決定されるが、ホールの放出の
方が遥かに遅いため、ホール放出が律速となり、vGが
小さいほど速くなる。
第7図は、VOとT、11およびT Offとの関係を
示す図である0図(a)から、立ち上がり時間T on
は、v6のある値(フラット・バンド電圧近傍)で極大
値のピークを持っており、その負電界側ではホールトラ
ップ律速の改善(i)がみられ、正電界側では電子律速
の改善(ii)がみられることが解る。また、立ち下が
り時間子°。ffは、図(b)に示したように、voの
増加に従って単調に増加し、ホールトラップ律速の改善
(i)および再結合律速(it)がみられる、すなわち
、光応答特性を改善するためには、■6を小さく(絶対
値で大きく)することによりホールの蓄積状態を強くし
、ホールに対して浅い捕獲準位を利用するようにしなけ
ればならない。同時に、その空間的領域でのホールの再
結合を増加させ、ホールの放出量を少くすませるように
することも必要である。
以上説明したように、従来の光導電型フォトセンサでは
、光電流と光応答速度とを、ともに良好ならしめること
は不可能であった。
本発明は、このような従来の課題を解決するものであり
、光電流が大きく、かつ、光応答速度の速い光電変換素
子を提供することを目的とするものである。
[課題を解決するための手段] 本発明の第1の要旨は、絶縁層と、該絶縁層に接して設
けられた光導電性半導体層と、該光導電性半導体層に接
して設けられた第1t&および第2電極と、前記絶縁層
に接して設けられた第3電極とを少なくとも有する光電
変換部を具備し、前記光導電性半導体層のバンドギャッ
プが前記絶縁層側と前記第1電極および第2電極側で異
なる光電変換素子であって、光導電性半導体層が、光学
的バンドギャップが連続的に変化する半導体層により形
成されていることを特徴とする光電変換素子に存在する
本発明の第2の要旨は、上記第1の要旨を成す光線変換
素子の光学的バンドギャップが、絶縁層側で狭く、第1
電極および第2電極側で広いことに存在する。
[作 用] 本発明は、上述のような構成を取ることにより、光電流
が大きく、かつ、光応答速度の速い光導電型の光電変換
素子を実現するものである。以下、詳細に説明する。
本発明では、フラットバンド電圧を光導電半導体層とし
て広いバンドギャップの半導体層のみを用いる場合と異
なる値とすることができる。従って、TPT (薄膜ト
ランジスタ)のゲート電極に相当する上記第3電極(以
後、制御電極と称する)を零バイアスの状態にした場合
、光導電性半導体層中の絶縁膜界面側に電子を蓄積され
易くすることができる。このため、キャリア電子の寿命
を長くすることができ、従来よりも大きい光電流を得る
ことができる。
また、第10図は、本発明による充電変換素子における
、制御電極電圧V。と光電流・暗電流との関係の一例を
示す図である0図において、aは本発明に係わる光電変
換素子の制御電極電圧−電流特性を示し、bは従来の充
電変換素子のHJ御電極電圧−電流特性を示す。
このように、本発明による光電変換素子の方が大きい光
電流を得ることができる。また、光を照射した時の電流
(光電流)値と照射しない時の電流(暗電流)値の差が
大きくなるので、S/N比は向上する。
一方、本発明の充電変換素子の光応答速度は、広バンド
ギヤツプ層が半導体に支配される場合と比べ、v(l依
存性は同じであるが、光電流の値はすべてのバイアス点
で大きな値が得られる。換言すれば、本発明の構成にお
いては、バイアス点を負にすることで広バンドギヤツプ
層のみの場合の零バイアス時と同じゲインが得られ、か
つ、光応答速度を速くすることができる。
[実施例] (実施例1〉 本発明の一実施例について、第1図および第2図を用い
て説明する。
第1図は、本発明の光電変換素子の基本構造となる光電
変換部の模式的構造図である。
同図において、31は石英、硝子等で構成された絶縁性
基板、32はゲート電極(第3電極)、33は電気的絶
縁層、34は光導電性半導体層、35a、35bはそれ
ぞオーミック接触層、36a、38bはそれぞれ第1電
極、第2電極を示す。
ここに、光導電性半導体層34は、光学的バンドギャッ
プの小さい側34aを絶縁層33側に、大きい側34b
を第1電極36aおよび第2電極36b側に配し、光学
的バンドギャップを連続的に変化させる構造を採ってい
る。
次に、本実施例に係わる光電変換素子の製造工程につい
て説明する。
(1〉ガラス基板31(コーニング$7059)上に、
スパッタ法でA132を0.1μm堆積させることによ
り制御電極32を形成した。
(2)この基板31を容量結合型CVD装置にセットし
、基板温度を300t:にした後、装置内を一度1xl
O−’Torr以下の真空にし、その後、水素で10%
に希釈したS i H4ガス11005CCと99.9
99%のNH3ガス11005CCとを、ガス圧が0.
4Torrとなるようにバルブで調節して、高周波電力
100Wで1時間放電した。これにより、絶縁膜33と
して3000人の5iHx膜を形成した。
(3)次に、′!J2図に示した水素ラジカルCVD(
以下、)IRCVDという)装置に基板をセットし、以
下の手順で半導体層34の成膜を行なった。
なお、半導体層34を形成する材料としては、a−3i
:H:Fおよびa−3iGe:H:Fを用いた。
■まず、ロータリーポンプとクライオポンプ(いずれも
、不図示)を用いてチャンバー101内を1xlO−’
Torr以下に排気し、併せて、基板103をヒーター
104で300℃まで昇温した。
■次に、ガス導入管109より、H2ガスを30SCC
M、Arガスを2503CCMで石英反応管106中に
導入した。また、ガス導入管110より、S i F4
とGeF4との混合ガスを反応管に流した。SiF4と
GeF4のガス流量およびガス圧を第1表に示す。また
、この時、GeF4の流量は、0.04SCCM/mi
nで連続的に変化させた。また、このときの排気系とし
ては、メカニカルブースターポンプとロータリーポンプ
を使用した。チャンバー内の圧力は、0.4Torrに
調整した。
第1表 ■この状態でマイクロ波アプリケータ108により石英
反応間106内のガスにマイクロ波160Wを印加して
プラズマを発生させ、a −5iGe:H:Fを堆積さ
せた。なお、この時、プラズマは石英反応管10B内で
のみ発生し、石英管107中には発生しなかった。
■その後、ガス導入管110より導入するガ久をS i
 F430SCCMのみにし、a−3t:H:Fの堆積
を行った。堆積時間は23分てあり、5500人のa−
3t:H:F[を形成した。
(4)この基板を、通常のプラズマCVD装置(S i
 NX堆積装置と同じでも可)にセットし、H7希釈1
0%SSiH41O0SCCとH1希釈100p100
pp 5003CCMとを導入し、ガス圧0.5Tor
rの条件で高周波500Wで40分間放電を行い、オー
ミックコンタクト層35(膜厚1000人)を形成した
(5)最後に、スパッタ法によりA15000人を形成
し、上記オーミックコンタクト層とAJ1層とをパター
ニングして、一対のセンサ電極とした。
以上のようにして作成された充電変換素子について、光
電流と光応答速度の測定を行った。その結果%VGを−
6〜−7vにバイアスすることにより、光電流値をa−
Si:H単層の零バイアス時とほぼ同等とすることがで
き、かつ、光応答速度をT0□Toffともに大幅に改
善することができた(第2表)。
なお、ここでは、TorlおよびT。ffを、以下のよ
うに定義した。
T、)n=光電流が飽和値の90%に達する時間Tof
f:光電流が飽和値の10%じ達する時間第2表 また、本例で用いられたa−St:H:F膜のバンドギ
ャップ(E opア)は、1.7eVであり、a−3i
Ge:H:Fは、1.4eVと観測されている。
(実施例2) 第3図は、各光電変換部の光半導体層が第1図の構造を
有する本発明によるラインセンサの一実施例の断面図で
ある。
第3図において、基板1上には配線部2の下層電極配線
6、電荷蓄積部4の下層電極配線7、スイッチ部5のゲ
ート電極である下層電極配線8が形成されており、これ
らの下層電極配線6.7゜8上およびこれらの間の基板
1上には絶縁層9が形成されている。この絶縁層9には
、光導電性半導体層10が形成されており、配線部2上
の絶縁層9と光導電性半導体層10との一部は接続のた
めに開孔されている。光導電性半導体層10上には上層
電極配線12,12°、13.14が形成されており、
上層電極配線12°と上昇電極配線13との間の開孔部
が光電変換部3の光電変換領域となる。上層電極配線1
3、光導電性半導体層10、絶縁層9、下層電極配線7
は蓄積コンデンサを形成し、上層配線13のスイッチ部
5側の一端はドレイン電極となる。上層電極配線14の
スイッチ部5側の一端はソース電源となる。なお、不図
示であるが、光導電性半導体層10と上層電極配線12
,13.14との間にはドーピング層が設けられており
、オーミック接触が行われている。本実施例においては
、配線部2、光電変換部3、電荷蓄積部4、スイッチ部
5のそれぞれに絶縁部が設けられており、同一工程で形
成される。
配線部2においては、下層電極配線6と上層電極配線1
2との間に絶縁層9の他に光導電性半導体層10を設け
ることとなるが、下層電極配線6と上層電極配線12と
の間は絶縁性が保たれていればよく、光導電性半導体層
10の存在は影響を与えない。
光電変換部3においては、光導電性半導体層10を絶縁
層9および制御電極25を介して基板1上に設けること
となるため、光導電性半導体10と絶縁層9の界面にお
けるエネルギー準位の変化が表われるが、光導電物性の
基本的性能を損なうような変化は生じない。この場合、
光電変換部3の基板1と絶縁層9との間の制御電極によ
って光導電性半導体層10の界面のエネルギー準位を制
御して、最適化を図ればよい。
本実施例のラインセンサは、基板1側から光を照射し、
光電変換部3に接触させた原稿の反射光を直接光電変換
部3が読み取る、いわゆるレンズレスタイプの光電変換
素子である。
制御電極25は、基板側より入射される照射光を遮光す
る遮光層も併せ持つ。さらに、原稿を照らすための照明
窓28が設けられる。
電荷蓄積部4においては、絶縁層9上に設けられた光導
電性半導体層10は、電荷の蓄積容量に影響を与えるこ
ととなる。影響とは容量のバイアス依存性であり、絶縁
層界面における半導体層のバンドベンディングにより静
電容量が変化するものである。しかし、本実施例に用い
られる電荷の充放電動作においては、このバイアス依存
性は絶縁層9側の電極を負に強くバイアスすることによ
り(例えば、−tOV)はとんど無視することができる
なお、光導電性半導体層10の膜厚は良好な光電変換部
3の光電変換特性とスイッチ部5のスイッチング特性と
が得られる値であればよい。
次に、上記ラインセンサのスイッチング部が71トリク
ススイツチアレイによって構成された場合について説明
する。
第4図は、マトリクススイッチアレイを有するラインセ
ンサの等価回路を示す。
同図において、S、、S、、・・・、SN(以下、SY
Iと記す)は、光電変換部3に相当する光センナである
。また、C,、C2,・・・、CS(以下、CYIと記
す)は、電荷蓄積部4に相当する蓄積コンデンサであり
、光センサSYIの光電流を蓄積するものである。さら
に、ST、、ST2゜・・・、ST、(以下、STY 
1と記す)は、蓄積コンデンサCYIの電荷を負荷コン
デンサCx、に転送するための転送用スイッチであり、
S R,、S R2,・・・、SR,(以下、5RYI
と記す)は、蓄積コンデンサCYIの電荷をリセットす
るための放電用スイッチである。なお、転送用スイッチ
STY、1と放電用スイッチ5RYIとからなる回路は
、第3図のスイッチ部5に相当する。
光センサSYI、蓄積コンデンサCY1、転送用スイッ
チ5TYIおよび放電用スイッチSRY1はそれぞれ一
列アレイ状に配置され、NXM個のブロックにブロック
分割されている。アレイ状に設けられた5RYIのゲー
ト電極はマトリクス配線部15に接続される。転送用ス
イッチ5TY1のゲート電極は他のブロックの同率位の
転送用スイッチのゲート電極とそれぞれ共通に接続され
、放電用スイッチ5RYIのゲート電極は各ブロック内
の次の転送用スイッチのゲート電極C循環して接続され
る。
マトリクス配線部15の共通線(ゲート駆動線G、、G
、、−−e、Gn)はゲート駆動部16によってドライ
ブされる。一方、信号出力は、引出し線18(信号出力
線り、、D、、・・・、DN)から信号処理部17に接
続される。
第5図は上記ラインセンサの動作を示すタイよングチャ
ート図である。
ゲート駆動線(G r 、 G 2 、・・・、Gn)
には、ゲート駆動部16から順次選択パルス(V(II
V G 2 +  ・・・、 VGN)が印加される。
まず、ゲート駆動線G、が選択されると、転送用スイッ
チS T rがON状態となり、蓄積コンデンサCxl
に転送される0次に、ゲート駆動線G7選択されると、
転送用スイッチST、がON状態となり、蓄積コンデン
サC2に転送された電荷が負荷コンデンサCxlに転送
され、同時に放電用スイッチSRIにより蓄積コンデン
サC1の電荷がリセットされる。以下、同様にして、G
、、G4.・・・GNについても順次選択されて読み取
り動作が行われる。なお、図中、vCI+ VC2+ 
 ・・・+VCNは蓄積コンデンサCYIの電位の変化
を示す。これらの動作は各ブロックごとに行われ、各ブ
ロックの信号出力V□+VX2.・・・+ vXNは信
号処理部17の入力D1.D2.・・・、DMに送られ
、シリアル信号に変換されて出力される。
第6図は、上記ラインセンサの斜視図を示す図である。
図において、1は基板であり、この基板1上には光電変
換部3の出力電荷を蓄積する電荷蓄積部4、電荷蓄積部
の電荷を信号処理IC21に転送するための転送用スイ
ッチ19、電荷蓄積部4にリセットをかけるための放電
用スイッチ20が、それぞれ形成されている。転送用ス
イッチ19、放電用スイッチ20はNXM個のブロック
に分割されており、転送用スイッチ19のドレイン電極
はそれぞれに対応する電荷蓄積部4に接続され、ソース
電極は各ブロックごとに1本にまとめられ、不図示の負
荷コンデンサと信号処理IC21に接続される。一方、
各ブロックのゲート電極は、各ブロック内の同じ準位の
ゲート電極線が共通につながるように、マトリクス配線
部15の共通電極はゲートドライブIC22に接続され
る。
信号処理IC21は、スイッチアレイ、シフトレジスタ
、バッファアンプ等で構成され、引き出し線18に転送
された信号の読み出し、リセッションを行う。また、こ
の信号処理IC21には、引き出し線18の配線長を最
小とするように、基板1の中央付近にはグランドの電位
を持つ不図示のシールドパターンが配置されている。
347図は、上記ラインセンサの部分構成平面図を示す
同図において、15はマトリクス配線部、3は光電変換
部、4は電荷蓄積部、19は転送用スイッチ、20は電
荷蓄積部4の電荷をリセットする放電用スイッチ、18
は転送用スイッチ、18は転送用スイッチの信号出力r
cに接続する引出し線、23は転送用スイッチ19によ
って転送される電荷を蓄積して読み出すための負荷コン
デンサ、25は光電変換部裏面からの光を遮断し、セン
サバイアス点を決める制御電極である。
本実施例では、充電変換部3、転送用スイッチ19およ
び放電用スイッチ20を構成する光導電性半導体層とし
てa−S 1xGe、−x : H: F@が用いられ
、絶縁層としてグロー放電による窒化シリコン膜(Si
NH)が用いられている。
なお、第7図においては、煩雑さを避けるために、上下
2層の電極配線のみ示し、上記光導電性半導体層および
絶縁層は図示していない。また、上記光導電性半導体層
および絶縁層は、光電変換部3、電荷蓄積部4、転送用
スイッチ19および放電用スイッチ20に形成されてい
る他、上層電極間線と基板との間にも形成されている。
ざらに、上層電極配線と光導電性半導体層との界面には
n+にドープされたa−St:H層が形成され、オーく
ツク接合がとられている。
また、本実施例のラインセンサの配線パターンにおいて
は、各光電変換部から出力される信号経路はすべて他の
配線と交差−ないように配線されており、各信号成分間
のクロストーク並びにゲート電極配線からの誘導ノイズ
等の発生を防いでいる。
第8図は第7図の部分縦断面図であり、(a)は第7図
のA−A’断面図、(b)はB−B’断面図、(C)は
c−c’断面図、(d)はD−D′断面図である。
第8図(a)は充電変換部3の縦断面図を示し、24は
転送用スイッチ19のゲート電極に接続される下層電極
配線、9は絶縁層、10は光導電性半導体層、12.1
3は上層電極配線である。入射した光はa−3t:Hに
より形成された光導電性半導体1ii10の導電率を変
化させ、くし状に対向する上層電極配線12.13間に
流れる電流を変化させる。
第8図(a)に示すように、遮光Jtli25は下層電
極配線によって形成される。この遮光層25は通常負の
バイアス電圧が印加され、暗電流が十分小さくなるよう
にl1IJ御される。
第8図(b)は電荷蓄積部4の縦断面図を示す。電荷蓄
積部4は、下層電極配線7と、下層電極配線7上に形成
された絶縁層9と、光導電性半導体層10と、光導電性
半導体層10上に形成された上層電極配線13とから構
成される。この電荷蓄積部4の構造はいわゆるMISコ
ンデンサ(Metal−1nsulater−5層mi
conductor )と同じ構造である。バイアス条
件は正負いずれでも使用可能であるが、下層電極配線7
を常に−7〜−8層程度の負に深くバイアスする状態で
用いることにより安定な容量と周波数特性とを得ること
ができる。
第8図(C)は転送用スイッチ19および放電用スイッ
チ20の縦断面図を示す図である。転送用スイッチ19
は、ゲート電極である下層電極配線24と、ゲート絶縁
層をなす絶縁層9と、光導電性半導体層10と、ソース
電極である上層電極配線14とドレイン電極である上層
電極配線13とにより構成される。放電用スイッチ20
のゲート絶縁層および光導電性半導体層は前記絶縁層9
および光導電性半導体層10と同一層であり、ソース電
極は前記上層電極配線13、ゲート電極は下層電極配線
27、ドレイン電極は上層電極配線26である。転送用
スイッチ19および放電用スイッチ20は薄膜電界効果
トランジスタ(TPT)を構成する。
第8図(d)に示すように、照明窓28は上層電極配線
12の中の一部が開口されて形成されている。この照明
窓28は下層電極配線によって形成されていてもよい。
前述したように、上層電極配線13,14゜26と光導
電半導体層10との界面には、a−Si :Hにより形
成されたn0層が介在し、オーミック接触を形成してい
る。
なお、通常TPTの上部はパッシベーション膜(SiN
H%Sin、、シリコン系、有機系樹脂等)が形成され
るが、第8図(C)においては図示していない。
以上説明したように、本発明によるラインセンサは、光
電変換部、蓄積電荷部、転送用スイッチ、放電用スイッ
チ、マトリクス配線部の各構成部のすべてが光導電性半
導体層と絶縁層の蓄積を有するので、各部を同一プロセ
スにより同時に形成することができる。
第9図は、第6図に示した引き出し線18の部分平面図
を示す。
同図において、隣接する各ブロックの引き出し線18の
間にグランドパターン29を配置している。このグラン
ドパターン29により、隣接する引き出し線間の容量結
合によるクロストークを回避することができる。引き出
し線18とグランド〉くターン29の間に生ずる線間容
量は負荷コンデンサの一部として動作する。各ブロック
の引き出し線の配線長の長さの違いによる容量の違いは
、負荷コンデンサ部23の面積によってを調整されてい
る。従って、各ブロックの負荷コンデンサの実効容量は
一定である。30は、引き出し線18と接続される引き
出し端子である。
なお、本実施例の回路構成では、マトリクス配線をスイ
ッチ部のゲート電極側で行い、各ブロック内の転送用ス
イッチのソース電極は一部にまとめられているが、本発
明の実施態様はこの回路構成に限られるものではなく、
ソース1t8i!側でマトリクス配線を行った構成等の
種々の回路構成に応用することができる。
[発明の効果] 以上説明したように、本発明によれば、光電流が大きく
、かつ、光応答速度の速い光電変換素子を提供すること
ができる。
【図面の簡単な説明】
第1図は本発明の充電変換素子の基本構造となる光電変
換部の模式的構造図、第2図は水素ラジカルCVD装置
を示す図、第3図は本発明によるラインセンサの一実施
例を示す断面図、第4図はマトリクススイッチアレイを
有するラインセンサの等価回路を示す図、第5図は第4
図に示したラインセンサの動作を示すタイよングチャー
ト図、第6図は第4図に示したラインセンサの斜視図、
第7図は第4図に示したラインセンサの部分構成平面図
、第8図は第7図の部分縦断面図、第9図は第6図に示
した引き出し線18の部分平面図、第10図は本発明に
よる光電変換素子における制御電極電圧V。と光電流・
暗電流との関係の一例を示す図、第11図は電子の局在
準位への捕獲・放出過程と光応答速度との関係を説明す
るための図、第12図はホールの局在準位への捕獲・放
出過程と光応答速度との関係を説明するための図、第1
3図は本発明における■。とT onおよびT Oft
との関係を示す図、′s14図は従来の光導電型センサ
の概略的構成を示す図、′s15図は改良型の光導電型
フォトセンサの概略構成図、第16図は第15図に示し
た改良型の光導電型フォトセンサのV。と光電流IPと
の関係を示す図、第17図は第15図に示した改良型の
光導電型フォトセンサのV。と光量依存の直線性γとの
関係を示す図、第18図は第15図に示した改良型の光
導電型フォトセンサの■。と光応答速度との関係を示す
図である。 1・・・基板、2・・・配線部、3・・・光電変換部、
4・・・電荷蓄積部、5・・・スイッチ部、6・・・下
層電極配線、7・・・下層電極配線、8・・・下層電極
配線、9・・・絶縁層、10・・・光導電性半導体層、
12゜12°、13.14・・・上層を極配線、18・
・・引き出し線、19・・・転送用スイッチ、20・・
・放電用スイッチ、21・・・信号処理IC,22・・
・ゲートドライブ、25・・・制御電極、28・・・照
明窓、31・・・絶縁性基板、32・・・ゲート電極(
第3電極)、33・・・電気的絶縁層、34・・・光導
電性半導体層、35a、35b・・・オーミック接触層
、36a・・・第1電極、36b・・・第2電極、41
・・・絶縁性基板、42・・・光導電性半導体層、43
.43’・・・オー主ツタコンタクト用のドーピング半
導体層、44゜44′・・・電極、45・・・ゲート電
極、46・・・絶縁物、47・・・直流電源、101・
・・チャンバー03・・・基板、 ! O4・・・ヒーター 6・・・石英 反応管、 109゜ 0・・・ガス導入管。 G3 VXI 第 図 第 6 図 5 O 第 図 0 第10 図 VG(V) 第12 τoff :■ 第13 図 (a) 第13 図 (b) 第14 図 第」5 5 第18 図 VG (V) O 芋 〇 区 駁 ト 銖 沖

Claims (2)

    【特許請求の範囲】
  1. (1)絶縁層と、該絶縁層に接して設けられた光導電性
    半導体層と、該光導電性半導体層に接して設けられた第
    1電極および第2電極と、前記絶縁層に接して設けられ
    た第3電極とを少なくとも有する光電変換部を具備する
    光電変換素子であって、該光導電性半導体層が、光学的
    バンドギャップが連続的に変化するように半導体層を形
    成したことを特徴とする光電変換素子。
  2. (2)光学的バンドギャップが、絶縁層側で狭く、第1
    電極および第2電極側で広いことを特徴とする請求項第
    1項に記載の光電変換素子。
JP1324573A 1989-12-14 1989-12-14 光電変換素子 Pending JPH03185766A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1324573A JPH03185766A (ja) 1989-12-14 1989-12-14 光電変換素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1324573A JPH03185766A (ja) 1989-12-14 1989-12-14 光電変換素子

Publications (1)

Publication Number Publication Date
JPH03185766A true JPH03185766A (ja) 1991-08-13

Family

ID=18167324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1324573A Pending JPH03185766A (ja) 1989-12-14 1989-12-14 光電変換素子

Country Status (1)

Country Link
JP (1) JPH03185766A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321348A (ja) * 1994-05-30 1995-12-08 Nec Corp 光電変換素子
JP2010027674A (ja) * 2008-07-15 2010-02-04 Casio Comput Co Ltd 薄膜センサ装置
JP2010073810A (ja) * 2008-09-17 2010-04-02 Casio Computer Co Ltd 薄膜センサ装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321348A (ja) * 1994-05-30 1995-12-08 Nec Corp 光電変換素子
JP2010027674A (ja) * 2008-07-15 2010-02-04 Casio Comput Co Ltd 薄膜センサ装置
JP2010073810A (ja) * 2008-09-17 2010-04-02 Casio Computer Co Ltd 薄膜センサ装置

Similar Documents

Publication Publication Date Title
US4360821A (en) Solid-state imaging device
US7687872B2 (en) Back-lit image sensor with a uniform substrate temperature
CN101079967B (zh) 固态成像装置及其制造方法、以及摄像机
EP0177275B1 (en) Photosensor suited for image sensor
US5338690A (en) Photoelectronic conversion device
US4412900A (en) Method of manufacturing photosensors
CN107634079B (zh) 光电传感器及其制造方法
US5101255A (en) Amorphous photoelectric conversion device with avalanche
JPH0120592B2 (ja)
CA2063964C (en) Thin film semiconductor device
JPH03185766A (ja) 光電変換素子
JP3135309B2 (ja) 光電変換装置及び情報処理装置
GB2038133A (en) Electronic addressing system for optical-electronic mosaic matrixes
CN100459135C (zh) 用于固态辐射成像器的存储电容器阵列
US5321334A (en) Imaging device
US5600152A (en) Photoelectric conversion device and its manufacturing method
JPH0878663A (ja) Ccdの電荷検出ノード
JPH03185765A (ja) 光電変換素子
EP0276683B1 (en) Photoelectric conversion device
JPS6258550B2 (ja)
JPH06177417A (ja) ホトトランジスタ及びラインイメージセンサ
JPS5879756A (ja) 非晶質シリコンイメ−ジセンサ−
KR970004494B1 (ko) 밀착형 이미지센서의 제조방법
KR100258974B1 (ko) 전하결합형 이미지 센서의 제조방법
US4788522A (en) Image sensing