JPH03185577A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH03185577A JPH03185577A JP1325514A JP32551489A JPH03185577A JP H03185577 A JPH03185577 A JP H03185577A JP 1325514 A JP1325514 A JP 1325514A JP 32551489 A JP32551489 A JP 32551489A JP H03185577 A JPH03185577 A JP H03185577A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- value
- data
- picture element
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 230000015654 memory Effects 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Landscapes
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体記憶装置に関するものであり、特に
三次元画像データの記憶に応用して有効な半導体記憶装
置に係る。
三次元画像データの記憶に応用して有効な半導体記憶装
置に係る。
三次元のグラフィックスにおける隠面処理技術の一つと
して、Ｚバッファ法がある。
して、Ｚバッファ法がある。
第２図はメモリを用いて実現される従来のＺバッファ法
の原理図である。第２図において、ｌは制御装置、２は
画素メモリで、表示装置３の画面上に表示される画素値
を記憶する。４は画素メモリ２に記憶された画素値と対
応する位置にＺ値を記憶するＺメモリである。
の原理図である。第２図において、ｌは制御装置、２は
画素メモリで、表示装置３の画面上に表示される画素値
を記憶する。４は画素メモリ２に記憶された画素値と対
応する位置にＺ値を記憶するＺメモリである。
ここで、画素値は表示画素の輝度や色等の情報であり、
Ｚ値は画素値の奥行き値の情報である。
Ｚ値は画素値の奥行き値の情報である。
第２図に示す画像表示装置に新たな画素データを書き込
む場合には、まず制御装置１に対して書き込もうとする
画像データのアドレス、画素データおよびＺ値が与えら
れる。つぎに、制御装置ｌは、書き込もうとする画素デ
ータに対応したアドレスに既に書かれているＺ値をＺメ
モリ４から読み出す。そして、読み出されたＺ値と外部
から入力されたＺ（ｌ！とを制御装置１内で比較し、も
しＺメモリ４に記憶されていたＺ値が外部から入力され
たＺ値より大きい場合（つまり、新しく書き込もうとす
る画素値が既に書き込まれている画素データよりも視点
に対して手前にある場合）のみ、外部から入力された画
素値とＺ（Ｉｌ！とが画素メモリ２とＺメモリ４に書き
込まれる。
む場合には、まず制御装置１に対して書き込もうとする
画像データのアドレス、画素データおよびＺ値が与えら
れる。つぎに、制御装置ｌは、書き込もうとする画素デ
ータに対応したアドレスに既に書かれているＺ値をＺメ
モリ４から読み出す。そして、読み出されたＺ値と外部
から入力されたＺ（ｌ！とを制御装置１内で比較し、も
しＺメモリ４に記憶されていたＺ値が外部から入力され
たＺ値より大きい場合（つまり、新しく書き込もうとす
る画素値が既に書き込まれている画素データよりも視点
に対して手前にある場合）のみ、外部から入力された画
素値とＺ（Ｉｌ！とが画素メモリ２とＺメモリ４に書き
込まれる。
このように画素メモリ２に対して書き込みを行おうとす
る毎に、Ｚ値の比較により三次元物体の前後判定を行い
、可視、不可視を決定している。
る毎に、Ｚ値の比較により三次元物体の前後判定を行い
、可視、不可視を決定している。
従来のメモリを用いた三次元画像表示装置においては、
Ｚバッファ法での隠面処理を実現するために、画素値を
画素メモリ２に書き込む際、１回の書き込みに、Ｚメモ
リ４からの読み出し、Ｚ（ｉの比較、比較結果に応じた
画素メモリ２およびＺメモリ４への書き込みの処理のた
め、２回の°メモリアクセス・サイクルとＺ値の比較時
間とが必要となり、処理を高速に行うことができなかっ
た。
Ｚバッファ法での隠面処理を実現するために、画素値を
画素メモリ２に書き込む際、１回の書き込みに、Ｚメモ
リ４からの読み出し、Ｚ（ｉの比較、比較結果に応じた
画素メモリ２およびＺメモリ４への書き込みの処理のた
め、２回の°メモリアクセス・サイクルとＺ値の比較時
間とが必要となり、処理を高速に行うことができなかっ
た。
したがって、この発明の目的は、Ｚバッファ法による隠
面処理を行うに際して、高速処理を実現することができ
る半導体記憶装置を提供することである。
面処理を行うに際して、高速処理を実現することができ
る半導体記憶装置を提供することである。
この発明の半導体記憶装置は、比較器と、アドレス入力
信号によって選択されるワードデータの一部と入力デー
タの一部とを前記比較器へ入力する手段と、前記比較器
の出力信号により前記入力データのメモリセルへの書き
込みを制御する手段とを内蔵したことを特徴とする。
信号によって選択されるワードデータの一部と入力デー
タの一部とを前記比較器へ入力する手段と、前記比較器
の出力信号により前記入力データのメモリセルへの書き
込みを制御する手段とを内蔵したことを特徴とする。
この発明の槽底によれば、Ｚバッファ法による隠面処理
を行うに際して、アドレス入力信号によって選択される
ワードデータの一部と入力データの一部とが比較器に入
力され、両データの比較結果に基づいて入力データのメ
モリセルへの書き込みが制御されることになる。この場
合、入力データの方が小さいときに入力データのメモリ
セルへの書き込みが行われ、入力データの方が大きいと
きには入力データの書き込みは行わない。
を行うに際して、アドレス入力信号によって選択される
ワードデータの一部と入力データの一部とが比較器に入
力され、両データの比較結果に基づいて入力データのメ
モリセルへの書き込みが制御されることになる。この場
合、入力データの方が小さいときに入力データのメモリ
セルへの書き込みが行われ、入力データの方が大きいと
きには入力データの書き込みは行わない。
以上のようなデータの比較およびメモリセルへのデータ
の書き込みの制御を行うための比較器。
の書き込みの制御を行うための比較器。
ワードデータの一部と入力データの一部とを前記比較器
へ入力する手段および入力データのメモリセルへの書き
込みをｗＩ御する手段を半導体記憶装置に内蔵したので
、画素データを画素メモリに書き込む際の書き込み時間
は１回のメモリサイクルで完了することになる。この結
果、Ｚバッファ法に基づく隠面処理を高速に実現するこ
とができる。
へ入力する手段および入力データのメモリセルへの書き
込みをｗＩ御する手段を半導体記憶装置に内蔵したので
、画素データを画素メモリに書き込む際の書き込み時間
は１回のメモリサイクルで完了することになる。この結
果、Ｚバッファ法に基づく隠面処理を高速に実現するこ
とができる。
以下、図面を参照しながら、この発明の詳細な説明する
。
。
第１図にこの発明の一実施例の半導体記憶装置の構成図
を示す。第１図において、５は外部入力であるアドレス
、６は同じく外部入力である画素値、７は同じく外部入
力であるＺ値であり、これらは対になって入力される。
を示す。第１図において、５は外部入力であるアドレス
、６は同じく外部入力である画素値、７は同じく外部入
力であるＺ値であり、これらは対になって入力される。
８はローデコーダ、９は比較器、１０は比較器の出力で
ある書き込み可能信号（ＷＥ）である、１１は画素値コ
ラムデコーダ、１２はＺ値コラムデコーダ、１３は画素
メモリ、１４はＺメモリ、１５は画素値書込回路、１６
はＺ値書込回路である。
ある書き込み可能信号（ＷＥ）である、１１は画素値コ
ラムデコーダ、１２はＺ値コラムデコーダ、１３は画素
メモリ、１４はＺメモリ、１５は画素値書込回路、１６
はＺ値書込回路である。
以上のような槽底を有する半導体記憶装置において、外
部から入力されたアドレス５は、ローデコーダ８に入り
、画素メモリ１３およびＺメモリ１４からそれぞれ該当
するデータ列を選ぶ。さらに、アドレス５は、画素コラ
ムデコーダ１１およびＺコラムデコーダ１２に入力され
、前記データ列から該当する画素値とＺ値とを選ぶ。
部から入力されたアドレス５は、ローデコーダ８に入り
、画素メモリ１３およびＺメモリ１４からそれぞれ該当
するデータ列を選ぶ。さらに、アドレス５は、画素コラ
ムデコーダ１１およびＺコラムデコーダ１２に入力され
、前記データ列から該当する画素値とＺ値とを選ぶ。
選択されたＺ（ａは、比較器９に入り、入力されたＺ値
７と比較される。外部より入力されたＺ値７の方が小さ
い場合、比較器９の出力信号が書き込み可能信号（ＷＥ
）１０として画素値書込回路１５およびＺ値書込回路１
６にそれぞれ伝達される０画素値６およびＺ値７は、画
素メモリＩ３およびＺメモリ１４上の既にアドレス５に
より選択された位置へ書き込まれ、画素メモリ１３およ
びＺメモリ１４のその位置の記憶データを更新される。
７と比較される。外部より入力されたＺ値７の方が小さ
い場合、比較器９の出力信号が書き込み可能信号（ＷＥ
）１０として画素値書込回路１５およびＺ値書込回路１
６にそれぞれ伝達される０画素値６およびＺ値７は、画
素メモリＩ３およびＺメモリ１４上の既にアドレス５に
より選択された位置へ書き込まれ、画素メモリ１３およ
びＺメモリ１４のその位置の記憶データを更新される。
一方、外部より入力されたＺ値７の方がＺメモリ１４よ
り読み出したＺｉｐより大きい場合には、書き込みは行
われずに、サイクルを終了する。
り読み出したＺｉｐより大きい場合には、書き込みは行
われずに、サイクルを終了する。
この発明の半導体記憶装置によれば、比較器。
ワードデータの一部と入力データの一部とを前記比較器
へ入力する手段および入力データのメモリセルへの書き
込みを制御する手段を半導体記ｊ１７装置に内蔵したの
で、三次元画像処理の方法の一つであるＺバッファ広を
用いた隠面処理を施す際の処理を、■サイクルのメモリ
・アクセス時間で実行できることになり、三次元グラフ
インクシステムの画像メモリに応用すれば、Ｚバッファ
法を用いた隠面処理を高速化を実現することができる。
へ入力する手段および入力データのメモリセルへの書き
込みを制御する手段を半導体記ｊ１７装置に内蔵したの
で、三次元画像処理の方法の一つであるＺバッファ広を
用いた隠面処理を施す際の処理を、■サイクルのメモリ
・アクセス時間で実行できることになり、三次元グラフ
インクシステムの画像メモリに応用すれば、Ｚバッファ
法を用いた隠面処理を高速化を実現することができる。
第１図はこの発明の一実施例の半導体記憶装置を示すブ
ロック図、第２図はＺバッファ法の原理図である。 ５・・・アドレス、６・・・画素値、７・・・Ｚ値、８
・・・ローデコーダ、９・・・比較器、１０・・・書き
込み可能信号、１１・・・画素コラムデコーダ、１２・
・・Ｚ値コラムデコーダ、１３・・・画素メモリ、１４
・・・Ｚメモリ、１５・・・画素値書込回路、１６・・
・Ｚ値書込回路てＪ ２ 「。
ロック図、第２図はＺバッファ法の原理図である。 ５・・・アドレス、６・・・画素値、７・・・Ｚ値、８
・・・ローデコーダ、９・・・比較器、１０・・・書き
込み可能信号、１１・・・画素コラムデコーダ、１２・
・・Ｚ値コラムデコーダ、１３・・・画素メモリ、１４
・・・Ｚメモリ、１５・・・画素値書込回路、１６・・
・Ｚ値書込回路てＪ ２ 「。
Claims (1)
- 【特許請求の範囲】 入力データを記憶するメモリセルアレイを有する半導体
記憶装置であって、 比較器と、アドレス入力信号によって選択されるワード
データの一部と入力データの一部とを前記比較器へ入力
する手段と、前記比較器の出力信号により前記入力デー
タの前記メモリセルへの書き込みを制御する手段とを内
蔵したことを特徴とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1325514A JPH03185577A (ja) | 1989-12-14 | 1989-12-14 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1325514A JPH03185577A (ja) | 1989-12-14 | 1989-12-14 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03185577A true JPH03185577A (ja) | 1991-08-13 |
Family
ID=18177730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1325514A Pending JPH03185577A (ja) | 1989-12-14 | 1989-12-14 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03185577A (ja) |
-
1989
- 1989-12-14 JP JP1325514A patent/JPH03185577A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4742474A (en) | Variable access frame buffer memory | |
| US5319606A (en) | Blocked flash write in dynamic RAM devices | |
| JPH0845269A (ja) | 半導体記憶装置 | |
| EP0777233A1 (en) | A memory architecture using conserved adressing and systems and methods using the same | |
| KR100297145B1 (ko) | 그래픽 처리장치 및 그래픽 처리방법 | |
| JPH067304B2 (ja) | 図形処理装置 | |
| JPS582874A (ja) | フルグラフィックディスプレイ装置の画面構成変更回路 | |
| KR100319000B1 (ko) | 고속프레임버퍼 시스템에서 파이프라인된 판독 기록동작 | |
| JPS5995660A (ja) | デ−タ処理装置 | |
| US5487051A (en) | Image processor memory for expediting memory operations | |
| JPH03185577A (ja) | 半導体記憶装置 | |
| US5910919A (en) | Circuits, systems and methods for modifying data stored in a memory using logic operations | |
| JPH08505244A (ja) | ウィンドウ動作用に設計されたフレーム・バッファ・システムにおいてスクロール・レートを増大させる方法及び装置 | |
| KR0170665B1 (ko) | 3차원 그래픽스용 램 | |
| KR950009076B1 (ko) | 듀얼포트 메모리와 그 제어방법 | |
| KR19990018369A (ko) | 3차원 그래픽 가속기 | |
| JP2735058B2 (ja) | ビデオ表示用メモリ | |
| KR100355233B1 (ko) | 정보의 비교-기록 기능을 구비하는 반도체 메모리 장치 및이의 정보 처리방법 | |
| JP2000181441A (ja) | 画像表示装置 | |
| JPH03255589A (ja) | Ｚバッファキャッシュ方式 | |
| JPH03288281A (ja) | 三次元図形表示装置 | |
| JPH0765198A (ja) | 画像メモリ装置 | |
| JPH05114287A (ja) | 半導体記憶装置 | |
| JPH05210969A (ja) | 半導体記憶装置 | |
| JPH1049705A (ja) | Ｚバッファ方式隠面消去装置 |